Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0613062B2 - Pachinko machine - Google Patents
[go: Go Back, main page]

JPH0613062B2 - Pachinko machine - Google Patents

Pachinko machine

Info

Publication number
JPH0613062B2
JPH0613062B2 JP3323464A JP32346491A JPH0613062B2 JP H0613062 B2 JPH0613062 B2 JP H0613062B2 JP 3323464 A JP3323464 A JP 3323464A JP 32346491 A JP32346491 A JP 32346491A JP H0613062 B2 JPH0613062 B2 JP H0613062B2
Authority
JP
Japan
Prior art keywords
data
control circuit
switch
contents
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3323464A
Other languages
Japanese (ja)
Other versions
JPH0531246A (en
Inventor
茂 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiichi Co Ltd
Original Assignee
Daiichi Shokai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiichi Shokai Co Ltd filed Critical Daiichi Shokai Co Ltd
Priority to JP3323464A priority Critical patent/JPH0613062B2/en
Publication of JPH0531246A publication Critical patent/JPH0531246A/en
Publication of JPH0613062B2 publication Critical patent/JPH0613062B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、遊技盤上にGOチャッ
カーや同GOチャッカーへのパチンコ球の入賞に基づい
て始動される入賞装置を備えたパチンコ機に係り、詳し
くは、その入賞装置等の制御に関するものである
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is a GO chat on a game board.
Based on the winning of a pachinko ball to a car or GO chucker
It relates to a pachinko machine having a winning device to be started Te, details
Ku is relates to the control of such that winning device.

【0002】[0002]

【従来の技術】従来、この種のパチンコ機においては、
パチンコ球のポケットへの入賞を検出する入賞スイッチ
や表示態様を変換表示可能な表示器を停止するための操
作スイッチを備えたものがあり、これら入賞スイッチや
操作スイッチからの検出信号に基づいて決定されるフィ
ーバーフラグ等を制御装置内に入力し記憶していた。
2. Description of the Related Art Conventionally, in this type of pachinko machine,
Some are equipped with a prize switch that detects the winning of a pachinko ball in the pocket and an operation switch that stops the display device that can convert and display the display mode, and it is determined based on the detection signal from these prize switches and operation switches. The fever flag and the like to be stored are input and stored in the control device.

【0003】[0003]

【発明が解決しようとする課題】ところが、上記従来の
パチンコ機においては、入賞スイッチや操作スイッチ等
からの検出信号にノイズ等が混入したり、或いはノイズ
等を入賞スイッチや操作スイッチ等からの検出信号とし
て判断してしまう虞があった。
However, in the above conventional pachinko machine, noise or the like is mixed in the detection signal from the prize switch or the operation switch, or noise is detected from the prize switch or the operation switch. There was a risk that it would be judged as a signal.

【0004】このため、ノイズ等を原因とした異常表示
動作、すなわち、定められた条件以外で表示態様が可変
動作したり停止してしまうことや、場合により静電や電
磁ノイズ等を利用した不正行為が行われる虞があった。
Therefore, an abnormal display operation caused by noise or the like, that is, the display mode is variably operated or stopped under a condition other than a predetermined condition, and in some cases, an illegal operation utilizing electrostatic or electromagnetic noise is performed. There was a risk that actions would be taken.

【0005】又、遊技制御の初期において、既に行われ
たパチンコ機の制御の実行に伴って記憶されたデータが
そのまま残り、次段の制御において無条件で入賞装置が
作動される等の誤作動が発生するおそれもあった。本発
明は上記問題点を解決するためになされたものであっ
て、その目的は、CPU等を用いたプログラム制御に特
有のノイズや記憶されたデータに基づく入賞装置等の誤
動作を防止し、以て遊技場管理者側に不利益を与えたり
遊技者に不当な利益を与えることを防止できるパチンコ
機を提供することにある。
Also, at the beginning of game control, it has already been performed.
The data stored with the control of the pachinko machine
It remains as it is, and the prize winning device is unconditionally controlled in the next stage
There was also a risk of malfunction such as being activated. The present invention has been made to solve the above-mentioned problems, and its purpose is to specialize in program control using a CPU or the like.
Erroneous prize winning device etc. based on existing noise or stored data
It prevents the operation and thus gives a disadvantage to the game manager.
An object of the present invention is to provide a pachinko machine that can prevent unfair profits from being given to a player .

【0006】[0006]

【課題を解決するための手段】本発明は上記目的を達成
するため、パチンコ機における制御内容を指定するプロ
グラムの初期設定ルーチンにおいて、RAMの所定のデ
ータ記憶領域にそれまでの制御の実行に伴って記憶され
たGO入賞数データ等の所定のデータをクリアする第1
のクリア手段と、各種入力スイッチによる検出入力処理
に際して過去に発生したスイッチフラグの内容をクリア
する第2のクリア手段を設ける一方、入賞装置の始動条
件を設定するGOチャッカーに入賞があったことをリセ
ット回路からのリセット信号の発生する周期毎に検出し
てRAMのデータ記憶領域に設けられた第1のスイッチ
フラグに検出データとして記憶する記憶手段と、第1の
スイッチフラグにおける検出データがノイズ等以外の真
の検出データである場合に、検出データを第2のスイッ
チフラグに格納する格納手段とを設け、パチンコ機制御
のプログラムに基づく判断処理を前記第2のスイッチフ
ラグに記憶されたデータに基づいて実行させる異常制御
防止手段を設けたことを要旨としている。
The present invention achieves the above object.
In order to specify the control contents of the pachinko machine,
In the gram initialization routine, a predetermined RAM
It is stored in the data storage area along with the execution of the control up to that point.
The first to clear predetermined data such as GO winning number data
Clearing means and detection input processing by various input switches
Clear the contents of switch flags that occurred in the past
While the second clearing means for
Reset the GO Chucker to set the case
The reset signal from the output circuit
Switch provided in the data storage area of the RAM
Storage means for storing detection data in the flag;
The detected data in the switch flag is true except for noise etc.
If it is the detection data of
A storage means for storing the flag is provided to control the pachinko machine.
The determination process based on the program of
Abnormal control executed based on the data stored in the lag
The gist is that a preventive measure is provided.

【0007】[0007]

【作用】従って、本発明によれば、RAMの所定のデー
タ記憶領域にそれまでの制御の実行に伴って記憶された
GO入賞数データ等の所定のデータは第1のクリア手段
によりクリアされ、又、各種入力スイッチによる検出入
力処理に際して過去に発生したスイッチフラグの内容は
第2のクリア手段によりクリアされる。よって、遊技制
御の初期において、前回のGO入賞数データ等が保管さ
れたままの状態で遊技が開始されてしまい、無条件で入
賞装置が起動されてしまったり、あるいは前回の制御処
理によって計数されたGO入賞数が記憶された状態で遊
技制御が開始される等の異常動作が防止される。又、入
賞装置の始動条件を設定するGOチャッカーに入賞があ
ったことがリセット回路からのリセット信号の発生する
周期毎に検出してRAMのデータ記憶領域に設けられた
第1のスイッチフラグに検出データとして記憶され、こ
の第1のスイッチフラグにおける検出データがノイズ等
以外の真の検出データである場合に、検出データは第2
のスイッチフラグに格納される。そして、パチンコ機制
御のプログラムに基づく判断処理は前記第2のスイッチ
フラグに格納されたデータに基づいて実行されるため、
パチンコ機に配設された各種入賞スイッチが実際は作動
していないにも拘わらず、ノイズ等によりスイッチフラ
グにスイッチが作動した事実が記憶され、プログラムに
よるCPUの判断制御が実際の制御とは異なる制御が行
われ、又、GO入賞がないにも拘わらず、入賞装置が作
動されてしまう等の不具合が解消される。
Therefore, according to the present invention, a predetermined data in the RAM is
Data is stored in the memory storage area along with the execution of control up to that point.
Predetermined data such as GO winning number data is the first clearing means.
Cleared by, and detected by various input switches.
The contents of the switch flags generated in the past during force processing are
It is cleared by the second clearing means. Therefore, game system
In the early days of the year, the previous GO winning number data etc. are stored.
The game started in the state where it was left unattended
The prize device has been started, or the previous control process
Play with the number of GO prizes calculated by reason stored
Abnormal operation such as the start of technique control is prevented. Also, enter
There is a prize in the GO chucker that sets the starting conditions for the prize device.
That a reset signal is generated from the reset circuit
Detected at every cycle and provided in the data storage area of RAM
This is stored as detection data in the first switch flag.
The detection data in the first switch flag of is noise etc.
If the detected data is true detection data other than
Stored in the switch flag of. And pachinko machine
The determination process based on your program is the second switch.
Since it is executed based on the data stored in the flag,
Various winning switches installed on the pachinko machine actually operate
Although not done, switch fla
The fact that the switch has been activated is stored in the
The CPU judgment control is different from the actual control.
Also, even though there is no GO prize,
Problems such as being moved are resolved.

【0008】[0008]

【実施例】【Example】

以下、本発明を具体化したパチンコ機の一実施例を図面
に従って説明する。図1はパチンコ機1の正面図であっ
て、その遊戯盤2の中央には本発明の入賞装置を構成す
4個のセブンセグメント方式の数値表示器(以下、L
EDという)3a〜3dが設けられているとともに、そ
の両側及び下側にはGOチャッカー4a,4b,4cが
設けられている。中央ポケット5は前記下側GOチャッ
カー4cの下側に設けられ、その中央ポケット5に設け
られた本発明の入賞装置を構成する開閉扉5aが開閉運
動し、開いているときパチンコ球の入賞が可能となり、
閉じているときパチンコ球の入賞が不能となる。4個の
入賞ランプ(以下、Vランプという)6はそれぞれ前記
上部のLED3aの両側部と前記中央ポケット5の両側
部に配設されている。押ボタンスイッチ7はパチンコ機
1の球発射用の操作ハンドル8、球受皿9等が設けられ
ている前枠10の右側に設けられ、前記LED3a〜3
dの表示動作停止タイミングを制御するために用いられ
る。
An embodiment of a pachinko machine embodying the present invention will be described below with reference to the drawings. FIG. 1 is a front view of a pachinko machine 1, in which a prize winning device of the present invention is formed in the center of the game board 2 .
That numeric indicator of four seven-segment method (hereinafter, L
3a to 3d (referred to as ED) are provided, and GO chuckers 4a, 4b, and 4c are provided on both sides and a lower side thereof. The central pocket 5 is provided on the lower side of the lower GO chucker 4c, and the opening / closing door 5a, which is provided in the central pocket 5 and constitutes the winning device of the present invention , opens and closes, and when the pachinko ball wins. Becomes possible,
When closed, it is impossible to win a pachinko ball. Four prize winning lamps (hereinafter referred to as V lamps) 6 are arranged on both sides of the upper LED 3a and both sides of the central pocket 5, respectively. The push button switch 7 is provided on the right side of the front frame 10 on which the ball firing operation handle 8 of the pachinko machine 1, the ball tray 9 and the like are provided, and the LEDs 3a to 3 are provided.
It is used for controlling the display operation stop timing of d.

【0009】次に、前記LED3a〜3d、中央ポケッ
ト5の開閉扉5a、及び入賞ランプ6等を駆動制御する
制御装置を図2に従って説明する。図2はパチンコ機に
内蔵された制御装置の電気ブロック回路図を示し、中央
ポケット入賞検出マイクロスイッチ(以下、ポケット入
賞スイッチという)11は前記中央ポケット5に連通す
る入賞球通路(図示せず)に設けられ、中央ポケット5
に入賞したパチンコ球を検出する。チャッカー入賞検出
マイクロスイッチ(以下、チャッカー入賞スイッチとい
う)12は前記各GOチャッカー4a〜4cに連通する
入賞球通路(図示せず)に設けられ、GOチャッカー4
a〜4cに入賞したパチンコ球を検出する。
Next, a control device for driving and controlling the LEDs 3a to 3d, the opening / closing door 5a of the central pocket 5, the winning lamp 6 and the like will be described with reference to FIG. FIG. 2 shows an electric block circuit diagram of a control device built in the pachinko machine, and a central pocket prize detection micro switch (hereinafter referred to as pocket prize switch) 11 is a prize ball passage (not shown) communicating with the central pocket 5. Located in the central pocket 5
Detects the pachinko ball that won the prize. A chucker winning detection micro switch (hereinafter referred to as a chucker winning switch) 12 is provided in a winning ball passage (not shown) communicating with each of the GO chuckers 4a to 4c.
Detect the pachinko balls that have won a to 4c.

【0010】スイッチ検出回路13は前記各入賞スイッ
チ11,12の検出信号SG1,SG2及び押ボタンス
イッチ7のオン信号SG3を入力し、その各信号SG1
〜SG3をノイズ除去及び波形整形して次段の制御回路
14に出力する回路である。クロック回路15は2MH
zのパルス波形のクロック信号SG4を次段の制御回路
14に出力する。リセット回路16はクロック回路15
からのパルス信号を入力し、同パルス信号に基づいて
4.2m秒毎にリセット信号SG5を次段の制御回路1
4に出力する。電源回路17は9Vの交流電源から5V
の直流電源を、又24Vの交流電源から24Vの直流電
源を作り、各回路に動作電源として供給するようになっ
ている。
The switch detection circuit 13 inputs the detection signals SG1 and SG2 of the respective winning switches 11 and 12 and the ON signal SG3 of the push button switch 7, and the respective signals SG1 thereof.
Is a circuit for removing noise from SG3 and shaping the waveform, and outputting the result to the control circuit 14 at the next stage. Clock circuit 15 is 2 MH
The clock signal SG4 having a pulse waveform of z is output to the control circuit 14 at the next stage. The reset circuit 16 is the clock circuit 15
Pulse signal from the control circuit 1 of the next stage based on the pulse signal from the reset signal SG5 every 4.2 msec.
Output to 4. Power supply circuit 17 is 5V from 9V AC power supply
The DC power source of 24V is also made from the 24V AC power source, and is supplied to each circuit as the operating power source.

【0011】制御回路14は中央処理装置(CPU)で
あって、前記検出回路13から検出信号SG1,SG2
及びオン信号SG3、又クロック回路15及びリセット
回路16からそれぞれクロック回路SG4及びリセット
信号SG5を入力し、これら各信号SG1〜SG5に応
答して演算処理動作を行う。読出し専用メモリ(以下、
ROMという)18は制御プログラムが記憶されてい
る。読出し及び書替え可能なメモリ(以下、RAMとい
う)19は各アドレス4ビットで構成され、動作プログ
ラムを記憶するプログラム記憶領域(000番地〜70
F番地)と図3に示すように各種データを記憶するデー
タ記憶領域(800番地〜BF1番地)とで構成されて
いる。このデータ記憶領域はメインデータ記憶領域(8
00番地〜81D番地)とそのメインデータが何らかの
原因で壊れて間違った内容が書込まれた場合にそれぞれ
メインデータと同じ内容をバックアップデータとして記
憶する第1のバックアップデータ記憶領域(980番地
〜991番地)及び第2のバックアップデータ記憶領域
(BEO番地〜BF1番地)とから構成されている。
The control circuit 14 is a central processing unit (CPU), which detects the detection signals SG1 and SG2 from the detection circuit 13.
And the ON signal SG3, or the clock circuit SG4 and the reset signal SG5 from the clock circuit 15 and the reset circuit 16, respectively, and the arithmetic processing operation is performed in response to these signals SG1 to SG5. Read-only memory (hereinafter,
A control program (ROM) 18 is stored. A readable / rewritable memory (hereinafter, referred to as RAM) 19 is composed of 4 bits for each address, and has a program storage area (addresses 000 to 70) for storing an operation program.
Address F) and a data storage area (address 800 to BF1) for storing various data as shown in FIG. This data storage area is the main data storage area (8
A first backup data storage area (addresses 980 to 991) that stores the same contents as the main data as backup data, respectively, when the contents 00 to 81D) and its main data are corrupted for some reason and incorrect contents are written. Address) and a second backup data storage area (BEO address to BF1 address).

【0012】表示駆動回路20は前記制御回路14から
の表示制御信号SG6に基づいて前記各LED3a〜3
dを駆動制御するようになっている。スピーカ駆動回路
21は前記制御回路14からの音制御信号SG7に基づ
いて前記パチンコ機1の遊戯盤2の裏面に設けられたス
ピーカ22を鳴らすようになっている。
The display drive circuit 20 is responsive to the display control signal SG6 from the control circuit 14 to drive the LEDs 3a-3.
d is driven and controlled. The speaker drive circuit 21 sounds the speaker 22 provided on the back surface of the game board 2 of the pachinko machine 1 based on the sound control signal SG7 from the control circuit 14.

【0013】ソレノイド駆動回路23は制御回路14か
らの励磁制御信号SG8に基づいて遊戯盤2の裏面に設
けられ前記中央ポケット5の開閉扉5aを開閉動作させ
るソレノイド24を作動制御するようになっている。ラ
ンプ駆動回路25は同じく制御回路14からの点灯制御
信号SG9に基づいて前記遊戯盤2に設けられたVラン
プ6を点灯制御するようになっている。
The solenoid drive circuit 23 controls the operation of the solenoid 24 provided on the back surface of the game board 2 for opening and closing the opening / closing door 5a of the central pocket 5 based on the excitation control signal SG8 from the control circuit 14. There is. The lamp drive circuit 25 similarly controls the lighting of the V lamp 6 provided on the game board 2 based on the lighting control signal SG9 from the control circuit 14.

【0014】次に上記のように構成したパチンコ機の作
用を図4から図10に示す制御回路14における演算処
理動作のフローチャート図に従って説明する。今、電源
を投入すると、制御回路14は図4に示すフローチャー
トに従って動作を開始する。制御回路14はRAM19
の800,801番地に本実施例の場合「05AH」の
内容のスタートデータ(RCHK1)が、又81C,8
1D番地に本実施例の場合「0A5H」の内容のエンド
データ(RCHK2)がそれぞれ書込まれているかどう
か判定(スタートエンドデータチェック)する。そし
て、この場合電源投入時においては前記各番地にはなに
も書込まれていないので、制御回路14は次にBE0,
BE1番地に本実施例の場合「05AH」の内容のバッ
クアップ2スタートデータ(BKUPD2)が書込まれ
ているかどうか判定(バックアップ2スタートデータチ
ェック)する。そして、前記と同様に書込まれていない
ので、制御回路14は次に980,981番地に本実施
例の場合「05AH」の内容のバックアップスタートデ
ータ(BKUPD)が書込まれているかどうか判定(バ
ックアップスタートデータチェック)する。そして、前
記と同様に書込まれていないので、制御回路14はメイ
ンデータを初期設定するルーチン(初期設定ルーチン)
に移る。
Next, the operation of the pachinko machine constructed as described above will be described with reference to the flow charts of the arithmetic processing operations in the control circuit 14 shown in FIGS. Now, when the power is turned on, the control circuit 14 starts its operation according to the flowchart shown in FIG. The control circuit 14 is a RAM 19
In the case of the present embodiment, the start data (RCHK1) having the content of "05AH" is added to the addresses 800 and 801 of 81C and 8C.
In the case of the present embodiment, it is determined whether or not the end data (RCHK2) having the content of "0A5H" is written in the address 1D (start end data check). In this case, when the power is turned on, nothing is written in each address, so that the control circuit 14 outputs BE0,
In the case of the present embodiment, it is determined whether or not the backup 2 start data (BKUPD2) having the content of "05AH" is written in the address BE1 (backup 2 start data check). Then, since it is not written in the same manner as described above, the control circuit 14 next judges whether or not the backup start data (BKUPD) having the content of "05AH" in the case of the present embodiment is written in the addresses 980 and 981 ( Check the backup start data). Since it is not written in the same manner as described above, the control circuit 14 is a routine for initializing main data (initializing routine).
Move on to.

【0015】初期設定ルーチンに移ると、本発明の第1
のクリア手段を構成する制御回路14はまずRAM19
のメインデータ記憶領域における808番地から80F
番地の各種データをクリアする。次に制御回路14は電
源投入と同時にランダムに設定した同回路14内の7ビ
ットリフレッシュカウンタの値からそれぞれ80C番地
の前記LED3aに数値を表示するための左LEDデー
タ(LED0)、80D番地の前記LED3bに数値を
表示するための中LEDデータ(LED1)、80E番
地の前記LED3cに数値を表示するための右LEDデ
ータ(LED2)、80F番地の前記LED3dに数値
を表示するための上LEDデータ(LED3)を求め
る。すなわち、制御回路14は7ビットのリフレッシュ
カウンタのビット5とビット6の内容を利用して左LE
Dデータを、ビット4とビット5の内容を利用して中L
EDデータを、又ビット2とビット3の内容を利用して
右LEDデータを、さらにビット0とビット1の内容を
利用して上LEDデータをそれぞれ作り、各所定の番地
にストアする。
Moving to the initialization routine, the first aspect of the present invention will be described.
The control circuit 14 constituting the clearing means of the
80F to 80F in the main data storage area of
Clear various address data. Next, the control circuit 14 sets the left LED data (LED0) for displaying a numerical value on the LED 3a at the address 80C and the value at the address 80D from the values of the 7-bit refresh counters set in the circuit 14 at random when the power is turned on. Medium LED data (LED1) for displaying a numerical value on the LED3b, right LED data (LED2) for displaying a numerical value on the LED3c at the address 80E, and upper LED data (LED) for displaying a numerical value on the LED3d at the address 80F. Find LED3). That is, the control circuit 14 uses the contents of bits 5 and 6 of the 7-bit refresh counter to make the left LE.
Uses the contents of bit 4 and bit 5 for D data
The ED data, the right LED data using the contents of bit 2 and bit 3, and the upper LED data using the contents of bit 0 and bit 1 are respectively created and stored in respective predetermined addresses.

【0016】なお、本実施例ではこの初期設定において
各データはLED3a〜3dの全てが「7」を表示しな
いように予め演算処理が施されている。又、前記リフレ
ッシュカウンタは同制御回路14が各種演算処理動作を
行うための1つの命令を出すごとにその内容が「1」加
算されるようになっている。
In this embodiment, in this initial setting, each data is pre-calculated so that all the LEDs 3a to 3d do not display "7". The content of the refresh counter is incremented by "1" every time the control circuit 14 issues one instruction for performing various arithmetic processing operations.

【0017】初期設定ルーチンが終了すると、次に演算
制御回路14はメインデータに異常があるかどうか判定
(メインデータ異常チェック)する。すなわち、制御回
路14は前記各LEDデータと80A番地のフィーバー
フラグ(FVRF)の内容(フィーバー中は「0F
H」、それ以外は「0」の内容)が異常かどうか判断
し、異常であればプログラム動作を停止し、リセット回
路16からのリセット信号SG5の入力を待ち、反対に
異常でない場合には次のチェックサム算出及びストアル
ーチンを実行する。
When the initialization routine is completed, the arithmetic control circuit 14 then determines whether or not the main data is abnormal (main data abnormality check). That is, the control circuit 14 determines the contents of the LED data and the fever flag (FVRF) at the address 80A (“0F during fever”).
H ", otherwise" 0 ") is abnormal, and if abnormal, stop the program operation, wait for the input of the reset signal SG5 from the reset circuit 16, and if not abnormal, next The checksum calculation and the store routine are executed.

【0018】チェックサム算出及びストアルーチンに移
ると、制御回路14はまずメイン記憶領域(802番地
〜80F番地)の各データ値を加算し、その加算値(チ
ェックサム)をRAM19の810,811番地にチェ
ックサムデータ(CHKSM)としてストアする。
In the checksum calculation and store routine, the control circuit 14 first adds each data value in the main storage area (addresses 802 to 80F), and the added value (checksum) is assigned to the RAMs 810 and 811. The checksum data (CHKSM) is stored in.

【0019】次に制御回路14はスタート及びエンドデ
ータセットルーチン、すなわち前記800,801番地
に「05AH」の内容のスタートデータを、又前記81
C,81D番地に「0A5H」の内容のエンドデータを
それぞれ書込み処理した後、バックアップデータ作成ル
ーチンを実行する。そして、バックアップデータ作成ル
ーチンにおいて、制御回路14は980,981番地に
前記800,801番地のスタートデータをバックアッ
プスタートデータ(BKUPD)として、又982番地
〜98F番地の第1のバックアップデータ記憶領域に8
02番地〜80F番地のメインデータをバックアップデ
ータ(BCKUP)として、さらに982,983番地
に前記81C,81D番地のチェックサムデータをバッ
クアップチェックサムデータ(BCKUP)として書込
み処理を行う。
Next, the control circuit 14 starts the start and end data set routine, that is, the start data having the content of "05AH" at the addresses 800 and 801 and the 81.
After writing the end data having the content of “0A5H” to the addresses C and 81D, the backup data creation routine is executed. Then, in the backup data creation routine, the control circuit 14 sets the start data at addresses 980 and 981 as backup start data (BKUPD) at addresses 980 and 981, and sets the start data at addresses 982 to 98F in the first backup data storage area.
The main data at addresses 02 to 80F are used as backup data (BCKUP), and the checksum data at addresses 81C and 81D are written as backup checksum data (BCKUP) at addresses 982 and 983.

【0020】次に制御回路14はバックアップ2データ
作成ルーチンを実行し、BE0,BE1番地に前記80
0,801番地のスタートデータをバックアップ2スタ
ートデータ(BKUPD2)として、又第2のバックア
ップデータ記憶領域のBE2番地〜BEF番地に802
番地〜80F番地のメインデータをバックアップ2デー
タ(BKUPD2)として、さらにBF0,BF1番地
に81C,81D番地のチェックサムデータをバックア
ップ2チェックサムデータ(BCKSM2)として書込
み処理した後、前記リセット回路16からリセット信号
SG5が入力されるまで次の動作を停止する。
Next, the control circuit 14 executes the backup 2 data creation routine, and the above-mentioned 80 is given to the addresses BE0 and BE1.
The start data at addresses 0 and 801 are used as backup 2 start data (BKUPD2), and 802 is stored at addresses BE2 to BEF in the second backup data storage area.
The main data at addresses 80 to 80F is written as backup 2 data (BKUPD2), the checksum data at addresses 81C and 81D is written as backup 2 checksum data (BCKSM2) at addresses BF0 and BF1, and then the reset circuit 16 is used. The next operation is stopped until the reset signal SG5 is input.

【0021】やがて、電源投入と同時に動作するクロッ
ク回路15とともに動作を開始しているリセット回路1
6から最初のリセット信号SG5が出力されると、制御
回路14は再びリセットし、再び前記スタートエンドチ
ェックを行い、この場合すでにスタートデータ及びエン
ドデータがそれぞれストアされているため、次に前記し
たチェックサムデータが正しいかどうかの判定(チェッ
クサムチェック)を行う。
Eventually, the reset circuit 1 starts to operate together with the clock circuit 15 which operates at the same time when the power is turned on.
When the first reset signal SG5 is output from 6, the control circuit 14 resets again and performs the start end check again. In this case, since the start data and the end data have already been stored respectively, the above-mentioned check is performed. Determines whether the sum data is correct (checksum check).

【0022】このチェックサムチェックはRAM19の
802番地〜80F番地の各データ値を加算し、その値
が810,811番地のチェックサムデータと一致する
かどうかチェックする。そして、一致する場合には後記
するスタート及びエンドデータクリアルーチンに移り、
反対に何らかの原因(例えばノイズ等)でRAM19の
メインデータの内容が壊れて一致しない場合には前記バ
ックアップ2スタートデータチェックを行う。そして、
この場合、前記したようにすでにBE0,BE1番地に
「05AH」の内容のバックアップ2スタートデータが
ストアされているため、制御回路14は次に前記したバ
ックアップ2データが正しいかどうかの判定(バックア
ップ2チェックサムチェック)を行う。
In this checksum check, each data value of the addresses 802 to 80F of the RAM 19 is added and it is checked whether or not the value matches the checksum data of the addresses 810 and 811. If they match, the routine goes to the start and end data clear routine described later,
On the contrary, if the contents of the main data in the RAM 19 are damaged due to some cause (for example, noise) and do not match, the backup 2 start data check is performed. And
In this case, since the backup 2 start data having the content of "05AH" has already been stored in the addresses BE0 and BE1 as described above, the control circuit 14 next determines whether the above-mentioned backup 2 data is correct (backup 2 Checksum check).

【0023】制御回路14はBE2番地〜BEF番地の
各データ値を加算してその加算値がBF0,BF1番地
のバックアップ2チェックサムデータと一致するかどう
か判定する。そして、一致する場合はバックアップ2デ
ータの内容は壊れていないと判断して、メインデータを
バックアップ2データの内容に書替えた後、前記したス
タート及びエンドデータセットルーチンに移る。反対
に、何らかの原因でバックアップ2データの内容も壊さ
れていて、バックアップ2データと一致しない場合には
制御回路14は前記したバックアップスタートデータチ
ェックを行う。
The control circuit 14 adds the data values at the addresses BE2 to BEF and determines whether the added value matches the backup 2 checksum data at the addresses BF0 and BF1. If they match, it is determined that the contents of the backup 2 data are not damaged, the main data is rewritten with the contents of the backup 2 data, and then the above-described start and end data set routine is performed. On the other hand, if the contents of the backup 2 data are also destroyed due to some reason and they do not match the backup 2 data, the control circuit 14 performs the backup start data check described above.

【0024】この場合、前記したようにすでにバックア
ップスタートデータはストアされているので、制御回路
14は前記したバックアップデータが正しいかどうかの
チェック(バックアップチェックサムチェック)を行
う。制御回路14は前記と同様な方法で982番地〜9
8F番地の各データを加算し、その加算値が990,9
91番地のバックアップチェックサムデータの内容と一
致するかどうか判定する。
In this case, since the backup start data has already been stored as described above, the control circuit 14 checks whether the above-mentioned backup data is correct (backup checksum check). The control circuit 14 uses the same method as described above to address 982-9.
Add each data of 8F address, and the added value is 990,9
It is determined whether or not it matches the contents of the backup checksum data at address 91.

【0025】そして、一致しない場合にはバックアップ
データも壊れていると判断して前記した初期設定ルーチ
ンに移り、反対に一致しているときにはバックアップデ
ータは正常と判断して、メインデータをバックアップデ
ータの内容に書替えた後、前記したスタート及びエンド
セットルーチンに移る。
If they do not match, it is determined that the backup data is also broken and the routine proceeds to the above-mentioned initialization routine. On the other hand, if they match, the backup data is judged to be normal and the main data is replaced with the backup data. After rewriting the contents, the process goes to the start and end set routines described above.

【0026】そして、上記した制御回路14の演算処理
動作はRAM19のメインデータが何らかの原因で壊れ
た場合に常に実行されることになるため、メインデータ
が何らかの原因で壊れても直ちに正しいバックアップデ
ータがこれを補償するので、遊技中に無用のトラブルは
生じない。
Since the arithmetic processing operation of the control circuit 14 described above is always executed when the main data of the RAM 19 is damaged for some reason, even if the main data is damaged for some reason, correct backup data is immediately obtained. Since this is compensated, unnecessary trouble does not occur during the game.

【0027】なお、制御回路14はリセット回路16か
らのリセット信号SG5が入力されると前記処理動作を
行っている途中であっても、リセットされ再び初めから
処理動作が行われるので前記処理動作はリセット信号S
G5が出力され次のリセット信号SG5が出力される間
に全て終了するようになっている。
When the reset signal SG5 from the reset circuit 16 is input, the control circuit 14 is reset and the processing operation is performed again from the beginning even if the processing operation is being performed. Reset signal S
All are finished while G5 is output and the next reset signal SG5 is output.

【0028】メインデータが正常な場合において、リセ
ット回路16からリセット信号SG5が出力されると、
制御回路14は前記スタートエンドデータチェック及び
チェックサムチェックを行った後、スタート及びエンド
データクリアルーチンに移り、800,801番地のス
タートデータ及び81C,81Dのエンドデータをクリ
アする。
When the reset signal SG5 is output from the reset circuit 16 when the main data is normal,
After performing the start end data check and the checksum check, the control circuit 14 moves to a start and end data clear routine to clear the start data at addresses 800 and 801, and the end data at 81C and 81D.

【0029】次に制御回路14はタイマ値算出処理を行
い、804,805番地の第1のタイマデータ(TIM
ER1)の内容に4.2msec毎に「−1」を、又8
02,803番地の第2タイマデータ(TIMER2)
の内容に1072.2(=4.2msec×256)m
secごとに「−1」を加算する。この第1及び第2タ
イマデータによって275(=1072.2msec×
256)msecまでの時間が設定でき、フィーバ以外
の中央ポケット5の開閉扉5aの開口時間(6秒)、フ
ィーバ中における中央ポケット5の開閉扉5aの開口時
間(30秒)、連続してGOチャッカー6に入賞があっ
た場合における開閉扉5aが閉じてからLED3a〜3
dの数字が回り出す時間(2秒)及びGOチャッカー4
a〜4cに入賞があってLED3a〜3dの数字が回り
出し、前記押ボタンスイッチが押されなかった時の自動
的に数字を止めるための開始時間(12秒)等を設定す
る場合に用いられる。
Next, the control circuit 14 carries out a timer value calculation process, and the first timer data (TIM) at addresses 804 and 805 is calculated.
"-1" is added to the contents of ER1) every 4.2 msec and 8
Second timer data at address 02,803 (TIMER2)
1072.2 (= 4.2 msec x 256) m
"-1" is added every sec. According to the first and second timer data, 275 (= 1072.2 msec ×
The time up to 256) msec can be set, the opening time of the opening / closing door 5a of the central pocket 5 other than the fever (6 seconds), the opening time of the opening / closing door 5a of the central pocket 5 in the fever (30 seconds), GO continuously. LEDs 3a to 3 after the opening / closing door 5a is closed when there is a prize in the chucker 6
The time (2 seconds) when the number of d starts and GO chucker 4
It is used to set the start time (12 seconds) for automatically stopping the numbers when the numbers of the LEDs 3a to 3d start to turn around and the push button switch is not pushed because there is a prize in a to 4c. .

【0030】制御回路14は次に81A番地の第4タイ
マデータ(TIMER4)の内容に4.2msecごと
に「1」を、819番地の第4タイマデータの上位ビッ
トを構成する第5タイマデータ(TIMER5)の内容
に67(=4.2msec×16)msecごとに
「1」を加算する。この第4タイマデータは制御回路1
4内の前記リフレッシュカウンタの内容とで前記各LE
D3a〜3dの数字が回り出し押ボタンスイッチ7が押
されず12秒経過した時点又は同ボタンスイッチ7が押
された時点から各LED3a〜3dの回転をストップさ
せるのに要する時間を設定する場合に使用する。
Next, the control circuit 14 adds "1" to the contents of the fourth timer data (TIMER4) at the address 81A every 4.2 msec and the fifth timer data (which constitutes the upper bit of the fourth timer data at the address 819). "1" is added to the contents of TIMER5) every 67 (= 4.2 msec × 16) msec. This fourth timer data is the control circuit 1
4 and the contents of the refresh counter in each LE
Used to set the time required to stop the rotation of each LED 3a to 3d from the time when the numbers D3a to 3d start to rotate and the push button switch 7 is not pressed for 12 seconds or when the button switch 7 is pressed. To do.

【0031】次に、本発明の第2のクリア手段を構成す
制御回路14はSW入力動作に移り、まず813番地
のSWフラグ(SWF)の内容をクリアした後、8.4
msecごとにスイッチ検出回路13から前記各スイッ
チ7,11,12の検出信号SG1〜SG3の有無を検
出する。そして、チャッカー入賞スイッチ12からの検
出信号SG2があったときには、第1のスイッチフラグ
としてのビット4に「1」を、押ボタンスイッチ7から
の検出信号SG3があったときには、第1のスイッチフ
ラグとしてのビット3に「1」を、又ポケット入賞スイ
ッチ11からの検出信号SG1があったときには、第1
のスイッチフラグとしてのビット2に「1」をそれぞれ
書込む。そして、それら検出信号SG1〜SG6がノイ
ズ等以外の真の検出信号であるかを判定し、真の検出信
号である場合には本発明の格納手段を構成する制御回路
14はその内容を本発明の第2のスイッチフラグを構成
する812番地のSW有効フラグ(SWU)にストアす
る。
Next, the second clearing means of the present invention will be constructed.
The control circuit 14 to move to the SW input operation, first clears the contents of the SW flag (SWF) at the address 813, and then 8.4.
The presence / absence of the detection signals SG1 to SG3 of the switches 7, 11 and 12 is detected from the switch detection circuit 13 every msec. Then, when there is a detection signal SG2 from the chucker winning switch 12, the first switch flag
When the detection signal SG3 from the push button switch 7 is present, the first switch flag is set to "1".
When there is a "1" in the bit 3 as the lag and the detection signal SG1 from the pocket prize switch 11, the first
Writing free of the bit 2 of the switch flag to "1", respectively. Then, it is determined whether or not the detection signals SG1 to SG6 are true detection signals other than noise, and the true detection signals are detected.
Control circuit constituting the storage means of the present invention
14 constitutes the second switch flag of the present invention.
To store 812 address of SW valid flag to (SWU).

【0032】次に制御回路14はLED表示処理動作に
移り、前記80C番地〜80F番地に記憶された各LE
Dデータに基づく数字を前記LED3a〜LED3dに
表示する。そして、81A番地の第4タイマデータに基
づいて前記各LED3a〜3dの各表示が互いに同期し
て表示されないように制御されている。
Next, the control circuit 14 shifts to the LED display processing operation, and each LE stored in the addresses 80C to 80F.
The numbers based on the D data are displayed on the LEDs 3a to 3d. Then, based on the fourth timer data at the address 81A, the respective displays of the LEDs 3a to 3d are controlled so as not to be displayed in synchronization with each other.

【0033】次に制御回路14はソレノイド、音、ラン
プ出力処理動作に移り、806,807番地のソレノイ
ド24、スピーカ22、ランプ6等をそれぞれ駆動させ
るための出力データ(OUTD)を読出し、そのデータ
に基づいてソレノイド24、スピーカ22及びランプ6
を駆動若しくは非駆動させる。
Next, the control circuit 14 shifts to a solenoid, sound, and lamp output processing operation, reads out output data (OUTD) for driving the solenoid 24 at address 806, 807, the speaker 22, the lamp 6, etc., and outputs the data. Based on the solenoid 24, the speaker 22 and the lamp 6
Is driven or not driven.

【0034】次に駆動回路14はGOチャッカー4a〜
4cにパチンコ球が入賞したかどうか判定(GO入力チ
ェック)を行う。GO入力チェックにおいて、制御回路
14は前記813番地のSWフラグの内容を読出し、
「1」の時には809番地の入賞数データの内容に
「1」を加えた後、「0」の場合には直ちにコマンドチ
ェックを行う。この場合入賞はないので直ちにコマンド
チェックに移る。
Next, the drive circuit 14 uses the GO chuckers 4a ...
It is determined whether a pachinko ball has won in 4c (GO input check). In the GO input check, the control circuit 14 reads the contents of the SW flag at the address 813,
When it is "1", "1" is added to the content of the winning number data at the address 809, and when it is "0", the command check is immediately performed. In this case, there is no winning, so immediately move to command check.

【0035】コマンドチェックはLED回転チェック、
LEDSTOPチェック、LED判定チェック、ワンシ
ョットチェック、フィーバーチェック及びディレイチェ
ックからなり、808番地のコマンドデータ(JMPA
D)の内容に基づいて各チェックが行われる。そして、
コマンドデータの内容が「0」の時には直ちにソレノイ
ド、音、ランプ出力OFF処理、「1」の時にはLED
回転処理、「2」の時にはLEDSTOP処理、「3」
の時にはLED判定処理、「4」の時にはワンショット
処理、「5」の時にはフィーバー判定処理、「6」の時
にはディレイ処理がそれぞれ実行される。そして、この
データ内容はGOチャッカー4a〜4cに入賞があれば
「1」となり、その上記各処理が順次なされていくたび
ごとに次の処理動作を指定すべく「1」ずつ加算し、
「6」のディレイ処理が終了すると再びその内容を
「0」とし次の入賞を待つ。
The command check is the LED rotation check,
It consists of LEDSTOP check, LED judgment check, one-shot check, fever check, and delay check. Command data at address 808 (JMPA
Each check is performed based on the contents of D). And
When the content of the command data is "0", the solenoid, sound, and lamp output are turned off immediately, and when it is "1", the LED is turned on.
Rotation processing, LEDSTOP processing when "2", "3"
The LED determination process is executed at the time of, the one-shot process is executed at the time of "4", the fever judgment process is executed at the time of "5", and the delay process is executed at the time of "6". Then, the content of this data becomes "1" if the GO chuckers 4a to 4c have won, and "1" is added to specify the next processing operation each time the above respective processing is sequentially performed.
When the delay process of "6" is completed, the content is set to "0" again and the next prize is waited.

【0036】今、入賞がなくコマンドデータの内容が
「0」の時には、制御回路14はソレノイド、音、ラン
プ出力OFF処理動作に移り、入賞があるまでソレノイ
ド24、スピーカ22、ランプ6を駆動させないように
保持した後、次に入賞球チェックを行う。このチェック
は前記GO入力加算処理動作で行った809番地の入賞
数データに基づいて行われ、この状態では「0」なので
前記したメインデータ異常チェック、チェックサム算出
及びストアルーチン等を実行した後、停止し次のリセッ
ト信号SG5を待つ。
When there is no prize and the content of the command data is "0", the control circuit 14 shifts to the solenoid, sound and lamp output OFF processing operation, and does not drive the solenoid 24, the speaker 22 and the lamp 6 until the prize is won. After holding, the prize ball is checked next. This check is performed based on the winning number data at the address 809 performed in the GO input addition processing operation, and in this state is "0", so after executing the main data abnormality check, checksum calculation, store routine, etc., It stops and waits for the next reset signal SG5.

【0037】以後、GOチャッカー4a〜4cに入賞が
あるまでこの処理動作が繰り返される。次にGOチャッ
カー4a〜4cのいずれかにパチンコ球が入賞した場合
について説明する。
Thereafter, this processing operation is repeated until the GO chuckers 4a to 4c receive a prize. Next, a case where a pachinko ball wins any of the GO chuckers 4a to 4c will be described.

【0038】前記処理動作中に入賞があると、制御回路
14は前記SW入力処理動作においてチャッカー入賞ス
イッチ12からの検出信号SG2を検知し、前記SWフ
ラグのビット3の内容を「1」にし、次に入賞数データ
の内容を「1」にする。そして、次にコマンドデータの
内容を「1」にする。
If there is a winning during the processing operation, the control circuit 14 detects the detection signal SG2 from the chucker winning switch 12 in the SW input processing operation, sets the content of bit 3 of the SW flag to "1", Next, the content of the winning number data is set to "1". Then, next, the content of the command data is set to "1".

【0039】このコマンドデータに基づいて制御回路1
4は図5に示すLED回転処理動作を実行する。まず、
制御回路14はスピーカ駆動回路21に駆動信号を出力
してスピーカ22を鳴らすとともにランプ駆動回路25
に駆動信号を出力してランプ6を点滅動作させる。この
時、814番地のLED回転フラグ(LEDMF)の内
容を全て「1」にして、LED3a〜3dの数字表示を
回転させる。
Based on this command data, the control circuit 1
4 executes the LED rotation processing operation shown in FIG. First,
The control circuit 14 outputs a drive signal to the speaker drive circuit 21 to cause the speaker 22 to ring and a lamp drive circuit 25.
A driving signal is output to the lamp 6 to cause the lamp 6 to blink. At this time, the contents of the LED rotation flag (LEDMF) at the address 814 are all set to "1" and the numerical display of the LEDs 3a to 3d is rotated.

【0040】次に制御回路14は前記LED回転フラグ
の内容を読出しLED回転チェックを行い、この場合フ
ラグの内容は全て「1」で回転表示中なので、81B番
地の第3タイマデータをセットして4.2msecごと
に表示を変る(回転させる)。次に制御回路14はスト
ップSWONチェックすなわち押ボタンスイッチ7のオ
ン操作の有無を前記SWフラグのビット3の内容で判定
する。
Next, the control circuit 14 reads the contents of the LED rotation flag and checks the LED rotation. In this case, the contents of the flag are all "1" which are being rotated and displayed. Therefore, the third timer data at address 81B is set. The display is changed (rotated) every 4.2 msec. Next, the control circuit 14 determines the stop SWON check, that is, the presence or absence of the ON operation of the push button switch 7, by the content of bit 3 of the SW flag.

【0041】そして、スイッチ7がオンされていない場
合には前記第1及び第2タイマデータに基づいて入賞が
あってから12秒経過したかどうかのチェック(STO
PTIMEチェック)が行われ、まだ12秒を経過して
いない時には前記したデータ異常チェック、チェックサ
ム算出及びストアルーチン等を実行した後、停止し次の
リセット信号SG5を待つ。
When the switch 7 is not turned on, it is checked whether 12 seconds have passed since the winning based on the first and second timer data (STO).
PTIME check) is performed, and when 12 seconds have not yet passed, the above-described data abnormality check, checksum calculation, store routine, and the like are executed, and then the operation is stopped and waits for the next reset signal SG5.

【0042】反対に押ボタンスイッチ7が押され前記S
Wフラグのビット3の内容が「1」となった時、若しく
は前記12秒を経過した時には、各LED3a〜3dの
回転表示の停止時間を決定する。
On the contrary, when the push button switch 7 is pressed, the S
When the content of the bit 3 of the W flag becomes "1" or when the 12 seconds have passed, the stop time of the rotation display of the LEDs 3a to 3d is determined.

【0043】この停止時間は81A番地の4.2mse
cごとに「1」加算される第4タイマデータ(TIME
R4)と前記1命令ごとに「1」加算される7ビットの
リフレッシュカウンタの内容とのイクスクルーシブ・オ
ア(排他的論理和)により作られる。
This stop time is 4.2 mse at 81A.
Fourth timer data (TIME) that is incremented by "1" for each c
R4) and the contents of the 7-bit refresh counter, which is incremented by "1" for each instruction, are created by exclusive OR.

【0044】すなわち、本実施例の場合図11に示すよ
うに81A番地のビット7,6の内容とリフレッシュカ
ウンタのビット6,5の内容とで排他的論理和をとっ
て、その値を制御回路14内に備えた8ビットのレジス
タのビット6,5に、81A番地のビット5,4の内容
とリフレッシュカウンタのビット5,4の内容とで排他
的論理和をとって同レジスタのビット5,4にそれぞれ
ストアする。同様に81A番地のビット3,2の内容と
リフレッシュカウンタのビット3,2の内容とで排他的
論理和をとってその値をレジスタのビット3,2に、又
81A番地のビット1,0の内容とリフレッシュカウン
タのビット1,0の内容とで排他的論理和をとってその
値をレジスタのビット1,0にストアする。
That is, in the case of the present embodiment, as shown in FIG. 11, the contents of the bits 7 and 6 of the address 81A and the contents of the bits 6 and 5 of the refresh counter are exclusive-ORed and the value is obtained by the control circuit. The contents of bits 5 and 4 of the address 81A and the contents of bits 5 and 4 of the refresh counter are exclusive-ORed with bits 6 and 5 of the 8-bit register provided in 14 to the bit 5 of the register. Store in 4 respectively. Similarly, the contents of bits 3 and 2 of the address 81A and the contents of bits 3 and 2 of the refresh counter are exclusive-ORed and the value is stored in bits 3 and 2 of the register, and in bits 1 and 0 of the address 81A. The contents and the contents of bits 1 and 0 of the refresh counter are exclusive ORed and the value is stored in bits 1 and 0 of the register.

【0045】そして、レジスタのビット7,6の内容は
「4」加算されて左LED3aの回転表示を停止させる
ための左LEDストップデータ(LSTP0)として8
15番地にストアされ、レジスタのビット5,4の内容
は「4」加算されて中LED3bの回転表示を停止させ
るための中LEDストップデータ(LSTP1)として
816番地にストアされ、又、レジスタのビット3,2
の内容は「4」加算されて右LED3cの回転表示を停
止させるための右LEDストップデータ(LSTP2)
として817番地にストアされ、さらに、レジスタのビ
ット1,0の内容は「4」加算されて上LED3dの回
転表示を停止させるための上LEDストップデータ(L
STP3)として818番地にストアされる。
Then, the contents of bits 7 and 6 of the register are added with "4" to obtain 8 as left LED stop data (LSTP0) for stopping the rotation display of the left LED 3a.
It is stored in address 15, the contents of bits 5 and 4 of the register are added by "4" and stored in address 816 as middle LED stop data (LSTP1) for stopping the rotation display of the middle LED 3b. 3,2
"4" is added to the content of the right LED stop data (LSTP2) for stopping the rotation display of the right LED 3c.
Is stored in the address 817, and the contents of the bits 1 and 0 of the register are added by "4", and the upper LED stop data (L
It is stored at address 818 as STP3).

【0046】すなわち、例えば回転表示している各LE
D3a〜3dの表示が3,7,7,5であるとき、押ボ
タンスイッチ7が押された時又は前記12秒が経過した
時、その時点での第4タイマデータの値が「0B8
H」、リフレッシュカウンタの値が「55H」であった
とすると、図12に示すように排他的論理和がとられ各
レジスタに記憶される。この時レジスタの各2ビットの
内容は「0231」となる。次に、これら各2ビットの
内容が「4」加算されることにより、左LEDストップ
データは「4」、中LEDストップデータは「6」、右
LEDストップデータは「7」、及び上LEDストップ
データは「5」となり、停止時間が決定される。
That is, for example, each LE that is rotated and displayed.
When the display of D3a to 3d is 3,7,7,5, when the push button switch 7 is pressed or when the 12 seconds have elapsed, the value of the fourth timer data at that time is "0B8".
If the value of the refresh counter is "H" and the value of the refresh counter is "55H", the exclusive OR is calculated and stored in each register as shown in FIG. At this time, the content of each 2 bits of the register becomes "0231". Next, by adding "4" to the contents of each of these 2 bits, the left LED stop data is "4", the middle LED stop data is "6", the right LED stop data is "7", and the upper LED stop data. The data becomes "5", and the stop time is determined.

【0047】なお、第4タイマデータとリフレッシュカ
ウンタとで排他的論理和をとる際、両2ビットの内容が
共に「0」のときには排他的論理和をとらずに直ちに対
応するLEDストップデータを「8」としている。従っ
て、各LEDストップデータは「4」〜「8」のランダ
ムな値(乱数)となる。
When the exclusive OR is obtained between the fourth timer data and the refresh counter, when the contents of both 2 bits are "0", the corresponding LED stop data is immediately obtained without taking the exclusive OR. 8 ”. Therefore, each LED stop data is a random value (random number) of "4" to "8".

【0048】815番地〜818番地に各ストップデー
タ(LSTP0,LSTP1,LSTP2,LSTP
3)をセットした後、次のLEDSTOP処理を開始さ
せるためにコマンドデータを「2」にインクリメント
し、次に前記したメインデータ異常チェック,チェック
サム算出及びストアルーチン等を実行して停止し次のリ
セット信号SG5を待つ。
Stop data (LSTP0, LSTP1, LSTP2, LSTP) is stored at addresses 815 to 818.
After setting 3), the command data is incremented to "2" to start the next LEDSTOP processing, and then the main data abnormality check, checksum calculation and store routines described above are executed and stopped, and the next Wait for the reset signal SG5.

【0049】コマンドデータが「2」の状態において、
リセット信号SG5が出力されると、制御回路14は前
記コマンドチェックにより図6に示すLEDSTOP処
理を実行する。
When the command data is "2",
When the reset signal SG5 is output, the control circuit 14 executes the LEDSTOP processing shown in FIG. 6 by the command check.

【0050】LEDSTOP処理は前記814〜818
番地の各ストップデータが814番地の左LEDストッ
プデータから順に818番地の上LEDストップデータ
まで50msecごとに「1」減算して行くことによっ
て行われる。この場合814番地の左LEDストップデ
ータが減算されその内容が「0」となったとき、次の8
15番地の中LEDストップデータが減算されて行き、
最後に818番地の上LEDストップデータが減算され
る。そして、各ストップデータが順次「0」になった時
点で前記回転フラグ(LEDMF)の各LED3a〜3
dに対応するフラグの内容をそれぞれ「0」にし、この
「0」に基づいて対応するLED3a〜3dの回転を停
止させる。
The LEDSTOP processing is the same as the steps 814 to 818.
Each stop data of the address is performed by subtracting "1" every 50 msec from the left LED stop data of the address 814 to the upper LED stop data of the address 818. In this case, when the left LED stop data at address 814 is subtracted and the content becomes "0", the next 8
LED stop data in the 15th address is subtracted,
Finally, the upper LED stop data at address 818 is subtracted. Then, when the respective stop data sequentially become "0", the LEDs 3a to 3 of the rotation flag (LEDMF).
The content of the flag corresponding to d is set to "0", and the rotation of the corresponding LEDs 3a to 3d is stopped based on this "0".

【0051】すなわち、例えば前記したように左LED
ストップデータが「4」,中LEDストップデータが
「6」,右LEDストップデータが「7」,及び上LE
Dストップデータが「5」の場合、まず左LEDストッ
プデータが50msecごとに減算される。そして、2
00(=4×50)msec経過すると、左LEDスト
ップデータが「0」となるとともに回転フラグの左LE
D3aに対応するフラグが「0」となり、制御回路14
は同フラグの「0」の内容に基づいて左LED3aの回
転を停止させる。
That is, for example, as described above, the left LED
Stop data is "4", middle LED stop data is "6", right LED stop data is "7", and upper LE
When the D stop data is "5", the left LED stop data is first subtracted every 50 msec. And 2
When 00 (= 4 × 50) msec has passed, the left LED stop data becomes “0” and the left LE of the rotation flag is set.
The flag corresponding to D3a becomes "0", and the control circuit 14
Stops the rotation of the left LED 3a based on the content of "0" of the flag.

【0052】次に制御回路14は左LED3aの停止時
点から中LEDストップデータを50msecごとに
「1」減算する動作を開始する。そして300(=6×
50)msec経過して中LEDストップデータが
「0」となって回転フラグの中LED3bに対応するフ
ラグが「0」となると、制御回路14は同フラグの
「0」の内容に基づいて中LED3bの回転を停止させ
る。
Next, the control circuit 14 starts the operation of subtracting "1" from the middle LED stop data every 50 msec from the stop of the left LED 3a. And 300 (= 6 ×
50) After the lapse of msec, the middle LED stop data becomes "0" and the flag corresponding to the middle LED 3b of the rotation flag becomes "0". Then, the control circuit 14 determines the middle LED 3b based on the content of "0" of the flag. To stop the rotation of.

【0053】以後同様に演算処理を行い右LED3cは
中LED3bの回転停止後、350(=7×50)ms
ec経過すると回転が停止し、上LED3dは同右LE
D3cの回転停止後250(=5×50)msec経過
すると回転が停止することになる。
Thereafter, the same calculation process is performed, and the right LED 3c is 350 (= 7 × 50) ms after the rotation of the middle LED 3b is stopped.
When ec elapses, the rotation stops and the upper LED 3d is LE on the same right side.
The rotation stops when 250 (= 5 × 50) msec elapses after the rotation of D3c stops.

【0054】従って、押ボタンスイッチ7を押しても又
前記12秒が経過しても、その時々に内容が変る第4タ
イマデータとフレッシュカウンタに基づいて各LEDス
トップデータが設定されることになり、常に同じタイミ
ングで押ボタンスイッチ7を押しても又は12秒経過し
ても、各LED3a〜3dの回転停止の時間はその都度
異なる。その結果遊戯の単純化を未然に防止でき、しか
も遊戯場管理者に対しての不利益なボタン操作は行われ
ない。
Therefore, even if the push button switch 7 is pressed or the above 12 seconds elapse, each LED stop data is set based on the fourth timer data and the fresh counter whose contents change from time to time. Even when the push button switch 7 is always pressed at the same timing or when 12 seconds have passed, the rotation stop time of the LEDs 3a to 3d is different each time. As a result, simplification of the game can be prevented, and no disadvantageous button operation is performed on the playground manager.

【0055】全てのLED3a〜3dの回転が停止する
と制御回路15は回転フラグの内容が全て「0」となっ
ていることに基づいて次のLED判定処理を開始させる
ために、コマンドデータを「3」にインクリメントし、
再び前記したメインデータ異常チェック等を実行して停
止し次のリセット信号SG5を待つ。
When the rotation of all the LEDs 3a to 3d is stopped, the control circuit 15 sets the command data to "3" in order to start the next LED determination processing based on the fact that the contents of the rotation flags are all "0". To the
The main data abnormality check or the like is executed again and the operation is stopped to wait for the next reset signal SG5.

【0056】次にコマンドチェックにおいて、制御回路
14は図7に示すLED判定処理動作を実行する。ま
ず、4個のLED3a〜3dが全て「7」を表示してい
るかどうかチェックする。そして全て「7」が表示され
ているときには、80A番地のフィーバフラグ(FVR
F)を「1」にセットするとともに第2タイマデータを
30秒にセットした後、スピーカ22及びソレノイド2
4を30秒間駆動させる。従って、その間中央ポケット
5は開いた状態に保持されるとともにスピーカ22は鳴
り続ける。
Next, in the command check, the control circuit 14 executes the LED determination processing operation shown in FIG. First, it is checked whether all four LEDs 3a to 3d display "7". When all "7" are displayed, the fever flag (FVR at address 80A) is displayed.
F) is set to "1" and the second timer data is set to 30 seconds, and then the speaker 22 and the solenoid 2
4 is driven for 30 seconds. Therefore, during that time, the central pocket 5 is held in an open state and the speaker 22 continues to ring.

【0057】一方、LED3a〜3dが全て「7」でな
い場合には、次にLED3a〜3dが「7」以外の数字
でそろったかどうかをチェックし、「7」以外の数字で
そろった場合には制御回路14は第2タイマデータを6
秒にセットした後、スピーカ22及びソレノイド24を
6秒間駆動させる。従って、この場合には中央ポケット
5は6秒間開いた状態に保持されるとともにスピーカ2
2を鳴らす。
On the other hand, if the LEDs 3a to 3d are not all "7", then it is checked whether or not the LEDs 3a to 3d are aligned with a number other than "7", and if they are aligned with a number other than "7". The control circuit 14 outputs the second timer data to 6
After setting to seconds, the speaker 22 and the solenoid 24 are driven for 6 seconds. Therefore, in this case, the central pocket 5 is held open for 6 seconds and the speaker 2
Ring two.

【0058】さらに、それ以外の場合には第2タイマデ
ータを0.6秒にセットした後、スピーカ22及びソレ
ノイド24を0.6秒間駆動させる。従って、この場合
中央ポケット5は0.6秒間開いた状態に保持されると
ともにスピーカ22を鳴らす。
Further, in other cases, after setting the second timer data to 0.6 seconds, the speaker 22 and the solenoid 24 are driven for 0.6 seconds. Therefore, in this case, the central pocket 5 is held open for 0.6 seconds and the speaker 22 is sounded.

【0059】そして、これらの各条件でスピーカ22、
ソレノイド24を駆動させた後、次のワンショット処理
を開始させるために、コマンドデータを「4」にインク
リメントして、再び前記したメインデータ異常チェック
等を実行して停止し次のリセット信号を待つ。
Under each of these conditions, the speaker 22,
After driving the solenoid 24, in order to start the next one-shot process, the command data is incremented to "4", the above-mentioned main data abnormality check is executed again, and the operation is stopped and waits for the next reset signal. .

【0060】次に、コマンドチェックにおいて制御回路
14は図8に示すワンショット処理動作を実行する。ま
ず制御回路14はフィーバーフラグの内容に基づくフィ
ーバーチェックを行う。そしてフィーバーフラグ「0」
の時には前記第2タイマデータで設定した6秒若しくは
0.6秒に達したかどうかをチェック(タイマ完了チェ
ック)し、その時間が経過していない時には前記したメ
インデータ異常チェック等を実行して停止し次のリセッ
ト信号SG5を待つ。
Next, in the command check, the control circuit 14 executes the one-shot processing operation shown in FIG. First, the control circuit 14 performs a fever check based on the content of the fever flag. And the fever flag "0"
At the time of, it is checked whether 6 seconds or 0.6 seconds set by the second timer data has been reached (timer completion check), and when the time has not passed, the main data abnormality check described above is executed. It stops and waits for the next reset signal SG5.

【0061】又、経過した時には次のフィーバー継続判
定処理を開始させるために、コマンドデータ「5」にイ
ンクリメントして前記したメインデータ異常チェック等
を実行して停止し、次のリセット信号SG5を待つ。
When the time elapses, in order to start the next fever continuation determination process, the command data is incremented to "5" and the main data abnormality check is executed and stopped, and the next reset signal SG5 is waited for. .

【0062】一方、フィーバーフラグ「1」の内容に基
づいてフィーバー中と判断した時には、制御回路14は
各LED3a〜3dの表示を「7」にリセットするとと
もにランプ6を点滅動作させた後、中央ポケット5にパ
チンコ球が入賞したかどうかチェックする。このチェッ
クはSWフラグのビット2が検出信号SG1に基づいて
「1」になることにより判定される。そして、検出信号
SG1が出力されていないときには前記タイマ完了チェ
ックを実行する。
On the other hand, when it is determined that the fever is in progress based on the content of the fever flag "1", the control circuit 14 resets the display of each of the LEDs 3a to 3d to "7" and causes the lamp 6 to blink and then moves to the center. Check if a pachinko ball has been won in pocket 5. This check is determined by setting bit 2 of the SW flag to "1" based on the detection signal SG1. Then, when the detection signal SG1 is not output, the timer completion check is executed.

【0063】又、検出信号SG1が出力されているとき
には、ランプ6が点灯しているかどうかチェックして点
灯している場合には前記タイマ完了チェックを、反対に
点灯していない場合にはこの処理動作が10回目かどう
かをチェックし10回以上となるときにはランプ6を点
灯させた後、タイマ完了チェックに移る。そして、この
タイマ完了チェックにおいて、開口停止時間に達したか
どうかをチェックし、達していると判断したときには前
記フィーバー継続処理を開始させるために処理動作を実
行する。
When the detection signal SG1 is output, it is checked whether or not the lamp 6 is lit, and if the lamp 6 is lit, the timer completion check is performed. Conversely, if it is not lit, this processing is performed. It is checked whether or not the operation is the 10th time, and when it is 10 times or more, the lamp 6 is turned on, and then the timer completion check is performed. Then, in this timer completion check, it is checked whether or not the opening stop time has been reached, and when it is determined that the opening stop time has been reached, a processing operation is executed to start the fever continuation processing.

【0064】次にコマンドチェックにおいて、制御回路
14は図9に示すフィーバー継続判定処理動作を実行す
る。まず、ランプ6が点灯中がどうかをチェックし、点
灯中でない場合にはフィーバーフラグをリセットし、点
灯中であるならばフィーバーフラグをセットした後、ラ
ンプ6、スピーカ22及びソレノイド24の駆動を停止
させる。次に制御回路14は第2タイマデータを2秒に
セットした後、次のディレイ処理を開始させるために、
コマンドデータを「6」にインクリメントして前記メイ
ンデータ異常チェック等を実行して停止し次のリセット
信号SG5を待つ。
Next, in the command check, the control circuit 14 executes the fever continuation determination processing operation shown in FIG. First, it is checked whether or not the lamp 6 is lit, and if it is not lit, the fever flag is reset, and if it is lit, the fever flag is set, and then the driving of the lamp 6, the speaker 22 and the solenoid 24 is stopped. Let Next, the control circuit 14 sets the second timer data to 2 seconds and then starts the next delay process.
The command data is incremented to "6", the main data abnormality check and the like are executed and stopped, and the next reset signal SG5 is waited for.

【0065】次に、コマンドチェックにおいて制御回路
14は図10に示すディレイ処理動作を実行する。まず
ランプ6、スピーカ22及びソレノイド24を停止させ
るとともに前記タイマデータがタイムアップしたかどう
かチェックし、タイムアップしていないときには直ちに
異常チェック等を実行して停止し次のリセット信号SG
5を待つ。又、タイムアップしたときにはフィーバーフ
ラグの内容に基づいてフィーバー中かどうかチェックす
る。
Next, in the command check, the control circuit 14 executes the delay processing operation shown in FIG. First, the lamp 6, the speaker 22, and the solenoid 24 are stopped, and it is checked whether or not the timer data has timed up. If not, an abnormality check or the like is immediately executed to stop and the next reset signal SG
Wait 5 Also, when the time is up, it is checked whether or not the fever is in progress based on the contents of the fever flag.

【0066】そして、フィーバー中でない場合にはコマ
ンドデータ「0」にし、フィーバー中である場合には第
2タイマデータを30秒にセットするとともに再びスピ
ーカ22及びランプ6を駆動させた後、再び前記ワンシ
ョット処理を開始させるために、コマンドデータの内容
を「4」にする。従って、フィーバー中に中央ポケット
5に入賞があった場合にはひき続き30秒間中央ポケッ
ト5は開いた状態が継続される。
When the fever is not in progress, the command data is set to "0". When the fever is in progress, the second timer data is set to 30 seconds, the speaker 22 and the lamp 6 are driven again, and then the above-mentioned operation is performed again. In order to start the one-shot processing, the content of the command data is set to "4". Therefore, when the central pocket 5 is won during the fever, the central pocket 5 continues to be open for 30 seconds.

【0067】そして、コマンドデータが「0」の内容と
なって、コマンドチェックが行われると、再び前記した
GO入力記憶チェックが行われる。すなわち、前記処理
動作中にGOチャッカー4a〜4cに入賞があって、そ
の数だけ入賞数データが加算されている場合、まず入賞
数データの内容「1」ディクリメントするとともにLE
D回転フラグをセットする。
When the command data is "0" and the command check is performed, the GO input memory check is performed again. That is, when there are winnings in the GO chuckers 4a to 4c during the processing operation, and the winning number data is added by that number, the content "1" of the winning number data is decremented and the LE is also added.
Set the D rotation flag.

【0068】次に制御回路14は第2タイマデータを1
2秒にセットした後、再びLED回転処理を開始するた
めにコマンドデータ「1」にする。従って、以後前記と
同様に入賞数データの内容が「0」となるまで演算処理
動作が再び実行される。
Next, the control circuit 14 sets the second timer data to 1
After setting to 2 seconds, command data “1” is set to start the LED rotation processing again. Therefore, after that, the arithmetic processing operation is executed again until the content of the winning number data becomes "0" as in the above.

【0069】このように本実施例では各LED3a〜3
dが回転しているとき、同回転を停止させるべく押ボタ
ンスイッチ7を押しても、その時々に内容が変る第4タ
イマデータをリフレッシュカウンタとのその内容に基づ
いて各LED3a〜3dの回転停止時間が決定されるの
で、遊戯者が常に同じタイミングで押ボタンスイッチ7
を押してもその都度各LED3a〜3dは異なる止まり
方をする。従って、遊戯の単純化を防止できるとともに
遊戯場管理者に対しての不利益なボタン操作が行われな
くなる。又、RAM19に前回の入賞データ等が保管さ
れたままの状態で遊技が実行されてしまい、無条件で開
閉扉5aが作動したり各LED3a〜3dが回転表示を
開始したり、或いは制御回路14による前回の制御処理
によって計数されたGOチャッカー4a〜4cへの入賞
数がRAM19に記憶された状態で遊技制御が開始され
ることがないので、遊技場管理者側に不利益を与えるこ
ともなく、遊技者に対しても公平な状況下でパチンコ遊
技を開始させることができる。更に、パチンコ機1に配
設された各種スイッチ7,11,12が実際は作動して
いないにも拘わらず、ノイズ(静電,電磁)等により前
記スイッチ7,11,12が作動したことが記憶され、
プログラムによる制御回路14の判断制御が実際の制御
とは異なる制御が行われ、又、GOチャッカー4a〜4
cへの入賞がないにも拘わらず、開閉扉5aが作動した
り各LED3a〜3dが回転表示を開始してしまうとい
う不具合が解消できる。
As described above, in this embodiment, each of the LEDs 3a-3
Even if the push button switch 7 is pressed to stop the rotation when d is rotating, the fourth timer data whose contents change from time to time is displayed on the basis of the contents of the refresh counter and the rotation stop time of each of the LEDs 3a to 3d. Is decided, the player always pushbutton switch 7 at the same timing.
Each time the LED is pressed, the LEDs 3a to 3d stop differently. Therefore, simplification of the game can be prevented, and disadvantageous button operation for the playground manager will not be performed. In addition, the RAM 19 stores the previous winning data etc.
The game will be executed as it is, and it will open unconditionally.
The closing door 5a operates and the LEDs 3a to 3d display rotations.
Start or last control process by control circuit 14
Winnings to GO chuckers 4a-4c counted by
Game control is started with the number stored in RAM 19.
Since it does not happen, it may cause a disadvantage to the game manager.
Soon, pachinko play under fair circumstances for players
The trick can be started. Furthermore, it is distributed to the pachinko machine 1.
The various switches 7, 11 and 12 that are installed actually operate
Despite not being, due to noise (electrostatic, electromagnetic) etc.
It is memorized that the switches 7, 11, 12 are activated,
The judgment control of the control circuit 14 by the program is the actual control
Control different from that of the GO chuckers 4a-4
The opening / closing door 5a has operated even though there is no prize in c
It is said that the LEDs 3a to 3d start rotating display.
It is possible to solve the problem.

【0070】なお、本実施例ではランダムな各LEDス
トップデータを作るのにリフレッシュカウンタと第4タ
イマデータを用いその両データの排他的論理和をとって
作ったが、ようするに遊戯者の意図するタイミングで各
LED3a〜3dが止まらなければよく、例えば第4タ
イマデータの内容だけで各LEDスットプデータを作っ
たり、リフレッシュカウンタの内容だけで各LEDスト
ップデータを作ったり、又、その他ランダムな内容を示
すカウンタ又はレジスタ等の内容に基づいてLEDスト
ップデータを作るようにしてもよい。
In this embodiment, the refresh counter and the fourth timer data are used to generate the random LED stop data, and the exclusive OR of the two data is taken. However, the timing intended by the player is as follows. In this case, each LED 3a to 3d does not have to stop, for example, each LED stop data is made only by the content of the fourth timer data, each LED stop data is made only by the content of the refresh counter, and other random contents are shown. The LED stop data may be created based on the contents of the counter or the register.

【0071】さらに、前記実施例では表示器としてのL
ED3a〜3dに数字を表示したが、これを絵、文字、
記号等の各種の表示態様におきかえて実施してもよい。
又、前記実施例では表示器として4個のLED3a〜3
dを用いたが、これを1個又は4個以外の複数個にして
実施してもよい。
Further, in the above embodiment, L as a display device is used.
Numbers are displayed on ED3a-3d, but these are pictures, letters,
It may be carried out in place of various display forms such as symbols.
Also, in the above embodiment, four LEDs 3a to 3 are used as indicators.
Although d is used, the number may be one or a plurality other than four.

【0072】[0072]

【発明の効果】以上詳述したように、パチンコ機におけ
る制御内容を指定するプログラムの初期設定ルーチンに
おいて、RAMの所定のデータ記憶領域にそれまでの制
御の実行に伴って記憶されたGO入賞数データ等の所定
のデータをクリアする第1のクリア手段と、各種入力ス
イッチによる検出入力処理に際して過去に発生したスイ
ッチフラグの内容をクリアする第2のクリア手段を設け
る一方、入賞装置の始動条件を設定するGOチャッカー
に入賞があったことをリセット回路からのリセット信号
の発生する周期毎に検出してRAMのデータ記憶領域に
設けられた第1のスイッチフラグに検出データとして記
憶する記憶手段と、第1のスイッチフラグにおける検出
データがノイズ等以外の真の検出データである場合に、
検出データを第2のスイッチフラグに格納する格納手段
とを設け、パチンコ機制御のプログラムに基づく判断処
理を前記第2のスイッチフラグに記憶されたデータに基
づいて実行させる異常制御防止手段を設けた本発明によ
れば、遊技制御の初期において、前回のGO入賞数デー
タ等が保管されたままの状態で遊技が開始されてしま
い、無条件で入賞装置が起動されてしまったり(例え
ば、表示器が回転表示を開始したり、開閉扉が開放動作
を開始してしまったり)、あるいは前回の制御処理によ
って計数されたGO入賞数が記憶された状態で遊技制御
が開始されることがないので、遊技場管理者側に不利益
を与えることもなく、遊技者に対しても公平な状況下で
パチンコ遊技を開始させることができる効果がある。
又、パチンコ機に配設された各種入賞スイッチが実際は
作動していないにも拘わらず、ノイズ(静電,電磁)等
によりスイッチフラグにスイッチが作動した事実が記憶
され、プログラムによるCPUの判断制御が実際の制御
とは異なる制御が行われ、又、GO入賞がないにも拘わ
らず、入賞装置が作動(表示器が回転表示、開閉扉が開
放駆動)されてしまう不具合が解消できる効果がある。
As described above in detail,, On a pachinko machine
To the initialization routine of the program that specifies the control contents
In the RAM, a predetermined data storage area in the RAM is used.
Predetermination of GO winning number data, etc. stored with the execution of
The first clearing means to clear the data of the
Switches that have occurred in the past during detection input processing by the switch.
A second clearing means for clearing the contents of the flag
On the other hand, GO chucker that sets the starting conditions of the winning device
Reset signal from the reset circuit that there was a prize
Is detected for each cycle of occurrence of
Described as detection data in the provided first switch flag.
Memorizing storage means and detection in first switch flag
If the data is true detection data other than noise, etc.,
Storage means for storing detection data in the second switch flag
And a judgment process based on a pachinko machine control program.
Based on the data stored in the second switch flag.
According to the present invention, which is provided with an abnormal control prevention unit that is executed based on
Then, at the beginning of game control, the previous GO winning number day
The game will start with the data etc. stored.
The prize winning device is activated unconditionally (for example,
For example, the display starts rotating and the open / close door opens.
Or the previous control process
Game control with the number of GO wins counted
Is not started, which is disadvantageous to the amusement hall manager
In a fair situation for players without giving
There is an effect that a pachinko game can be started.
Also, the various prize switches installed on the pachinko machine are actually
Noise (electrostatic, electromagnetic), etc. even though it is not operating
The fact that the switch is activated is stored in the switch flag.
And the judgment control of the CPU by the program is the actual control
Controls different from the above are performed, and there is no GO prize
The winning device is activated (the display is rotating, the door is open
This has the effect of eliminating the problem of being driven.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を具体化した一実施例を示し、パチンコ
機の正面図である。
FIG. 1 is a front view of a pachinko machine showing an embodiment of the present invention.

【図2】同じく、電気ブロック回路図である。FIG. 2 is likewise an electric block circuit diagram.

【図3】同じく、RAMの記憶内容を示すマップ図であ
る。
FIG. 3 is likewise a map showing the contents stored in the RAM.

【図4】同じく、制御回路の動作を説明するためのフロ
ーチャート図である。
FIG. 4 is likewise a flow chart for explaining the operation of the control circuit.

【図5】同じく、制御回路の動作を説明するためのフロ
ーチャート図である。
FIG. 5 is likewise a flow chart for explaining the operation of the control circuit.

【図6】同じく、制御回路の動作を説明するためのフロ
ーチャート図である。
FIG. 6 is likewise a flow chart for explaining the operation of the control circuit.

【図7】同じく、制御回路の動作を説明するためのフロ
ーチャート図である。
FIG. 7 is likewise a flow chart for explaining the operation of the control circuit.

【図8】同じく、制御回路の動作を説明するためのフロ
ーチャート図である。
FIG. 8 is likewise a flow chart for explaining the operation of the control circuit.

【図9】同じく、制御回路の動作を説明するためのフロ
ーチャート図である。
FIG. 9 is likewise a flow chart for explaining the operation of the control circuit.

【図10】同じく、制御回路の動作を説明するためのフ
ローチャート図である。
FIG. 10 is likewise a flow chart for explaining the operation of the control circuit.

【図11】同じく、リフレッシュカウンタと第4タイマ
データに基づいてLEDストップデータを作る場合を説
明する説明図である。
FIG. 11 is an explanatory diagram similarly illustrating a case where LED stop data is created based on a refresh counter and fourth timer data.

【図12】同じく、リフレッシュカウンタと第4タイマ
データに基づいてLEDストップデータを作る場合を説
明する説明図である。
FIG. 12 is an explanatory diagram similarly illustrating a case where LED stop data is created based on a refresh counter and fourth timer data.

【符号の説明】3a〜3d,5a…入賞装置を構成する
数値表示器(LED),開閉扉、7,11,12…入力
スイッチを構成する押ボタンスイッチ,中央ポケット入
賞検出マイクロスイッチ,チャッカー入賞検出マイクロ
スイッチ、14…第1,第2のクリア手段,記憶手段,
格納手段,異常制御防止手段を構成する制御回路(CP
U)、19…第1,第2のスイッチフラグを構成するR
AM
[Explanation of Codes] 3a to 3d, 5a ... Configure a winning device
Numerical display (LED), open / close door, 7, 11, 12 ... Input
Pushbutton switches that make up the switch, with central pocket
Prize detection micro switch, Chucker prize detection micro
Switch, 14 ... First and second clearing means, storage means,
Control circuit (CP which constitutes storage means and abnormal control prevention means
U), 19 ... R constituting the first and second switch flags
AM

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 パチンコ機における制御内容を指定する
プログラムの初期設定ルーチンにおいて、RAMの所定
のデータ記憶領域にそれまでの制御の実行に伴って記憶
されたGO入賞数データ等の所定のデータをクリアする
第1のクリア手段と、各種入力スイッチによる検出入力
処理に際して過去に発生したスイッチフラグの内容をク
リアする第2のクリア手段を設ける一方、 入賞装置の始動条件を設定するGOチャッカーに入賞が
あったことをリセット回路からのリセット信号の発生す
る周期毎に検出してRAMのデータ記憶領域に設けられ
た第1のスイッチフラグに検出データとして記憶する記
憶手段と、第1のスイッチフラグにおける検出データが
ノイズ等以外の真の検出データである場合に、検出デー
タを第2のスイッチフラグに格納する格納手段とを設
け、 パチンコ機制御のプログラムに基づく判断処理を前記第
2のスイッチフラグに記憶されたデータに基づいて実行
させる異常制御防止手段を設けたことを特徴とするパチ
ンコ機。
1. A control content for a pachinko machine is designated.
Predetermined RAM in the program initialization routine
Storing in the data storage area of the controller along with the execution of control up to that point
Clears the specified data such as the number of winning GO data
Detection input by the first clearing means and various input switches
When processing, check the contents of switch flags that have occurred in the past.
While the second clearing means for rearing is provided, the GO chucker that sets the starting condition of the winning device is won.
That the reset signal is generated from the reset circuit
It is detected in every cycle and provided in the data storage area of RAM.
The first switch flag is stored as detection data.
And the detection data in the first switch flag
If it is true detection data other than noise, etc.
Storage means for storing the data in the second switch flag.
The judgment process based on the pachinko machine control program.
2 Based on the data stored in the switch flag
A pachi that is provided with abnormal control prevention means for
Nko machine.
JP3323464A 1991-12-06 1991-12-06 Pachinko machine Expired - Lifetime JPH0613062B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3323464A JPH0613062B2 (en) 1991-12-06 1991-12-06 Pachinko machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3323464A JPH0613062B2 (en) 1991-12-06 1991-12-06 Pachinko machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13558083A Division JPS6029168A (en) 1983-07-25 1983-07-25 Pinball machine

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP5196359A Division JPH06102099B2 (en) 1993-08-06 1993-08-06 Pachinko machine controller
JP5196360A Division JPH06102103B2 (en) 1993-08-06 1993-08-06 Pachinko machine
JP5196358A Division JPH06102102B2 (en) 1993-08-06 1993-08-06 Pachinko machine

Publications (2)

Publication Number Publication Date
JPH0531246A JPH0531246A (en) 1993-02-09
JPH0613062B2 true JPH0613062B2 (en) 1994-02-23

Family

ID=18154980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3323464A Expired - Lifetime JPH0613062B2 (en) 1991-12-06 1991-12-06 Pachinko machine

Country Status (1)

Country Link
JP (1) JPH0613062B2 (en)

Also Published As

Publication number Publication date
JPH0531246A (en) 1993-02-09

Similar Documents

Publication Publication Date Title
JPH0556991B2 (en)
JPH0773623B2 (en) Slot machine
JPH0420635B2 (en)
JP2002204850A (en) Gaming machine
JP2000070468A (en) Gaming machine
JP4083389B2 (en) Game machine
JPH06102099B2 (en) Pachinko machine controller
JPH0613062B2 (en) Pachinko machine
JPH08309003A (en) Pattern matching game machine
JP5543706B2 (en) Game machine
JPH057648A (en) Japanese pinball machine
JPH057650A (en) Japanese pinball machine
JP2772294B2 (en) Game machine control method
JPH057654A (en) Pachinko machine
JPH057649A (en) Japanese pinball machine
JPH06102103B2 (en) Pachinko machine
JP2772293B2 (en) Game machine control method
JP2005218562A (en) Game machine, program and recording medium
JP4371682B2 (en) Game machine
JP4371683B2 (en) Game machine
JP2008259889A (en) Game machine
JPH06102102B2 (en) Pachinko machine
JPH057653A (en) Japanese pinball machine
JPH0531232A (en) Pinball game machine
JP2819093B2 (en) Pachinko machine