JPH0614545B2 - Bidirectional thyristor - Google Patents
Bidirectional thyristorInfo
- Publication number
- JPH0614545B2 JPH0614545B2 JP63263532A JP26353288A JPH0614545B2 JP H0614545 B2 JPH0614545 B2 JP H0614545B2 JP 63263532 A JP63263532 A JP 63263532A JP 26353288 A JP26353288 A JP 26353288A JP H0614545 B2 JPH0614545 B2 JP H0614545B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- semiconductor
- gate
- bidirectional thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/80—Bidirectional devices, e.g. triacs
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一般にトライアツクと呼ばれている双方向サイ
リスタに関し、更に詳細には高感度化及び温度特性がと
もに高水準に達成されている双方向サイリスタに関す
る。Description: TECHNICAL FIELD The present invention relates to a bidirectional thyristor generally called a triac, and more specifically, a bidirectional thyristor that achieves high sensitivity and high temperature characteristics at a high level. Regarding thyristors.
双方向サイリスタ(双方向逆阻止3端子サイリスタ)即
ちトライアツクは交流電流の制御を行うスイツチとして
モーター制御回路等の電子回路に広く使用されている。
第8図〜第11図に示す従来の双方向サイリスタは、第
1導電型(n型)の第1の半導体領域n1(以下、単にn1
領域と呼ぶ)と、このn1の一方の側(下側)に接してい
る第2導で型(p型)の第2半導体領域p1(以下、単に
p1領域と呼ぶ)と、n1領域の他方の側(上側)に接して
いる第2導電型(p型)の第3の半導体領域p2(以下、
単にp2領域と呼ぶ)とから成るシリコン半導体基体1を
備えている。なお、n1領域は出発母材であるn型シリコ
ン半導体基板から成る。p1領域及びp2領域は共に不純物
拡散によつて形成され、基体1の上面側に配設さている
p2領域はn1領域によつて囲まれている。p2領域の中には
表面が露出するように第1導電型(n型)の第4と半導
体領域n2(以下、単にn2領域と呼ぶ)と第5の半導体領
域n4(以下、単にn4領域と呼ぶ)が不純物拡散で形成さ
れている。p1領域の中には第1の導電型(n型)の第6
の半導体領域n3(以下、単にn3領域と呼ぶ)が不純物拡
散で形成されている。半導体基体1の側面領域には第2
導電型(p型)の第7の半導体領域p3(以下、単にp3領
域と呼ぶ)が不純物拡散によつて形成されている。この
p3領域は素子分離前の半導体ウエハの状態における上面
及び下面からの不純物拡散によつてp1領域に連続するよ
うに形成されたものである。Bidirectional thyristors (bidirectional reverse blocking three-terminal thyristors) or triacs are widely used in electronic circuits such as motor control circuits as switches for controlling alternating current.
The conventional bidirectional thyristor shown in FIGS. 8 to 11 has a first conductivity type (n type) first semiconductor region n 1 (hereinafter, simply n 1
Region) and a second conductive type (p-type) second semiconductor region p 1 (hereinafter, simply referred to as “p 1 type”) in contact with one side (lower side) of n 1.
p 1 region) and a third semiconductor region p 2 of the second conductivity type (p type) (hereinafter, referred to as “p 1 region”) that is in contact with the other side (upper side) of the n 1 region.
(Hereinafter simply referred to as p 2 region). The n 1 region is composed of an n-type silicon semiconductor substrate which is a starting base material. Both the p 1 region and the p 2 region are formed by impurity diffusion and are arranged on the upper surface side of the substrate 1.
The p 2 region is surrounded by the n 1 region. p 2 first conductivity type such that the surface is exposed in a region (n-type) fourth semiconductor region n 2 (hereinafter, simply referred to as n 2 region) and the fifth semiconductor region n 4 (hereinafter, (Hereinafter referred to simply as n 4 region) is formed by impurity diffusion. In the p 1 region, there is a sixth of the first conductivity type (n type).
Semiconductor region n 3 (hereinafter, simply referred to as “n 3 region”) is formed by impurity diffusion. In the side surface region of the semiconductor substrate 1, a second
A conductive type (p-type) seventh semiconductor region p 3 (hereinafter, simply referred to as p 3 region) is formed by impurity diffusion. this
The p 3 region is formed so as to be continuous with the p 1 region by impurity diffusion from the upper surface and the lower surface in the state of the semiconductor wafer before element isolation.
第9図から明らかなようにn1領域及びp2領域の平面形状
は略四角形となつている。第8図〜第11図の双方向サ
イリスタではn4領域がp2領域の1つの角に近接配置され
たコーナーゲート構造の双方向サイリスタとなつてい
る。なお、n2領域とn4領域との間にp2領域の幅狭領域2
が生じるようにn2領域及びn4領域のパターンが決定され
ている。As is apparent from FIG. 9, the planar shapes of the n 1 region and the p 2 region are substantially quadrangular. In the bidirectional thyristors shown in FIGS. 8 to 11, the n 4 region is a bidirectional thyristor having a corner gate structure in which the n 4 region is arranged close to one corner of the p 2 region. The narrow region 2 of the p 2 region is provided between the n 2 region and the n 4 region.
The patterns of the n 2 region and the n 4 region are determined so that
n3領域は第11図から明らかなようにp1領域の一部に形
成され、且つ平面的に見たときにn4領域と重なる部分を
有するように配設されている。As is apparent from FIG. 11, the n 3 region is formed in a part of the p 1 region, and is arranged so as to have a portion which overlaps with the n 4 region when seen in a plan view.
真空蒸着で形成されたアルミニウム電極から成る第1の
主電極T1は第8図及び第10図から明らかなように、p
2領域及びn2領域の大部分に接するように配設されてい
る。真空蒸着法等で形成されたTi(チタン)−Ni
(ニツケル)電極から成る第2の主電極T2はp1領域とn
3領域に接するように配設されている。真空蒸着によつ
て形成されたアルミニウム電極から成るゲート電極Gは
n4領域の大部分とp2領域の一部とに接するように配設さ
れている。第1の主電極T1とゲート電極GとはSiO2系
の絶縁膜3の開口を介して各領域に接している。なお、
第1の主電極T1はp2領域とn2領域との一部を短絡させ
るように形成され、またゲート電極Gはn4領域とp2領域
との一部を短絡させるように形成されている。As is clear from FIGS. 8 and 10, the first main electrode T 1 made of an aluminum electrode formed by vacuum deposition has a p
It is arranged so as to contact most of the two regions and the n 2 region. Ti (titanium) -Ni formed by vacuum deposition method or the like
The second main electrode T 2 composed of a (nickel) electrode has a p 1 region and an n
It is arranged so as to contact the three areas. The gate electrode G made of an aluminum electrode formed by vacuum evaporation is
It is arranged so as to be in contact with most of the n 4 region and part of the p 2 region. The first main electrode T 1 and the gate electrode G are in contact with each region through the opening of the SiO 2 insulating film 3. In addition,
The first main electrode T 1 is formed so as to short-circuit a part of the p 2 region and the n 2 region, and the gate electrode G is formed so as to short-circuit a part of the n 4 region and the p 2 region. ing.
双方向サイリスタは第1の主電極T1と第2の主電極T2
の正負の極性の変化及びゲート電極Gの第1の主電極T
1に対する電圧、即ち、ゲート電圧VGの正負の極性の変
化に無関係にスイツチング動作させることができる。第
1の主電極T1に対する第2の主電極T2の電位が正であ
り、第1の主電極T1に対するゲート電極Gの電位が正
である第1のモードにおいては、第8図に示すp1領域と
n1領域とp2領域とn2領域とから成る第1のサイリスタ部
4が導通する。The bidirectional thyristor has a first main electrode T 1 and a second main electrode T 2
Of positive and negative polarities of the first main electrode T of the gate electrode G
The switching operation can be performed irrespective of the change in the positive or negative polarity of the voltage with respect to 1 , that is, the gate voltage V G. A second potential of the main electrode T 2 with respect to the first main electrode T 1 is positive, in the first mode the potential of the first gate electrode G with respect to the main electrode T 1 is a positive, in FIG. 8 And the p 1 region shown
The first thyristor portion 4 composed of the n 1 region, the p 2 region and the n 2 region is electrically connected.
第1の主電極T1に対する第2の主電極T2の電位で正
であり、第1の主電極T1に対するゲート電極Gの電位
が負である第2のモードにおいては、第1のモードと同
様に第1のサイリスタ部4が導通する。The first is positive and the second potential of the main electrode T 2 with respect to the main electrodes T 1, in the second mode the potential of the gate electrode G to the first main electrode T 1 is a negative first mode Similarly to the above, the first thyristor unit 4 becomes conductive.
第1の主電極T1に対する第2の主電極T2の電位が負で
あり、第1の主電極T1に対するゲート電極Gの電位が
負である第3のモードにおいては、n3領域とp1領域とn1
領域とp2領域とから成る第2のサイリスタ部5が導通す
る。A negative second potential of the main electrode T 2 with respect to the first main electrode T 1 is, in the third mode of the potential of the gate electrode G to the first main electrode T 1 is a negative, and n 3 region p 1 region and n 1
The second thyristor portion 5 including the region and the p 2 region is electrically connected.
第1の主電極T1に対する第2の主電極T2の電位が負で
あり、第1の主電極T1に対するゲート電極Gの電位が
正である第4のモードにおいては、第3のモードと同様
に第2のサイリスタ部5が導通する。In the fourth mode in which the potential of the second main electrode T 2 with respect to the first main electrode T 1 is negative and the potential of the gate electrode G with respect to the first main electrode T 1 is positive, the third mode Similarly to, the second thyristor unit 5 becomes conductive.
なお、第8図から明らかなように、第1及び第2のサイ
リスタ部4、5は逆並列接続した2つのサイリスタに等
価である。第8図の右側におけるn4領域とp2領域とn1領
域とp1領域とn3領域とから成る部分6は、第1及び第2
のサイリスタ部4、5を導通させるために利用される部
分である。As is clear from FIG. 8, the first and second thyristor sections 4 and 5 are equivalent to two antiparallel-connected thyristors. The portion 6 on the right side of FIG. 8 consisting of the n 4 region, the p 2 region, the n 1 region, the p 1 region and the n 3 region is the first and second regions.
It is a portion used for conducting the thyristor portions 4 and 5 of.
ところで、双方向サイリスタにおいては高感度化、即ち
いかに小さいゲートトリガ電流IGTによつて第1のサイ
リスタ部4又は第2のサイリスタ部5を導通させるかが
重要な課題の1つである。しかし、第8図〜第11図に
示す従来の双方向サイリスタでは、このゲートトリガ電
流IGTがあまり小さくならず、高感度化が難しかつた。
即ち、ゲートトリガ電流IGTは第1のサイリスタ部4又
は第2のサイリスタ部5の導通、つまりトリガーに寄与
する有効電流成分IGTaと、トリガーに寄与しない無
効電流成分IGTbから成り、上記2つの電流成分の和
として表わされる。従つて、高感度化するためにはトリ
ガーに寄与しない無効電流成分IGTbを減少させる必要
がある。例えば、第2のモード及び第3のモードにおけ
る第1のサイリスタ部4及び第2のサイリスタ部5の導
通はn1領域とn4領域に挟まれたp2領域の抵抗(ベース抵
抗)RPBとそこを流れる電流との積がp2領域とn4領域
とに基づくpn接合の拡散電位を越えることにより、n4
領域からp2領域さらにn1領域に電子が注入されることに
よつて始まる。従つて、第8図〜第11図の構造サイリ
スタでは、n4領域の下方側のp2領域を流れるゲートトリ
ガ電流IGTが有効電流成分IGTaとなりゲート電極Gとp
2領域との接続部分Aと、第1の主電極T1とp2領域との
接続部分Bとの間のp2領域から成る矢印7で示す電流通
路に流れるゲート電流IGTは上記のトリガーに寄与しな
い無効電流成分IGTbとなる。従つてこの通路の短絡抵
抗値R1を大きくして無効電流成分IGTを減少させるこ
とが望ましい。しかし第8図〜第11図の構造の双方向
サイリスタではn2領域とn4領域とを電気的に分離しつつ
矢印7で示すゲート電流通路の抵抗値を大きくすること
は困難であつた。By the way, in the bidirectional thyristor, one of the important issues is to improve the sensitivity, that is, how to make the first thyristor unit 4 or the second thyristor unit 5 conductive by the small gate trigger current I GT . However, in the conventional bidirectional thyristors shown in FIGS. 8 to 11, this gate trigger current I GT was not so small, and it was difficult to achieve high sensitivity.
That is, the gate trigger current I GT is composed of an active current component I GTa that contributes to the conduction of the first thyristor unit 4 or the second thyristor unit 5, that is, a trigger, and a reactive current component I GTb that does not contribute to the trigger. It is expressed as the sum of two current components. Therefore, in order to increase the sensitivity, it is necessary to reduce the reactive current component I GTb that does not contribute to the trigger. For example, the conduction of the first thyristor portion 4 and the second thyristor portion 5 in the second mode and the third mode is the resistance (base resistance) R PB of the p 2 region sandwiched between the n 1 region and the n 4 region. by exceeding the diffusion potential of the pn junction product of the current flowing therethrough based upon a p 2 region and the n 4 region and, n 4
It starts by injecting electrons from the region to the p 2 region and then to the n 1 region. Therefore, in the structural thyristor of FIGS. 8 to 11, the gate trigger current I GT flowing in the p 2 region below the n 4 region becomes the effective current component I GTa and becomes the gate electrodes G and p.
The gate current I GT flowing in the current path shown by the arrow 7 formed by the p 2 region between the connecting portion A connecting to the 2 region and the connecting portion B connecting the first main electrode T 1 and the p 2 region is the trigger described above. Becomes the reactive current component I GTb that does not contribute to Therefore, it is desirable to increase the short circuit resistance value R 1 of this passage to reduce the reactive current component I GT . However, in the bidirectional thyristor having the structure shown in FIGS. 8 to 11, it is difficult to increase the resistance value of the gate current passage indicated by the arrow 7 while electrically separating the n 2 region and the n 4 region.
この問題を解決するために、第12図〜第14図に示す
ように、n4領域の中にp2領域を島状に残存させ、この島
状部分8にゲート電極Gを接続させた構造の双方向サイ
リスタが考えられている。第13図では厚さ方向が著し
く拡大されているため、n4領域が厚く示されているが、
n4領域の横方向長さに比較してこの厚さは著しく小さい
ので、矢印9で示すゲート電流通路の一端から他端まで
の抵抗値はn4領域の下側のp2領域の横方向の抵抗値でほ
とんど決まる。n4領域の下のp2領域の不純物濃度はp2領
域の表面の不純物濃度よりも著しく低い。例えば、p2領
域の表面部分の不純物濃度は1017〜1018cm-3オーダ
ーであり、n4領域の下方部分の不純物濃度は1015〜1
016cm-3オーダーに設計される。第12図及び第13髄
の構造にすると、島状のp2領域を含む矢印9で示す通路
のみがゲートトリガ電流IGTの電流通路となる。このた
め、ゲートトリガ電流IGTは全て有効電流成分IGTaと
なり、無効電流成分IGTbはほとんどなくなる。従つ
て、第8図〜第11図の構造よりも、ゲートトリガ電流
IGTの減少が可能となる。しかし、p2領域のうちn4領域
の下方部分では不純物濃度が小さいために、この部分の
抵抗の温度依存性(温度変化による抵抗率変化)が大き
くなる。これは、半導体の不純物濃度と抵抗率との関係
を示す第6図から明らかである。結果として、ゲートト
リガ電流IGTの温度依存性(温度変化による電流値の変
化率)が大きくなり、ターンオン特性の温度特性が良好
に得られなくなる。In order to solve this problem, as shown in FIGS. 12 to 14, a structure in which the p 2 region is left in the n 4 region in an island shape and the gate electrode G is connected to the island portion 8 Bidirectional thyristors are being considered. In FIG. 13, the n 4 region is shown thick because the thickness direction is greatly enlarged.
Since this thickness is significantly smaller than the lateral length of the n 4 region, the resistance value from one end to the other end of the gate current path indicated by the arrow 9 is the lateral direction of the p 2 region below the n 4 region. It is almost decided by the resistance value of. n 4 impurity concentration of p 2 area under the area significantly lower than the impurity concentration of the surface of the p 2 region. For example, the impurity concentration of the surface portion of the p 2 region is on the order of 10 17 to 10 18 cm -3 , and the impurity concentration of the lower portion of the n 4 region is 10 15 to 1 1.
It is designed to the 0 16 cm -3 order. According to the structure shown in FIGS. 12 and 13, only the passage indicated by the arrow 9 including the island-shaped p 2 region serves as the current passage for the gate trigger current I GT . Therefore, the gate trigger current I GT becomes all the active current component I GTa , and the reactive current component I GTb almost disappears. Therefore, the gate trigger current I GT can be reduced as compared with the structures shown in FIGS. 8 to 11. However, since the impurity concentration is low in the portion of the p 2 region below the n 4 region, the temperature dependence of the resistance of this portion (change in resistivity due to temperature change) becomes large. This is clear from FIG. 6 showing the relationship between the impurity concentration of the semiconductor and the resistivity. As a result, the temperature dependency of the gate trigger current I GT (rate of change of current value due to temperature change) becomes large, and the temperature characteristic of the turn-on characteristic cannot be obtained well.
そこで、本発明は上記の問題を解決し、ゲートトリガ電
流IGTを減少させて高感度化を実現し、更にゲートトリ
ガ電流の温度依存性を小さくすることができる双方向サ
イリスタを提供することを目的とするものである。Therefore, the present invention solves the above problems, provides a bidirectional thyristor capable of reducing the gate trigger current I GT to achieve high sensitivity and further reducing the temperature dependence of the gate trigger current. It is intended.
上記目的を達成するための本発明は、実施例を示す第1
図〜第5図の符号を参照して説明すると、第1導電型の
第1の半導体領域n1と、前記第1の半導体領域n1の一方
の側に隣接する第2導電型の第2の半導体領域p1と、前
記第1の半導体領域n1の他方の側に隣接する第2導電型
の第3の半導体領域p2とを有する半導体基体1を備えて
おり、前記第3の半導体領域p2には前記半導体基体1の
表面に露出する部分を有して前記第3の半導体領域p2に
隣接されている第1導電型の第4及び第5の半導体領域
n2、n4が形成されており、前記第2の半導体領域p1には
前記半導体基体1の表面に露出する部分を有して前記第
2の半導体領域p1に隣接されている第1導電型の第6の
半導体領域n3が形成されており、前記第6の半導体領域
n3は平面的に見たときに前記第5の半導体領域n4に重な
る部分を有し、前記第3及び第4の半導体領域p2、n2の
表面は第1の主電極T1に接しており、前記第3及び第
5の半導体領域p2、n4の表面はゲート電極Gに接してお
り、前記第2及び第6の半導体領域p1、n3の表面は第2
の主電極T2に接してなる双方向サイリスタにおいて、
前記第3の半導体領域p2が前記第5の半導体領域n4の一
方の主面から他方の主面に貫通するように前記第5の半
導体領域n4に侵入している島状又は切込み状の侵入部分
8又は8aを有し、前記侵入部分8又は8aは前記半導
体基体1の表面に露出しており、前記ゲート電極Gが前
記第3の半導体領域p2に対して前記侵入部分8又は8a
で接触しており、前記第1の主電極T1と前記ゲート電
極Gとが負の温度係数を有する多結晶シリコンから成る
抵抗体12を介して接続されていることを特徴とする双
方向サイリスタに係わるものである。The present invention for achieving the above-mentioned object is the first embodiment of the present invention.
Explaining with reference to the reference numerals of FIGS. 5 to 5, the first semiconductor region n 1 of the first conductivity type and the second semiconductor region n 1 of the second conductivity type adjacent to one side of the first semiconductor region n 1 Semiconductor region p 1 and a third semiconductor region p 2 of the second conductivity type that is adjacent to the other side of the first semiconductor region n 1 and the third semiconductor region p 1 is provided. The region p 2 has fourth and fifth semiconductor regions of the first conductivity type which are adjacent to the third semiconductor region p 2 and have a portion exposed on the surface of the semiconductor substrate 1.
n 2 and n 4 are formed, and the second semiconductor region p 1 has a portion exposed on the surface of the semiconductor substrate 1 and is adjacent to the second semiconductor region p 1 . A conductive type sixth semiconductor region n 3 is formed, and the sixth semiconductor region n 3 is formed.
n 3 has a portion which overlaps with the fifth semiconductor region n 4 when seen in a plan view, and the surfaces of the third and fourth semiconductor regions p 2 and n 2 form the first main electrode T 1 . The surfaces of the third and fifth semiconductor regions p 2 and n 4 are in contact with the gate electrode G, and the surfaces of the second and sixth semiconductor regions p 1 and n 3 are in contact with each other.
In the bidirectional thyristor formed in contact with the main electrode T 2 of
An island shape or a notch shape in which the third semiconductor region p 2 penetrates into the fifth semiconductor region n 4 so as to penetrate from the one main surface of the fifth semiconductor region n 4 to the other main surface. Of the penetrating portion 8 or 8a, the penetrating portion 8 or 8a is exposed on the surface of the semiconductor substrate 1, and the gate electrode G is located in the penetrating portion 8 or 8 with respect to the third semiconductor region p 2 . 8a
And the first main electrode T 1 and the gate electrode G are connected via a resistor 12 made of polycrystalline silicon having a negative temperature coefficient. Related to.
本発明によれば、ゲートトリガ電流IGTが侵入部分8又
は8aを含む第3の半導体領域p2と抵抗体12とに分割
して流れる。第3の半導体領域p2の抵抗率は温度上昇に
伴つて増加する特性を有し、多結晶シリコンから成る抵
抗体12の抵抗率は温度上昇に伴つて減少する特性を有
する。従つて、第3の半導体領域p2に流れるゲートトリ
ガ電流IGTbは温度上昇に伴つて減少し、抵抗体12
に流れるゲートトリガ電流IGTaは温度上昇に伴つて増
加する。このため、ゲートトリガ電流IGTaとIGTbの温
度依存性が互いに補償され、ゲートトリガ電流IGT(I
GT=IGTa+IGTb)の温度依存性を小さくすることがで
きる。また、多結晶シリコンから成る抵抗体12に流れ
るゲートトリガ電流IGTaはトリガーに寄与しない無効
電流成分となるが、抵抗体12は比較的大きい抵抗値を
有するためゲートトリガ電流IGTaを小さくできる。ま
た、ゲートトリガ電流IGTbは第5の半導体領域n4の下
部の第3の半導体領域p2に流れるためにトリガーに有効
に作用する。従つて、ゲートトリガ電流IGTが比較的小
さくなり、高感度化した双方向サイリスタを提供するこ
とができる。According to the present invention, the gate trigger current I GT flows by being divided into the third semiconductor region p 2 including the penetration portion 8 or 8a and the resistor 12. The resistivity of the third semiconductor region p 2 has a characteristic of increasing with temperature rise, and the resistivity of the resistor 12 made of polycrystalline silicon has a characteristic of decreasing with temperature rise. Therefore, the gate trigger current I GTb flowing in the third semiconductor region p 2 decreases as the temperature rises, and the resistor 12
The gate trigger current I GTa flowing in the gate current increases as the temperature rises. Therefore, the temperature dependences of the gate trigger currents I GTa and I GTb are mutually compensated, and the gate trigger current I GT (I
The temperature dependency of GT = I GTa + I GTb ) can be reduced. Further, the gate trigger current I GTa flowing through the resistor 12 made of polycrystalline silicon is a reactive current component that does not contribute to the trigger, but since the resistor 12 has a relatively large resistance value, the gate trigger current I GTa can be reduced. Further, the gate trigger current I GTb flows into the third semiconductor region p 2 below the fifth semiconductor region n 4 , so that it effectively acts on the trigger. Therefore, the gate trigger current I GT is relatively small, and a highly sensitive bidirectional thyristor can be provided.
次に、第1図〜第7図を参照して本発明の実施例に係わ
る双方向サイリスタ(トライイアツク)を説明する。但
し、第1図〜第5図において、第8図〜第14図と実質
的に同一の部分には同一の符号を付してその説明を省略
する。Next, a bidirectional thyristor (triac) according to an embodiment of the present invention will be described with reference to FIGS. However, in FIGS. 1 to 5, substantially the same parts as those in FIGS. 8 to 14 are designated by the same reference numerals, and the description thereof will be omitted.
第1図〜第5図に示す双方向サイリスタは、多結晶シリ
コン(ポリシリコン)から成る抵抗体12によつて第1
の主電極T1とゲート電極Gとを接続した点と、それに
伴つて第1の主電極T1とゲート電極Gの形状を一部変
形した点を除けば第12図〜第14図と実質的に同一に
構成されている。本実施例のn4領域(第5の半導体領
域)内には、第2図から明らかなようにp2領域の島状の
侵入部分8が設けられている。島状の侵入部分8は、第
1図から明らかなようにn4領域に形成された貫通孔11
にp2領域(第3の半導体領域)の一部を侵入させた部分
から成る。この島状侵入部分8はp2領域に不純物拡散で
n4領域を環状に形成することによつて得られる。なお、
島状侵入部分8はn4領域の一方の主面から他方の主面に
貫通するように形成されている。The bidirectional thyristor shown in FIG. 1 to FIG. 5 has a resistor 12 made of polycrystalline silicon (polysilicon).
12 to 14 except that the main electrode T 1 and the gate electrode G are connected to each other and the shapes of the first main electrode T 1 and the gate electrode G are partially changed accordingly. Are identically configured. In the n 4 region (fifth semiconductor region) of this embodiment, an island-shaped intrusion portion 8 of the p 2 region is provided as is clear from FIG. As shown in FIG. 1, the island-shaped penetration portion 8 has a through hole 11 formed in the n 4 region.
A part of the p 2 region (third semiconductor region) invaded. This island-shaped intrusion portion 8 is formed by impurity diffusion in the p 2 region.
It is obtained by forming the n 4 region in a ring shape. In addition,
The island-shaped penetration portion 8 is formed so as to penetrate from one main surface of the n 4 region to the other main surface.
半導体基体1の上面には熱酸化によつて形成されたシリ
コン酸化膜から成る絶縁膜3が設けられている。絶縁膜
3には第3図に示すように2つの開口部3a,3bが形
成され、n2領域及びp2領域は開口3aを通じて第1の主
電極T1に接触しており、n4領域及び島状侵入部分8は
開口3bを通じてゲート電極Gに接触している。n2領域
とn4領域との間に位置するp2領域の幅狭領域2の上方に
は絶縁膜3を介して抵抗体12が形成されている。抵抗
体12はポリシリコンから成り、周知のCVD法(Chem
ical Vapor Deposition)により形成される。本実施例
では、まず、半導体基体1の上面前体に絶縁膜3を形成
し、続いて、この絶縁膜3の上面全体にポリシリコン層
を形成する。ポリシリコン層を選択的にエツチングして
抵抗体12を残存させる。次に、同じくエツチングによ
つて絶縁膜3に開口3a、3bを設けた後、AI電極から
成る第1の主電極T1及びゲート電極Gを形成する。第
3図から明らかなように幅狭領域2の上方に形成された
絶縁膜3は平面的に見てn2領域及びn4領域の内側まで延
在している。抵抗領域12は第4図に示すように平面的
に見て幅狭領域2の一部に重なつて形成されている。第
1の主電極T1及びゲート電極Gは第1図及び第4図か
ら明らかなように抵抗体12の上方まで延在し、両電極
は低抗体12を介して電気的に接続されている。従つ
て、抵抗体12はゲートトリガ電流の比較的抵抗値の大
きい電流通路として作用する。An insulating film 3 made of a silicon oxide film formed by thermal oxidation is provided on the upper surface of the semiconductor substrate 1. Two openings 3a and 3b are formed in the insulating film 3 as shown in FIG. 3, and the n 2 region and the p 2 region are in contact with the first main electrode T 1 through the opening 3a, and the n 4 region The island-shaped intrusion portion 8 is in contact with the gate electrode G through the opening 3b. The resistor 12 is formed above the narrow region 2 of the p 2 region located between the n 2 region and the n 4 region with the insulating film 3 interposed therebetween. The resistor 12 is made of polysilicon and is well known in the CVD method (Chem.
ical vapor deposition). In this embodiment, first, the insulating film 3 is formed on the front surface of the upper surface of the semiconductor substrate 1, and then the polysilicon layer is formed on the entire upper surface of the insulating film 3. The polysilicon layer is selectively etched so that the resistor 12 remains. Next, after the openings 3a and 3b are provided in the insulating film 3 by etching, the first main electrode T 1 and the gate electrode G, which are AI electrodes, are formed. As is apparent from FIG. 3, the insulating film 3 formed above the narrow region 2 extends to the inside of the n 2 region and the n 4 region in plan view. As shown in FIG. 4, the resistance region 12 is formed so as to overlap a part of the narrow region 2 in plan view. As is apparent from FIGS. 1 and 4, the first main electrode T 1 and the gate electrode G extend above the resistor 12, and both electrodes are electrically connected via the low antibody 12. . Therefore, the resistor 12 acts as a current path having a relatively large resistance value of the gate trigger current.
本実施例の双方向サイリスタは以下のような効果を有す
る。The bidirectional thyristor of this embodiment has the following effects.
(1) 抵抗体12にゲートトリガ電流IGTが分割して流
れるため、島状侵入部分8を含むp2領域を流れるゲート
トリガ電流IGTb(有効電流成分)の温度依存性を小さ
くでき、結果としてゲートトリガ電流IGTの温度依存性
を小さくできる。即ち、第1の主電極T1とゲート電極
Gとは抵抗体12を介して電気的に接続されている。こ
のため、ゲートトリガ電流IGTは島状侵入部分8を含む
矢印9で示す通路と、低抗体12を通る矢印7で示す通
路とに分割して流れる。ここで、ポリシリコンから成る
低抗体12は第7図に示すように、双方向サイリスタが
通常使用される温度領域においては温度上昇に伴つて抵
抗値が減少する負の温度係数を有し、第6図の半導体と
は逆の温度係数となつている。従つて、自己発熱温度の
増大や雰囲気温度の上昇により双方向サイリスタの温度
が上昇すると、矢印9で示す通路を流れるゲートトリガ
電極IGTbは減少し、矢印7で示す通路を流れるゲート
トリガ電流IGTaは増加する。また、抵抗体12の抵抗
値はそのシート抵抗及び形状(幅、長さ、層厚等)を変
えることにより任意に設定できる。従つて、抵抗体12
の抵抗値をゲートトリガ電流IGTbの温度依存性を有効
に補償できる抵抗値に設定することにより、ゲートトリ
ガ電流IGTbの温度依存性をゲートトリガ電流IGTaによ
つて補償できる。なお、ポリシリコンから成る抵抗体1
2のシート抵抗はイオン注入量と注入後の熱処理の条件
によつて任意に設定できる。(1) Since the gate trigger current I GT flows in a divided manner in the resistor 12, the temperature dependence of the gate trigger current I GTb (active current component) flowing in the p 2 region including the island-shaped intrusion portion 8 can be reduced, resulting in As a result, the temperature dependence of the gate trigger current I GT can be reduced. That is, the first main electrode T 1 and the gate electrode G are electrically connected via the resistor 12. Therefore, the gate trigger current I GT splits into a passage indicated by the arrow 9 including the island-shaped intrusion portion 8 and a passage indicated by the arrow 7 passing through the low antibody 12. Here, as shown in FIG. 7, the low antibody 12 made of polysilicon has a negative temperature coefficient in which the resistance value decreases as the temperature rises in the temperature range where the bidirectional thyristor is normally used. The temperature coefficient is opposite to that of the semiconductor shown in FIG. Therefore, when the temperature of the bidirectional thyristor rises due to the increase of the self-heating temperature and the rise of the ambient temperature, the gate trigger electrode I GTb flowing through the passage shown by the arrow 9 decreases and the gate trigger current I GT flowing through the passage shown by the arrow 7 decreases. GTa will increase. Further, the resistance value of the resistor 12 can be arbitrarily set by changing its sheet resistance and shape (width, length, layer thickness, etc.). Therefore, the resistor 12
The temperature dependence of the gate trigger current I GTb can be compensated for by the gate trigger current I GTa by setting the resistance value of 1 to a resistance value that can effectively compensate the temperature dependence of the gate trigger current I GTb . The resistor 1 made of polysilicon is used.
The sheet resistance of 2 can be arbitrarily set according to the amount of ion implantation and the condition of heat treatment after implantation.
(2) ポリシリコンから成る抵抗体12は任意の抵抗値
に設定できるためゲートトリガ電流IGTの小さい高感度
の双方向サイリスタを実現できる。即ち、抵抗体12を
流れるゲートトリガ電流IGTaはトリガーに寄与しない
無効電流成分である。しかし、抵抗体12を比較的大き
な抵抗値にすることができるため、無効電流成分を第8
図〜第11図の双方向サイリスタに比べて十分に小さく
することができる。また、矢印9で示す通路を流れるゲ
ートトリガ電流IGTbは全てトリガーに寄与する有効電
流成分となる。従つて、第12図〜第14図の双方向サ
イリスタに比べると無効電流成分だけゲートトリガ電流
が増大するが実用上問題となるレベルではなく、第8図
〜第11図の双方向サイリスタに比べて十分にゲートト
リガ電流IGTが小さい高感度の双方向サイリスタを提供
することができる。(2) Since the resistor 12 made of polysilicon can be set to any resistance value, a highly sensitive bidirectional thyristor with a small gate trigger current I GT can be realized. That is, the gate trigger current I GTa flowing through the resistor 12 is a reactive current component that does not contribute to the trigger. However, since the resistor 12 can have a relatively large resistance value, the reactive current component is
It can be made sufficiently smaller than that of the bidirectional thyristor shown in FIGS. Further, the gate trigger current I GTb flowing through the passage indicated by the arrow 9 is all an effective current component contributing to the trigger. Therefore, as compared with the bidirectional thyristors shown in FIGS. 12 to 14, the gate trigger current increases by the reactive current component, but this is not a level that poses a practical problem, and it is better than the bidirectional thyristors shown in FIGS. 8 to 11. It is possible to provide a highly sensitive bidirectional thyristor having a sufficiently small gate trigger current I GT .
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible, for example.
(1) 本発明によればゲート電極Gが負の第2、第3の
モードだけでなく、ゲート電極Gが正の第1、第4のモ
ードにおけるゲートトリガ電流の温度依存性も改善され
る。従つて、n2領域や第1の主電極T1の形状を工夫し
てゲート電極Gが正のモードのIGTを改善した双方向サ
イリスタに組合せれば更に有効である。ゲート電極Gが
正のモードのIGTを改善するために、例えば、第15図
のようにn2領域の突出部13を破線で示す第1の主電極
T1の縁部に沿つて延在させてn4領域の左側方に環状のn
2領域を形成することができる。(1) According to the present invention, the temperature dependency of the gate trigger current is improved not only in the second and third modes in which the gate electrode G is negative, but also in the first and fourth modes in which the gate electrode G is positive. . Therefore, it is more effective if the gate electrode G is combined with a bidirectional thyristor having improved positive mode I GT by devising the shapes of the n 2 region and the first main electrode T 1 . In order for the gate electrode G to improve the positive mode I GT , for example, as shown in FIG. 15, the protrusion 13 in the n 2 region is extended along the edge of the first main electrode T 1 indicated by the broken line. Let n 4 be a ring n on the left side of the area
Two regions can be formed.
(2) 第16図及び第17図に示すようにn4領域に切込
み状侵入部8aを設けてもよい。このとき、p2領域の切
込み状侵入部8aの大部分は絶縁膜3で覆い、切込み状
侵入部8aの奥部のみをゲート電極Gに接触させる。こ
の場合、ゲートトリガ電流は抵抗体12を通る第1の通
路と、切込み状侵入部8aとp2領域の幅狭部2の表面と
から成る第2の通路と、n4領域の下方のp2領域を通る第
3の通路とに分割して流れる。この第16図及び第17
図の双方向サイリスタでは第1及び第2の通路に流れる
ゲートトリガ電流はトリガーに寄与しない無効電流成分
となる。しかしながら、第2の通路は切込み状侵入部8
aが形成され通路長が長くなつているので、半導体基体
に流れる電流の多くは主として第3の通路を流れる。ま
た、第2の通路の抵抗は第1の通路の抵抗よりも大きく
なるようにその通路長が設定されている。従つて、無効
電流成分が大きく増加することはない。しかしながら、
p2領域を流れるゲートトリガ電流が全てn2領域の下部の
p2領域を流れる有効電流成分となり、高感度化が高水準
で達成できる点では実施例の構造の方が望ましい。(2) As shown in FIGS. 16 and 17, a cut-in intrusion 8a may be provided in the n 4 region. At this time, most of the cut-in penetration portion 8a in the p 2 region is covered with the insulating film 3, and only the inner portion of the cut-in penetration portion 8a is brought into contact with the gate electrode G. In this case, the gate trigger current passes through the resistor 12 in the first passage, the second passage formed by the notch-like intrusion portion 8a and the surface of the narrow portion 2 in the p 2 region, and the p passage below the n 4 region. It flows dividedly into a third passage that passes through two regions. This FIG. 16 and FIG.
In the bidirectional thyristor shown, the gate trigger current flowing through the first and second passages becomes a reactive current component that does not contribute to the trigger. However, the second passage has a notch-like penetration 8
Since a is formed and the passage length is long, most of the current flowing through the semiconductor substrate mainly flows through the third passage. Further, the passage length is set such that the resistance of the second passage is larger than the resistance of the first passage. Therefore, the reactive current component does not increase significantly. However,
All gate trigger currents flowing in the p 2 region are below the n 2 region.
The structure of the embodiment is more preferable because it becomes an effective current component flowing in the p 2 region and high sensitivity can be achieved at a high level.
(3) ポリシリコンのシート抵抗は上記のようにシート
抵抗を任意に設定できるから抵抗体12の形状を種々変
形できる。例えば、抵抗体12の幅(幅狭領域2が延在
する方向の長さ)を増大してもよい。しかしながら、突
出部13の端部近傍は第3図に示すようにゲートトリガ
電流IGTbの主たる電流通路となるため、この上方に抵
抗体12を形成するのには望ましくないと考えられる。
従つて、抵抗体12は平面的に見て突出部13よりも外
側に延在しないように幅狭領域12の上方に形成するこ
とが望ましい。(3) Since the sheet resistance of polysilicon can be arbitrarily set as described above, the shape of the resistor 12 can be variously modified. For example, the width of the resistor 12 (the length in the direction in which the narrow region 2 extends) may be increased. However, as shown in FIG. 3, the vicinity of the end of the protrusion 13 serves as a main current path for the gate trigger current I GTb , and it is considered undesirable to form the resistor 12 above this.
Therefore, it is desirable that the resistor 12 is formed above the narrow region 12 so as not to extend outside the protrusion 13 in plan view.
(4) p2領域及びp3領域の表面の一部にチヤンネルスト
ツパやフイールドプレートを形成してもよい。(4) A channel stopper or a field plate may be formed on a part of the surface of the p 2 region and the p 3 region.
(5) n4(ゲート領域)がp2領域の角近傍以外に形成さ
れたタイプの双方向サイリスタ(サイドゲート型双方向
サイリスタやセンターゲート型双方向サイリスタ)にも
有効である。(5) It is also effective for a bidirectional thyristor (side gate type bidirectional thyristor or center gate type bidirectional thyristor) of a type in which n 4 (gate region) is formed in a region other than near the corner of the p 2 region.
(6) 第1の主電極T1やゲート電極Gをポリシリコンで
形成することができる。(6) The first main electrode T 1 and the gate electrode G can be formed of polysilicon.
以上のように、本発明によればゲートトリガ電流の温度
依存性が小さく、かつ高感度化が比較的高水準に達成さ
れた双方向サイリスタを提供することができる。As described above, according to the present invention, it is possible to provide a bidirectional thyristor in which the temperature dependence of the gate trigger current is small and the sensitivity is relatively high.
第1図は本発明の一実施例に係わる双方向サイリスタを
第2図、第3図及び第5図のI−I線に相当する部分で
切断して示す断面図、 第2図は実施例のサイリスタの半導体基体の表面を示す
平面図、 第3図は抵抗体及び電極を設ける前の状態を示す平面
図、 第4図はゲート電極及びその近傍を示す平面図、 第5図は第1図のV−V線断面図、 第6図はシリコンの温度と抵抗率との関係を示す温度特
性図、 第7図はポリシリコンの温度とシート抵抗との関係を示
す温度特性図、 第8図は従来の双方向サイリスタを示すものであつて、
第9図、第10図及び第11図のVIII−VIII線に相当す
る部分の断面図、 第9図は第8図の双方向サイリスタの半導体基体の表面
を示す平面図、 第10図は第8図の双方向サイリスタの平面図、 第11図は第8図のXI−XI線に相当する部分の断面図、 第12図は従来の別の双方向サイリスタを示す平面図、 第13図は第12図及び第14図のXIII−XIII線に相当
する部分の断面図、 第14図は第13図のXIV−XIVに相当する部分の断面
図、 第15図は本発明の変形例の双方向サイリスタの半導体
基体の表面を示す平面図、 第16図は本発明の別の変形例の双方向サイリスタのn4
領域及びこの近傍の半導体基体の表面を示す平面図、 第17図は第16図の双方向サイリスタのゲート電極及
びその近傍を示す平面図である。 8……島状侵入部分、12……抵抗体、T1……第1の
主電極、T2……第2の主電極、G……ゲート電極、n1
……第1の半導体領域、p1……第2の半導体領域、p2…
…第3の半導体領域、n2……第4の半導体領域、n4……
第5の半導体領域、n3……第6の半導体領域。FIG. 1 is a sectional view showing a bidirectional thyristor according to an embodiment of the present invention by cutting along the line corresponding to the line II in FIGS. 2, 3, and 5, and FIG. 2 is an embodiment. 3 is a plan view showing a surface of a semiconductor substrate of the thyristor, FIG. 3 is a plan view showing a state before a resistor and an electrode are provided, FIG. 4 is a plan view showing a gate electrode and its vicinity, and FIG. FIG. 6 is a temperature characteristic diagram showing the relationship between the temperature of silicon and the resistivity, FIG. 7 is a temperature characteristic diagram showing the relationship between the temperature of polysilicon and the sheet resistance, and FIG. The figure shows a conventional bidirectional thyristor.
9, 10, and 11 are sectional views of a portion corresponding to the line VIII-VIII, FIG. 9 is a plan view showing the surface of the semiconductor substrate of the bidirectional thyristor of FIG. 8, and FIG. 8 is a plan view of the bidirectional thyristor, FIG. 11 is a sectional view of a portion corresponding to the line XI-XI in FIG. 8, FIG. 12 is a plan view showing another conventional bidirectional thyristor, and FIG. 12 and 14 are sectional views of a portion corresponding to line XIII-XIII, FIG. 14 is a sectional view of a portion corresponding to XIV-XIV of FIG. 13, and FIG. 15 is both a modification of the present invention. FIG. 16 is a plan view showing the surface of the semiconductor substrate of the bidirectional thyristor, and FIG. 16 shows a bidirectional thyristor n 4 according to another modification of the present invention.
FIG. 17 is a plan view showing the region and the surface of the semiconductor substrate in the vicinity thereof, and FIG. 17 is a plan view showing the gate electrode of the bidirectional thyristor of FIG. 16 and the vicinity thereof. 8 ...... islands penetration portion, 12 ...... resistors, T 1 ...... first main electrode, T 2 ...... the second main electrode, G ...... gate electrode, n 1
...... First semiconductor region, p 1・ ・ ・ Second semiconductor region, p 2・ ・ ・
… Third semiconductor region, n 2 …… Fourth semiconductor region, n 4 ……
Fifth semiconductor region, n 3 ... Sixth semiconductor region.
Claims (1)
記第1の半導体領域(n1)の一方の側に隣接する第2導電
型の第2の半導体領域(p1)と、前記第1の半導体領域(n
1)の他方の側に隣接する第2導電型の第3の半導体領域
(p2)とを有する半導体基体(1)を備えており、前記第3
の半導体領域(p2)には前記半導体基体(1)の表面に露出
する部分を有して前記第3の半導体領域(p2)に隣接され
ている第1導電型の第4及び第5の半導体領域(n2)(n4)
が形成されており、前記第2の半導体領域(p1)には前記
半導体基体(1)の表面に露出する部分を有して前記第2
の半導体領域(p1)に隣接されている第1導電型の第6の
半導体領域(n3)が形成されており、前記第6の半導体領
域(n3)は平面的に見たときに前記第5の半導体領域(n4)
に重なる部分を有し、前記第3及び第4の半導体領域(p
2)(n2)の表面は第1の主電極(T1)に接しており、前記
第3及び第5の半導体領域(p2)(n4)の表面はゲート電極
(G)に接しており、前記第2及び第6の半導体領域(p1)
(n3)の表面は第2の主電極(T2)に接してなる双方向サ
イリスタにおいて、 前記第3の半導体領域(p2)が前記第5の半導体領域(n4)
の一方の主面から他方の主面に貫通するように前記第5
の半導体領域(n4)に侵入している島状又は切込み状の侵
入部分(8又は8a)を有し、 前記侵入部分(8又は8a)は前記半導体基体(1)の表面
に露出しており、 前記ゲート電極(G)が前記第3の半導体領域(p2)に対し
て前記侵入部分(8又は8a)で接触しており、 前記第1の主電極(T1)と前記ゲート電極(G)とが負の
温度係数を有する多結晶シリコンから成る低抗体(12)を
介して接続されていることを特長とする双方向サイリス
タ。1. A first semiconductor region of a first conductivity type (n 1), second semiconductor region (p of one second conductivity type adjacent to the side of said first semiconductor region (n 1) 1 ) and the first semiconductor region (n
1 ) A third semiconductor region of the second conductivity type adjacent to the other side
(p 2 ) and a semiconductor substrate (1) having
Fourth and fifth in the semiconductor region (p 2) of the semiconductor body first conductivity type which is adjacent to the have a portion exposed to the surface of (1) third semiconductor region (p 2) Semiconductor region (n 2 ) (n 4 )
Is formed, and the second semiconductor region (p 1 ) has a portion exposed on the surface of the semiconductor substrate (1).
Semiconductor region (p 1) of the first conductivity type which is adjacent to the sixth semiconductor region (n 3) are formed, the semiconductor region (n 3) of the sixth when viewed in a plan view The fifth semiconductor region (n 4 )
Has a portion overlapping with the third and fourth semiconductor regions (p
The surface of 2 ) (n 2 ) is in contact with the first main electrode (T 1 ), and the surfaces of the third and fifth semiconductor regions (p 2 ) (n 4 ) are gate electrodes.
Is in contact with (G), and the second and sixth semiconductor regions (p 1 )
In the bidirectional thyristor in which the surface of (n 3 ) is in contact with the second main electrode (T 2 ), the third semiconductor region (p 2 ) is the fifth semiconductor region (n 4 ).
The fifth part is formed so as to penetrate from one main surface to the other main surface.
Has an island-like or notch-like intrusion part (8 or 8a) penetrating into the semiconductor region (n 4 ) of the above, and the intrusion part (8 or 8a) is exposed on the surface of the semiconductor substrate (1). The gate electrode (G) is in contact with the third semiconductor region (p 2 ) at the penetrating portion (8 or 8a), and the first main electrode (T 1 ) and the gate electrode A bidirectional thyristor characterized by being connected to (G) via a low antibody (12) made of polycrystalline silicon having a negative temperature coefficient.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63263532A JPH0614545B2 (en) | 1988-10-18 | 1988-10-18 | Bidirectional thyristor |
| US07/370,385 US4994885A (en) | 1988-07-01 | 1989-06-22 | Bidirectional triode thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63263532A JPH0614545B2 (en) | 1988-10-18 | 1988-10-18 | Bidirectional thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02109368A JPH02109368A (en) | 1990-04-23 |
| JPH0614545B2 true JPH0614545B2 (en) | 1994-02-23 |
Family
ID=17390845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63263532A Expired - Fee Related JPH0614545B2 (en) | 1988-07-01 | 1988-10-18 | Bidirectional thyristor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614545B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009245987A (en) * | 2008-03-28 | 2009-10-22 | Sanken Electric Co Ltd | Thyristor |
-
1988
- 1988-10-18 JP JP63263532A patent/JPH0614545B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009245987A (en) * | 2008-03-28 | 2009-10-22 | Sanken Electric Co Ltd | Thyristor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02109368A (en) | 1990-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3911566B2 (en) | MOS type semiconductor device | |
| JPH0358187B2 (en) | ||
| US4686551A (en) | MOS transistor | |
| JPH0758784B2 (en) | Lateral insulated gate bipolar transistor with improved latch-up prevention performance | |
| US5032880A (en) | Semiconductor device having an interposing layer between an electrode and a connection electrode | |
| JPH073854B2 (en) | Composite semiconductor device | |
| JP2585505B2 (en) | Conduction modulation type MOSFET | |
| US4994885A (en) | Bidirectional triode thyristor | |
| US4550332A (en) | Gate controlled semiconductor device | |
| JPH0614545B2 (en) | Bidirectional thyristor | |
| US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
| JPS6159535B2 (en) | ||
| JP2005347771A (en) | MOS type semiconductor device | |
| JPH0671080B2 (en) | Bidirectional thyristor | |
| JPH07120789B2 (en) | Bidirectional thyristor | |
| JPH042169A (en) | Horizontal type conductivity modulation semiconductor device | |
| JP2550700B2 (en) | Switching element | |
| JP2881907B2 (en) | Power semiconductor device | |
| JP2916158B2 (en) | Conduction modulation type MOSFET | |
| GB2181890A (en) | Semiconductor power device | |
| JPH0324071B2 (en) | ||
| JP2024087967A (en) | Semiconductor Device | |
| KR100486350B1 (en) | Est & method of manufacturing thereof | |
| JPH0680822B2 (en) | Bidirectional thyristor | |
| JP2876832B2 (en) | Semiconductor device having MISFET controlled thyristor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |