JPH0614545B2 - 双方向サイリスタ - Google Patents
双方向サイリスタInfo
- Publication number
- JPH0614545B2 JPH0614545B2 JP63263532A JP26353288A JPH0614545B2 JP H0614545 B2 JPH0614545 B2 JP H0614545B2 JP 63263532 A JP63263532 A JP 63263532A JP 26353288 A JP26353288 A JP 26353288A JP H0614545 B2 JPH0614545 B2 JP H0614545B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- semiconductor
- gate
- bidirectional thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/80—Bidirectional devices, e.g. triacs
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一般にトライアツクと呼ばれている双方向サイ
リスタに関し、更に詳細には高感度化及び温度特性がと
もに高水準に達成されている双方向サイリスタに関す
る。
リスタに関し、更に詳細には高感度化及び温度特性がと
もに高水準に達成されている双方向サイリスタに関す
る。
双方向サイリスタ（双方向逆阻止３端子サイリスタ）即
ちトライアツクは交流電流の制御を行うスイツチとして
モーター制御回路等の電子回路に広く使用されている。
第８図〜第１１図に示す従来の双方向サイリスタは、第
１導電型（ｎ型）の第１の半導体領域n1（以下、単にn1
領域と呼ぶ）と、このn1の一方の側（下側）に接してい
る第２導で型（ｐ型）の第２半導体領域p1（以下、単に
p1領域と呼ぶ）と、n1領域の他方の側（上側）に接して
いる第２導電型（ｐ型）の第３の半導体領域p2（以下、
単にp2領域と呼ぶ）とから成るシリコン半導体基体１を
備えている。なお、n1領域は出発母材であるｎ型シリコ
ン半導体基板から成る。p1領域及びp2領域は共に不純物
拡散によつて形成され、基体１の上面側に配設さている
p2領域はn1領域によつて囲まれている。p2領域の中には
表面が露出するように第１導電型（ｎ型）の第４と半導
体領域n2（以下、単にn2領域と呼ぶ）と第５の半導体領
域n4（以下、単にn4領域と呼ぶ）が不純物拡散で形成さ
れている。p1領域の中には第１の導電型（ｎ型）の第６
の半導体領域n3（以下、単にn3領域と呼ぶ）が不純物拡
散で形成されている。半導体基体１の側面領域には第２
導電型（ｐ型）の第７の半導体領域p3（以下、単にp3領
域と呼ぶ）が不純物拡散によつて形成されている。この
p3領域は素子分離前の半導体ウエハの状態における上面
及び下面からの不純物拡散によつてp1領域に連続するよ
うに形成されたものである。
ちトライアツクは交流電流の制御を行うスイツチとして
モーター制御回路等の電子回路に広く使用されている。
第８図〜第１１図に示す従来の双方向サイリスタは、第
１導電型（ｎ型）の第１の半導体領域n1（以下、単にn1
領域と呼ぶ）と、このn1の一方の側（下側）に接してい
る第２導で型（ｐ型）の第２半導体領域p1（以下、単に
p1領域と呼ぶ）と、n1領域の他方の側（上側）に接して
いる第２導電型（ｐ型）の第３の半導体領域p2（以下、
単にp2領域と呼ぶ）とから成るシリコン半導体基体１を
備えている。なお、n1領域は出発母材であるｎ型シリコ
ン半導体基板から成る。p1領域及びp2領域は共に不純物
拡散によつて形成され、基体１の上面側に配設さている
p2領域はn1領域によつて囲まれている。p2領域の中には
表面が露出するように第１導電型（ｎ型）の第４と半導
体領域n2（以下、単にn2領域と呼ぶ）と第５の半導体領
域n4（以下、単にn4領域と呼ぶ）が不純物拡散で形成さ
れている。p1領域の中には第１の導電型（ｎ型）の第６
の半導体領域n3（以下、単にn3領域と呼ぶ）が不純物拡
散で形成されている。半導体基体１の側面領域には第２
導電型（ｐ型）の第７の半導体領域p3（以下、単にp3領
域と呼ぶ）が不純物拡散によつて形成されている。この
p3領域は素子分離前の半導体ウエハの状態における上面
及び下面からの不純物拡散によつてp1領域に連続するよ
うに形成されたものである。
第９図から明らかなようにn1領域及びp2領域の平面形状
は略四角形となつている。第８図〜第１１図の双方向サ
イリスタではn4領域がp2領域の１つの角に近接配置され
たコーナーゲート構造の双方向サイリスタとなつてい
る。なお、n2領域とn4領域との間にp2領域の幅狭領域２
が生じるようにn2領域及びn4領域のパターンが決定され
ている。
は略四角形となつている。第８図〜第１１図の双方向サ
イリスタではn4領域がp2領域の１つの角に近接配置され
たコーナーゲート構造の双方向サイリスタとなつてい
る。なお、n2領域とn4領域との間にp2領域の幅狭領域２
が生じるようにn2領域及びn4領域のパターンが決定され
ている。
n3領域は第１１図から明らかなようにp1領域の一部に形
成され、且つ平面的に見たときにn4領域と重なる部分を
有するように配設されている。
成され、且つ平面的に見たときにn4領域と重なる部分を
有するように配設されている。
真空蒸着で形成されたアルミニウム電極から成る第１の
主電極Ｔ1は第８図及び第１０図から明らかなように、p
2領域及びn2領域の大部分に接するように配設されてい
る。真空蒸着法等で形成されたＴｉ（チタン）−Ｎｉ
（ニツケル）電極から成る第２の主電極Ｔ2はp1領域とn
3領域に接するように配設されている。真空蒸着によつ
て形成されたアルミニウム電極から成るゲート電極Ｇは
n4領域の大部分とp2領域の一部とに接するように配設さ
れている。第１の主電極Ｔ1とゲート電極ＧとはSiO2系
の絶縁膜３の開口を介して各領域に接している。なお、
第１の主電極Ｔ1はp2領域とn2領域との一部を短絡させ
るように形成され、またゲート電極Ｇはn4領域とp2領域
との一部を短絡させるように形成されている。
主電極Ｔ1は第８図及び第１０図から明らかなように、p
2領域及びn2領域の大部分に接するように配設されてい
る。真空蒸着法等で形成されたＴｉ（チタン）−Ｎｉ
（ニツケル）電極から成る第２の主電極Ｔ2はp1領域とn
3領域に接するように配設されている。真空蒸着によつ
て形成されたアルミニウム電極から成るゲート電極Ｇは
n4領域の大部分とp2領域の一部とに接するように配設さ
れている。第１の主電極Ｔ1とゲート電極ＧとはSiO2系
の絶縁膜３の開口を介して各領域に接している。なお、
第１の主電極Ｔ1はp2領域とn2領域との一部を短絡させ
るように形成され、またゲート電極Ｇはn4領域とp2領域
との一部を短絡させるように形成されている。
双方向サイリスタは第１の主電極Ｔ1と第２の主電極Ｔ2
の正負の極性の変化及びゲート電極Ｇの第１の主電極Ｔ
1に対する電圧、即ち、ゲート電圧ＶGの正負の極性の変
化に無関係にスイツチング動作させることができる。第
１の主電極Ｔ1に対する第２の主電極Ｔ2の電位が正であ
り、第１の主電極Ｔ1に対するゲート電極Ｇの電位が正
である第１のモードにおいては、第８図に示すp1領域と
n1領域とp2領域とn2領域とから成る第１のサイリスタ部
４が導通する。
の正負の極性の変化及びゲート電極Ｇの第１の主電極Ｔ
1に対する電圧、即ち、ゲート電圧ＶGの正負の極性の変
化に無関係にスイツチング動作させることができる。第
１の主電極Ｔ1に対する第２の主電極Ｔ2の電位が正であ
り、第１の主電極Ｔ1に対するゲート電極Ｇの電位が正
である第１のモードにおいては、第８図に示すp1領域と
n1領域とp2領域とn2領域とから成る第１のサイリスタ部
４が導通する。
第１の主電極Ｔ１に対する第２の主電極Ｔ2の電位で正
であり、第１の主電極Ｔ1に対するゲート電極Ｇの電位
が負である第２のモードにおいては、第１のモードと同
様に第１のサイリスタ部４が導通する。
であり、第１の主電極Ｔ1に対するゲート電極Ｇの電位
が負である第２のモードにおいては、第１のモードと同
様に第１のサイリスタ部４が導通する。
第１の主電極Ｔ1に対する第２の主電極Ｔ2の電位が負で
あり、第１の主電極Ｔ1に対するゲート電極Ｇの電位が
負である第３のモードにおいては、n3領域とp1領域とn1
領域とp2領域とから成る第２のサイリスタ部５が導通す
る。
あり、第１の主電極Ｔ1に対するゲート電極Ｇの電位が
負である第３のモードにおいては、n3領域とp1領域とn1
領域とp2領域とから成る第２のサイリスタ部５が導通す
る。
第１の主電極Ｔ1に対する第２の主電極Ｔ2の電位が負で
あり、第１の主電極Ｔ1に対するゲート電極Ｇの電位が
正である第４のモードにおいては、第３のモードと同様
に第２のサイリスタ部５が導通する。
あり、第１の主電極Ｔ1に対するゲート電極Ｇの電位が
正である第４のモードにおいては、第３のモードと同様
に第２のサイリスタ部５が導通する。
なお、第８図から明らかなように、第１及び第２のサイ
リスタ部４、５は逆並列接続した２つのサイリスタに等
価である。第８図の右側におけるn4領域とp2領域とn1領
域とp1領域とn3領域とから成る部分６は、第１及び第２
のサイリスタ部４、５を導通させるために利用される部
分である。
リスタ部４、５は逆並列接続した２つのサイリスタに等
価である。第８図の右側におけるn4領域とp2領域とn1領
域とp1領域とn3領域とから成る部分６は、第１及び第２
のサイリスタ部４、５を導通させるために利用される部
分である。
ところで、双方向サイリスタにおいては高感度化、即ち
いかに小さいゲートトリガ電流ＩGTによつて第１のサイ
リスタ部４又は第２のサイリスタ部５を導通させるかが
重要な課題の１つである。しかし、第８図〜第１１図に
示す従来の双方向サイリスタでは、このゲートトリガ電
流ＩGTがあまり小さくならず、高感度化が難しかつた。
即ち、ゲートトリガ電流ＩGTは第１のサイリスタ部４又
は第２のサイリスタ部５の導通、つまりトリガーに寄与
する有効電流成分ＩＧＴａと、トリガーに寄与しない無
効電流成分ＩＧＴｂから成り、上記２つの電流成分の和
として表わされる。従つて、高感度化するためにはトリ
ガーに寄与しない無効電流成分ＩGTbを減少させる必要
がある。例えば、第２のモード及び第３のモードにおけ
る第１のサイリスタ部４及び第２のサイリスタ部５の導
通はn1領域とn4領域に挟まれたp2領域の抵抗（ベース抵
抗）ＲＰＢとそこを流れる電流との積がp2領域とn4領域
とに基づくｐｎ接合の拡散電位を越えることにより、n4
領域からp2領域さらにn1領域に電子が注入されることに
よつて始まる。従つて、第８図〜第１１図の構造サイリ
スタでは、n4領域の下方側のp2領域を流れるゲートトリ
ガ電流ＩGTが有効電流成分ＩGTaとなりゲート電極Ｇとp
2領域との接続部分Ａと、第１の主電極Ｔ1とp2領域との
接続部分Ｂとの間のp2領域から成る矢印７で示す電流通
路に流れるゲート電流ＩGTは上記のトリガーに寄与しな
い無効電流成分ＩGTbとなる。従つてこの通路の短絡抵
抗値Ｒ1を大きくして無効電流成分ＩGTを減少させるこ
とが望ましい。しかし第８図〜第１１図の構造の双方向
サイリスタではn2領域とn4領域とを電気的に分離しつつ
矢印７で示すゲート電流通路の抵抗値を大きくすること
は困難であつた。
いかに小さいゲートトリガ電流ＩGTによつて第１のサイ
リスタ部４又は第２のサイリスタ部５を導通させるかが
重要な課題の１つである。しかし、第８図〜第１１図に
示す従来の双方向サイリスタでは、このゲートトリガ電
流ＩGTがあまり小さくならず、高感度化が難しかつた。
即ち、ゲートトリガ電流ＩGTは第１のサイリスタ部４又
は第２のサイリスタ部５の導通、つまりトリガーに寄与
する有効電流成分ＩＧＴａと、トリガーに寄与しない無
効電流成分ＩＧＴｂから成り、上記２つの電流成分の和
として表わされる。従つて、高感度化するためにはトリ
ガーに寄与しない無効電流成分ＩGTbを減少させる必要
がある。例えば、第２のモード及び第３のモードにおけ
る第１のサイリスタ部４及び第２のサイリスタ部５の導
通はn1領域とn4領域に挟まれたp2領域の抵抗（ベース抵
抗）ＲＰＢとそこを流れる電流との積がp2領域とn4領域
とに基づくｐｎ接合の拡散電位を越えることにより、n4
領域からp2領域さらにn1領域に電子が注入されることに
よつて始まる。従つて、第８図〜第１１図の構造サイリ
スタでは、n4領域の下方側のp2領域を流れるゲートトリ
ガ電流ＩGTが有効電流成分ＩGTaとなりゲート電極Ｇとp
2領域との接続部分Ａと、第１の主電極Ｔ1とp2領域との
接続部分Ｂとの間のp2領域から成る矢印７で示す電流通
路に流れるゲート電流ＩGTは上記のトリガーに寄与しな
い無効電流成分ＩGTbとなる。従つてこの通路の短絡抵
抗値Ｒ1を大きくして無効電流成分ＩGTを減少させるこ
とが望ましい。しかし第８図〜第１１図の構造の双方向
サイリスタではn2領域とn4領域とを電気的に分離しつつ
矢印７で示すゲート電流通路の抵抗値を大きくすること
は困難であつた。
この問題を解決するために、第１２図〜第１４図に示す
ように、n4領域の中にp2領域を島状に残存させ、この島
状部分８にゲート電極Ｇを接続させた構造の双方向サイ
リスタが考えられている。第１３図では厚さ方向が著し
く拡大されているため、n4領域が厚く示されているが、
n4領域の横方向長さに比較してこの厚さは著しく小さい
ので、矢印９で示すゲート電流通路の一端から他端まで
の抵抗値はn4領域の下側のp2領域の横方向の抵抗値でほ
とんど決まる。n4領域の下のp2領域の不純物濃度はp2領
域の表面の不純物濃度よりも著しく低い。例えば、p2領
域の表面部分の不純物濃度は１０17〜１０18cm-3オーダ
ーであり、n4領域の下方部分の不純物濃度は１０15〜１
０16cm-3オーダーに設計される。第１２図及び第１３髄
の構造にすると、島状のp2領域を含む矢印９で示す通路
のみがゲートトリガ電流ＩGTの電流通路となる。このた
め、ゲートトリガ電流ＩGTは全て有効電流成分ＩGTaと
なり、無効電流成分ＩGTbはほとんどなくなる。従つ
て、第８図〜第１１図の構造よりも、ゲートトリガ電流
ＩGTの減少が可能となる。しかし、p2領域のうちn4領域
の下方部分では不純物濃度が小さいために、この部分の
抵抗の温度依存性（温度変化による抵抗率変化）が大き
くなる。これは、半導体の不純物濃度と抵抗率との関係
を示す第６図から明らかである。結果として、ゲートト
リガ電流ＩGTの温度依存性（温度変化による電流値の変
化率）が大きくなり、ターンオン特性の温度特性が良好
に得られなくなる。
ように、n4領域の中にp2領域を島状に残存させ、この島
状部分８にゲート電極Ｇを接続させた構造の双方向サイ
リスタが考えられている。第１３図では厚さ方向が著し
く拡大されているため、n4領域が厚く示されているが、
n4領域の横方向長さに比較してこの厚さは著しく小さい
ので、矢印９で示すゲート電流通路の一端から他端まで
の抵抗値はn4領域の下側のp2領域の横方向の抵抗値でほ
とんど決まる。n4領域の下のp2領域の不純物濃度はp2領
域の表面の不純物濃度よりも著しく低い。例えば、p2領
域の表面部分の不純物濃度は１０17〜１０18cm-3オーダ
ーであり、n4領域の下方部分の不純物濃度は１０15〜１
０16cm-3オーダーに設計される。第１２図及び第１３髄
の構造にすると、島状のp2領域を含む矢印９で示す通路
のみがゲートトリガ電流ＩGTの電流通路となる。このた
め、ゲートトリガ電流ＩGTは全て有効電流成分ＩGTaと
なり、無効電流成分ＩGTbはほとんどなくなる。従つ
て、第８図〜第１１図の構造よりも、ゲートトリガ電流
ＩGTの減少が可能となる。しかし、p2領域のうちn4領域
の下方部分では不純物濃度が小さいために、この部分の
抵抗の温度依存性（温度変化による抵抗率変化）が大き
くなる。これは、半導体の不純物濃度と抵抗率との関係
を示す第６図から明らかである。結果として、ゲートト
リガ電流ＩGTの温度依存性（温度変化による電流値の変
化率）が大きくなり、ターンオン特性の温度特性が良好
に得られなくなる。
そこで、本発明は上記の問題を解決し、ゲートトリガ電
流ＩGTを減少させて高感度化を実現し、更にゲートトリ
ガ電流の温度依存性を小さくすることができる双方向サ
イリスタを提供することを目的とするものである。
流ＩGTを減少させて高感度化を実現し、更にゲートトリ
ガ電流の温度依存性を小さくすることができる双方向サ
イリスタを提供することを目的とするものである。
上記目的を達成するための本発明は、実施例を示す第１
図〜第５図の符号を参照して説明すると、第１導電型の
第１の半導体領域n1と、前記第１の半導体領域n1の一方
の側に隣接する第２導電型の第２の半導体領域p1と、前
記第１の半導体領域n1の他方の側に隣接する第２導電型
の第３の半導体領域p2とを有する半導体基体１を備えて
おり、前記第３の半導体領域p2には前記半導体基体１の
表面に露出する部分を有して前記第３の半導体領域p2に
隣接されている第１導電型の第４及び第５の半導体領域
n2、n4が形成されており、前記第２の半導体領域p1には
前記半導体基体１の表面に露出する部分を有して前記第
２の半導体領域p1に隣接されている第１導電型の第６の
半導体領域n3が形成されており、前記第６の半導体領域
n3は平面的に見たときに前記第５の半導体領域n4に重な
る部分を有し、前記第３及び第４の半導体領域p2、n2の
表面は第１の主電極Ｔ1に接しており、前記第３及び第
５の半導体領域p2、n4の表面はゲート電極Ｇに接してお
り、前記第２及び第６の半導体領域p1、n3の表面は第２
の主電極Ｔ２に接してなる双方向サイリスタにおいて、
前記第３の半導体領域p2が前記第５の半導体領域n4の一
方の主面から他方の主面に貫通するように前記第５の半
導体領域n4に侵入している島状又は切込み状の侵入部分
８又は８ａを有し、前記侵入部分８又は８ａは前記半導
体基体１の表面に露出しており、前記ゲート電極Ｇが前
記第３の半導体領域p2に対して前記侵入部分８又は８ａ
で接触しており、前記第１の主電極Ｔ1と前記ゲート電
極Ｇとが負の温度係数を有する多結晶シリコンから成る
抵抗体１２を介して接続されていることを特徴とする双
方向サイリスタに係わるものである。
図〜第５図の符号を参照して説明すると、第１導電型の
第１の半導体領域n1と、前記第１の半導体領域n1の一方
の側に隣接する第２導電型の第２の半導体領域p1と、前
記第１の半導体領域n1の他方の側に隣接する第２導電型
の第３の半導体領域p2とを有する半導体基体１を備えて
おり、前記第３の半導体領域p2には前記半導体基体１の
表面に露出する部分を有して前記第３の半導体領域p2に
隣接されている第１導電型の第４及び第５の半導体領域
n2、n4が形成されており、前記第２の半導体領域p1には
前記半導体基体１の表面に露出する部分を有して前記第
２の半導体領域p1に隣接されている第１導電型の第６の
半導体領域n3が形成されており、前記第６の半導体領域
n3は平面的に見たときに前記第５の半導体領域n4に重な
る部分を有し、前記第３及び第４の半導体領域p2、n2の
表面は第１の主電極Ｔ1に接しており、前記第３及び第
５の半導体領域p2、n4の表面はゲート電極Ｇに接してお
り、前記第２及び第６の半導体領域p1、n3の表面は第２
の主電極Ｔ２に接してなる双方向サイリスタにおいて、
前記第３の半導体領域p2が前記第５の半導体領域n4の一
方の主面から他方の主面に貫通するように前記第５の半
導体領域n4に侵入している島状又は切込み状の侵入部分
８又は８ａを有し、前記侵入部分８又は８ａは前記半導
体基体１の表面に露出しており、前記ゲート電極Ｇが前
記第３の半導体領域p2に対して前記侵入部分８又は８ａ
で接触しており、前記第１の主電極Ｔ1と前記ゲート電
極Ｇとが負の温度係数を有する多結晶シリコンから成る
抵抗体１２を介して接続されていることを特徴とする双
方向サイリスタに係わるものである。
本発明によれば、ゲートトリガ電流ＩGTが侵入部分８又
は８ａを含む第３の半導体領域p2と抵抗体１２とに分割
して流れる。第３の半導体領域p2の抵抗率は温度上昇に
伴つて増加する特性を有し、多結晶シリコンから成る抵
抗体１２の抵抗率は温度上昇に伴つて減少する特性を有
する。従つて、第３の半導体領域p2に流れるゲートトリ
ガ電流ＩＧＴｂは温度上昇に伴つて減少し、抵抗体１２
に流れるゲートトリガ電流ＩGTaは温度上昇に伴つて増
加する。このため、ゲートトリガ電流ＩGTaとＩGTbの温
度依存性が互いに補償され、ゲートトリガ電流ＩGT（Ｉ
GT＝ＩGTa＋ＩGTb）の温度依存性を小さくすることがで
きる。また、多結晶シリコンから成る抵抗体１２に流れ
るゲートトリガ電流ＩGTaはトリガーに寄与しない無効
電流成分となるが、抵抗体１２は比較的大きい抵抗値を
有するためゲートトリガ電流ＩGTaを小さくできる。ま
た、ゲートトリガ電流ＩGTbは第５の半導体領域n4の下
部の第３の半導体領域p2に流れるためにトリガーに有効
に作用する。従つて、ゲートトリガ電流ＩGTが比較的小
さくなり、高感度化した双方向サイリスタを提供するこ
とができる。
は８ａを含む第３の半導体領域p2と抵抗体１２とに分割
して流れる。第３の半導体領域p2の抵抗率は温度上昇に
伴つて増加する特性を有し、多結晶シリコンから成る抵
抗体１２の抵抗率は温度上昇に伴つて減少する特性を有
する。従つて、第３の半導体領域p2に流れるゲートトリ
ガ電流ＩＧＴｂは温度上昇に伴つて減少し、抵抗体１２
に流れるゲートトリガ電流ＩGTaは温度上昇に伴つて増
加する。このため、ゲートトリガ電流ＩGTaとＩGTbの温
度依存性が互いに補償され、ゲートトリガ電流ＩGT（Ｉ
GT＝ＩGTa＋ＩGTb）の温度依存性を小さくすることがで
きる。また、多結晶シリコンから成る抵抗体１２に流れ
るゲートトリガ電流ＩGTaはトリガーに寄与しない無効
電流成分となるが、抵抗体１２は比較的大きい抵抗値を
有するためゲートトリガ電流ＩGTaを小さくできる。ま
た、ゲートトリガ電流ＩGTbは第５の半導体領域n4の下
部の第３の半導体領域p2に流れるためにトリガーに有効
に作用する。従つて、ゲートトリガ電流ＩGTが比較的小
さくなり、高感度化した双方向サイリスタを提供するこ
とができる。
次に、第１図〜第７図を参照して本発明の実施例に係わ
る双方向サイリスタ（トライイアツク）を説明する。但
し、第１図〜第５図において、第８図〜第１４図と実質
的に同一の部分には同一の符号を付してその説明を省略
する。
る双方向サイリスタ（トライイアツク）を説明する。但
し、第１図〜第５図において、第８図〜第１４図と実質
的に同一の部分には同一の符号を付してその説明を省略
する。
第１図〜第５図に示す双方向サイリスタは、多結晶シリ
コン（ポリシリコン）から成る抵抗体１２によつて第１
の主電極Ｔ1とゲート電極Ｇとを接続した点と、それに
伴つて第１の主電極Ｔ1とゲート電極Ｇの形状を一部変
形した点を除けば第１２図〜第１４図と実質的に同一に
構成されている。本実施例のn4領域（第５の半導体領
域）内には、第２図から明らかなようにp2領域の島状の
侵入部分８が設けられている。島状の侵入部分８は、第
１図から明らかなようにn4領域に形成された貫通孔１１
にp2領域（第３の半導体領域）の一部を侵入させた部分
から成る。この島状侵入部分８はp2領域に不純物拡散で
n4領域を環状に形成することによつて得られる。なお、
島状侵入部分８はn4領域の一方の主面から他方の主面に
貫通するように形成されている。
コン（ポリシリコン）から成る抵抗体１２によつて第１
の主電極Ｔ1とゲート電極Ｇとを接続した点と、それに
伴つて第１の主電極Ｔ1とゲート電極Ｇの形状を一部変
形した点を除けば第１２図〜第１４図と実質的に同一に
構成されている。本実施例のn4領域（第５の半導体領
域）内には、第２図から明らかなようにp2領域の島状の
侵入部分８が設けられている。島状の侵入部分８は、第
１図から明らかなようにn4領域に形成された貫通孔１１
にp2領域（第３の半導体領域）の一部を侵入させた部分
から成る。この島状侵入部分８はp2領域に不純物拡散で
n4領域を環状に形成することによつて得られる。なお、
島状侵入部分８はn4領域の一方の主面から他方の主面に
貫通するように形成されている。
半導体基体１の上面には熱酸化によつて形成されたシリ
コン酸化膜から成る絶縁膜３が設けられている。絶縁膜
３には第３図に示すように２つの開口部３ａ，３ｂが形
成され、n2領域及びp2領域は開口３ａを通じて第１の主
電極Ｔ1に接触しており、n4領域及び島状侵入部分８は
開口３ｂを通じてゲート電極Ｇに接触している。n2領域
とn4領域との間に位置するp2領域の幅狭領域２の上方に
は絶縁膜３を介して抵抗体１２が形成されている。抵抗
体１２はポリシリコンから成り、周知のＣＶＤ法（Chem
ical Vapor Deposition）により形成される。本実施例
では、まず、半導体基体１の上面前体に絶縁膜３を形成
し、続いて、この絶縁膜３の上面全体にポリシリコン層
を形成する。ポリシリコン層を選択的にエツチングして
抵抗体１２を残存させる。次に、同じくエツチングによ
つて絶縁膜３に開口３ａ、３ｂを設けた後、AI電極から
成る第１の主電極Ｔ1及びゲート電極Ｇを形成する。第
３図から明らかなように幅狭領域２の上方に形成された
絶縁膜３は平面的に見てn2領域及びn4領域の内側まで延
在している。抵抗領域１２は第４図に示すように平面的
に見て幅狭領域２の一部に重なつて形成されている。第
１の主電極Ｔ1及びゲート電極Ｇは第１図及び第４図か
ら明らかなように抵抗体１２の上方まで延在し、両電極
は低抗体１２を介して電気的に接続されている。従つ
て、抵抗体１２はゲートトリガ電流の比較的抵抗値の大
きい電流通路として作用する。
コン酸化膜から成る絶縁膜３が設けられている。絶縁膜
３には第３図に示すように２つの開口部３ａ，３ｂが形
成され、n2領域及びp2領域は開口３ａを通じて第１の主
電極Ｔ1に接触しており、n4領域及び島状侵入部分８は
開口３ｂを通じてゲート電極Ｇに接触している。n2領域
とn4領域との間に位置するp2領域の幅狭領域２の上方に
は絶縁膜３を介して抵抗体１２が形成されている。抵抗
体１２はポリシリコンから成り、周知のＣＶＤ法（Chem
ical Vapor Deposition）により形成される。本実施例
では、まず、半導体基体１の上面前体に絶縁膜３を形成
し、続いて、この絶縁膜３の上面全体にポリシリコン層
を形成する。ポリシリコン層を選択的にエツチングして
抵抗体１２を残存させる。次に、同じくエツチングによ
つて絶縁膜３に開口３ａ、３ｂを設けた後、AI電極から
成る第１の主電極Ｔ1及びゲート電極Ｇを形成する。第
３図から明らかなように幅狭領域２の上方に形成された
絶縁膜３は平面的に見てn2領域及びn4領域の内側まで延
在している。抵抗領域１２は第４図に示すように平面的
に見て幅狭領域２の一部に重なつて形成されている。第
１の主電極Ｔ1及びゲート電極Ｇは第１図及び第４図か
ら明らかなように抵抗体１２の上方まで延在し、両電極
は低抗体１２を介して電気的に接続されている。従つ
て、抵抗体１２はゲートトリガ電流の比較的抵抗値の大
きい電流通路として作用する。
本実施例の双方向サイリスタは以下のような効果を有す
る。
る。
(1) 抵抗体１２にゲートトリガ電流ＩGTが分割して流
れるため、島状侵入部分８を含むp2領域を流れるゲート
トリガ電流ＩGTb（有効電流成分）の温度依存性を小さ
くでき、結果としてゲートトリガ電流ＩGTの温度依存性
を小さくできる。即ち、第１の主電極Ｔ1とゲート電極
Ｇとは抵抗体１２を介して電気的に接続されている。こ
のため、ゲートトリガ電流ＩGTは島状侵入部分８を含む
矢印９で示す通路と、低抗体１２を通る矢印７で示す通
路とに分割して流れる。ここで、ポリシリコンから成る
低抗体１２は第７図に示すように、双方向サイリスタが
通常使用される温度領域においては温度上昇に伴つて抵
抗値が減少する負の温度係数を有し、第６図の半導体と
は逆の温度係数となつている。従つて、自己発熱温度の
増大や雰囲気温度の上昇により双方向サイリスタの温度
が上昇すると、矢印９で示す通路を流れるゲートトリガ
電極ＩGTbは減少し、矢印７で示す通路を流れるゲート
トリガ電流ＩGTaは増加する。また、抵抗体１２の抵抗
値はそのシート抵抗及び形状（幅、長さ、層厚等）を変
えることにより任意に設定できる。従つて、抵抗体１２
の抵抗値をゲートトリガ電流ＩGTbの温度依存性を有効
に補償できる抵抗値に設定することにより、ゲートトリ
ガ電流ＩGTbの温度依存性をゲートトリガ電流ＩGTaによ
つて補償できる。なお、ポリシリコンから成る抵抗体１
２のシート抵抗はイオン注入量と注入後の熱処理の条件
によつて任意に設定できる。
れるため、島状侵入部分８を含むp2領域を流れるゲート
トリガ電流ＩGTb（有効電流成分）の温度依存性を小さ
くでき、結果としてゲートトリガ電流ＩGTの温度依存性
を小さくできる。即ち、第１の主電極Ｔ1とゲート電極
Ｇとは抵抗体１２を介して電気的に接続されている。こ
のため、ゲートトリガ電流ＩGTは島状侵入部分８を含む
矢印９で示す通路と、低抗体１２を通る矢印７で示す通
路とに分割して流れる。ここで、ポリシリコンから成る
低抗体１２は第７図に示すように、双方向サイリスタが
通常使用される温度領域においては温度上昇に伴つて抵
抗値が減少する負の温度係数を有し、第６図の半導体と
は逆の温度係数となつている。従つて、自己発熱温度の
増大や雰囲気温度の上昇により双方向サイリスタの温度
が上昇すると、矢印９で示す通路を流れるゲートトリガ
電極ＩGTbは減少し、矢印７で示す通路を流れるゲート
トリガ電流ＩGTaは増加する。また、抵抗体１２の抵抗
値はそのシート抵抗及び形状（幅、長さ、層厚等）を変
えることにより任意に設定できる。従つて、抵抗体１２
の抵抗値をゲートトリガ電流ＩGTbの温度依存性を有効
に補償できる抵抗値に設定することにより、ゲートトリ
ガ電流ＩGTbの温度依存性をゲートトリガ電流ＩGTaによ
つて補償できる。なお、ポリシリコンから成る抵抗体１
２のシート抵抗はイオン注入量と注入後の熱処理の条件
によつて任意に設定できる。
(2) ポリシリコンから成る抵抗体１２は任意の抵抗値
に設定できるためゲートトリガ電流ＩGTの小さい高感度
の双方向サイリスタを実現できる。即ち、抵抗体１２を
流れるゲートトリガ電流ＩGTaはトリガーに寄与しない
無効電流成分である。しかし、抵抗体１２を比較的大き
な抵抗値にすることができるため、無効電流成分を第８
図〜第１１図の双方向サイリスタに比べて十分に小さく
することができる。また、矢印９で示す通路を流れるゲ
ートトリガ電流ＩGTbは全てトリガーに寄与する有効電
流成分となる。従つて、第１２図〜第１４図の双方向サ
イリスタに比べると無効電流成分だけゲートトリガ電流
が増大するが実用上問題となるレベルではなく、第８図
〜第１１図の双方向サイリスタに比べて十分にゲートト
リガ電流ＩGTが小さい高感度の双方向サイリスタを提供
することができる。
に設定できるためゲートトリガ電流ＩGTの小さい高感度
の双方向サイリスタを実現できる。即ち、抵抗体１２を
流れるゲートトリガ電流ＩGTaはトリガーに寄与しない
無効電流成分である。しかし、抵抗体１２を比較的大き
な抵抗値にすることができるため、無効電流成分を第８
図〜第１１図の双方向サイリスタに比べて十分に小さく
することができる。また、矢印９で示す通路を流れるゲ
ートトリガ電流ＩGTbは全てトリガーに寄与する有効電
流成分となる。従つて、第１２図〜第１４図の双方向サ
イリスタに比べると無効電流成分だけゲートトリガ電流
が増大するが実用上問題となるレベルではなく、第８図
〜第１１図の双方向サイリスタに比べて十分にゲートト
リガ電流ＩGTが小さい高感度の双方向サイリスタを提供
することができる。
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
(1) 本発明によればゲート電極Ｇが負の第２、第３の
モードだけでなく、ゲート電極Ｇが正の第１、第４のモ
ードにおけるゲートトリガ電流の温度依存性も改善され
る。従つて、n2領域や第１の主電極Ｔ1の形状を工夫し
てゲート電極Ｇが正のモードのＩGTを改善した双方向サ
イリスタに組合せれば更に有効である。ゲート電極Ｇが
正のモードのＩGTを改善するために、例えば、第１５図
のようにn2領域の突出部１３を破線で示す第１の主電極
Ｔ1の縁部に沿つて延在させてn4領域の左側方に環状のn
2領域を形成することができる。
モードだけでなく、ゲート電極Ｇが正の第１、第４のモ
ードにおけるゲートトリガ電流の温度依存性も改善され
る。従つて、n2領域や第１の主電極Ｔ1の形状を工夫し
てゲート電極Ｇが正のモードのＩGTを改善した双方向サ
イリスタに組合せれば更に有効である。ゲート電極Ｇが
正のモードのＩGTを改善するために、例えば、第１５図
のようにn2領域の突出部１３を破線で示す第１の主電極
Ｔ1の縁部に沿つて延在させてn4領域の左側方に環状のn
2領域を形成することができる。
(2) 第１６図及び第１７図に示すようにn4領域に切込
み状侵入部８ａを設けてもよい。このとき、p2領域の切
込み状侵入部８ａの大部分は絶縁膜３で覆い、切込み状
侵入部８ａの奥部のみをゲート電極Ｇに接触させる。こ
の場合、ゲートトリガ電流は抵抗体１２を通る第１の通
路と、切込み状侵入部８ａとp2領域の幅狭部２の表面と
から成る第２の通路と、n4領域の下方のp2領域を通る第
３の通路とに分割して流れる。この第１６図及び第１７
図の双方向サイリスタでは第１及び第２の通路に流れる
ゲートトリガ電流はトリガーに寄与しない無効電流成分
となる。しかしながら、第２の通路は切込み状侵入部８
ａが形成され通路長が長くなつているので、半導体基体
に流れる電流の多くは主として第３の通路を流れる。ま
た、第２の通路の抵抗は第１の通路の抵抗よりも大きく
なるようにその通路長が設定されている。従つて、無効
電流成分が大きく増加することはない。しかしながら、
p2領域を流れるゲートトリガ電流が全てn2領域の下部の
p2領域を流れる有効電流成分となり、高感度化が高水準
で達成できる点では実施例の構造の方が望ましい。
み状侵入部８ａを設けてもよい。このとき、p2領域の切
込み状侵入部８ａの大部分は絶縁膜３で覆い、切込み状
侵入部８ａの奥部のみをゲート電極Ｇに接触させる。こ
の場合、ゲートトリガ電流は抵抗体１２を通る第１の通
路と、切込み状侵入部８ａとp2領域の幅狭部２の表面と
から成る第２の通路と、n4領域の下方のp2領域を通る第
３の通路とに分割して流れる。この第１６図及び第１７
図の双方向サイリスタでは第１及び第２の通路に流れる
ゲートトリガ電流はトリガーに寄与しない無効電流成分
となる。しかしながら、第２の通路は切込み状侵入部８
ａが形成され通路長が長くなつているので、半導体基体
に流れる電流の多くは主として第３の通路を流れる。ま
た、第２の通路の抵抗は第１の通路の抵抗よりも大きく
なるようにその通路長が設定されている。従つて、無効
電流成分が大きく増加することはない。しかしながら、
p2領域を流れるゲートトリガ電流が全てn2領域の下部の
p2領域を流れる有効電流成分となり、高感度化が高水準
で達成できる点では実施例の構造の方が望ましい。
(3) ポリシリコンのシート抵抗は上記のようにシート
抵抗を任意に設定できるから抵抗体１２の形状を種々変
形できる。例えば、抵抗体１２の幅（幅狭領域２が延在
する方向の長さ）を増大してもよい。しかしながら、突
出部１３の端部近傍は第３図に示すようにゲートトリガ
電流ＩGTbの主たる電流通路となるため、この上方に抵
抗体１２を形成するのには望ましくないと考えられる。
従つて、抵抗体１２は平面的に見て突出部１３よりも外
側に延在しないように幅狭領域１２の上方に形成するこ
とが望ましい。
抵抗を任意に設定できるから抵抗体１２の形状を種々変
形できる。例えば、抵抗体１２の幅（幅狭領域２が延在
する方向の長さ）を増大してもよい。しかしながら、突
出部１３の端部近傍は第３図に示すようにゲートトリガ
電流ＩGTbの主たる電流通路となるため、この上方に抵
抗体１２を形成するのには望ましくないと考えられる。
従つて、抵抗体１２は平面的に見て突出部１３よりも外
側に延在しないように幅狭領域１２の上方に形成するこ
とが望ましい。
(4) p2領域及びp3領域の表面の一部にチヤンネルスト
ツパやフイールドプレートを形成してもよい。
ツパやフイールドプレートを形成してもよい。
(5) n4（ゲート領域）がp2領域の角近傍以外に形成さ
れたタイプの双方向サイリスタ（サイドゲート型双方向
サイリスタやセンターゲート型双方向サイリスタ）にも
有効である。
れたタイプの双方向サイリスタ（サイドゲート型双方向
サイリスタやセンターゲート型双方向サイリスタ）にも
有効である。
(6) 第１の主電極Ｔ1やゲート電極Ｇをポリシリコンで
形成することができる。
形成することができる。
以上のように、本発明によればゲートトリガ電流の温度
依存性が小さく、かつ高感度化が比較的高水準に達成さ
れた双方向サイリスタを提供することができる。
依存性が小さく、かつ高感度化が比較的高水準に達成さ
れた双方向サイリスタを提供することができる。
第１図は本発明の一実施例に係わる双方向サイリスタを
第２図、第３図及び第５図のＩ−Ｉ線に相当する部分で
切断して示す断面図、 第２図は実施例のサイリスタの半導体基体の表面を示す
平面図、 第３図は抵抗体及び電極を設ける前の状態を示す平面
図、 第４図はゲート電極及びその近傍を示す平面図、 第５図は第１図のＶ−Ｖ線断面図、 第６図はシリコンの温度と抵抗率との関係を示す温度特
性図、 第７図はポリシリコンの温度とシート抵抗との関係を示
す温度特性図、 第８図は従来の双方向サイリスタを示すものであつて、
第９図、第１０図及び第１１図のVIII−VIII線に相当す
る部分の断面図、 第９図は第８図の双方向サイリスタの半導体基体の表面
を示す平面図、 第１０図は第８図の双方向サイリスタの平面図、 第１１図は第８図のXI−XI線に相当する部分の断面図、 第１２図は従来の別の双方向サイリスタを示す平面図、 第１３図は第１２図及び第１４図のXIII−XIII線に相当
する部分の断面図、 第１４図は第１３図のXIV−XIVに相当する部分の断面
図、 第１５図は本発明の変形例の双方向サイリスタの半導体
基体の表面を示す平面図、 第１６図は本発明の別の変形例の双方向サイリスタのn4
領域及びこの近傍の半導体基体の表面を示す平面図、 第１７図は第１６図の双方向サイリスタのゲート電極及
びその近傍を示す平面図である。 ８……島状侵入部分、１２……抵抗体、Ｔ1……第１の
主電極、Ｔ2……第２の主電極、Ｇ……ゲート電極、n1
……第１の半導体領域、p1……第２の半導体領域、p2…
…第３の半導体領域、n2……第４の半導体領域、n4……
第５の半導体領域、n3……第６の半導体領域。
第２図、第３図及び第５図のＩ−Ｉ線に相当する部分で
切断して示す断面図、 第２図は実施例のサイリスタの半導体基体の表面を示す
平面図、 第３図は抵抗体及び電極を設ける前の状態を示す平面
図、 第４図はゲート電極及びその近傍を示す平面図、 第５図は第１図のＶ−Ｖ線断面図、 第６図はシリコンの温度と抵抗率との関係を示す温度特
性図、 第７図はポリシリコンの温度とシート抵抗との関係を示
す温度特性図、 第８図は従来の双方向サイリスタを示すものであつて、
第９図、第１０図及び第１１図のVIII−VIII線に相当す
る部分の断面図、 第９図は第８図の双方向サイリスタの半導体基体の表面
を示す平面図、 第１０図は第８図の双方向サイリスタの平面図、 第１１図は第８図のXI−XI線に相当する部分の断面図、 第１２図は従来の別の双方向サイリスタを示す平面図、 第１３図は第１２図及び第１４図のXIII−XIII線に相当
する部分の断面図、 第１４図は第１３図のXIV−XIVに相当する部分の断面
図、 第１５図は本発明の変形例の双方向サイリスタの半導体
基体の表面を示す平面図、 第１６図は本発明の別の変形例の双方向サイリスタのn4
領域及びこの近傍の半導体基体の表面を示す平面図、 第１７図は第１６図の双方向サイリスタのゲート電極及
びその近傍を示す平面図である。 ８……島状侵入部分、１２……抵抗体、Ｔ1……第１の
主電極、Ｔ2……第２の主電極、Ｇ……ゲート電極、n1
……第１の半導体領域、p1……第２の半導体領域、p2…
…第３の半導体領域、n2……第４の半導体領域、n4……
第５の半導体領域、n3……第６の半導体領域。
Claims (1)
- 【請求項１】第１導電型の第１の半導体領域(n1)と、前
記第１の半導体領域(n1)の一方の側に隣接する第２導電
型の第２の半導体領域(p1)と、前記第１の半導体領域(n
1)の他方の側に隣接する第２導電型の第３の半導体領域
(p2)とを有する半導体基体(1)を備えており、前記第３
の半導体領域(p2)には前記半導体基体(1)の表面に露出
する部分を有して前記第３の半導体領域(p2)に隣接され
ている第１導電型の第４及び第５の半導体領域(n2)(n4)
が形成されており、前記第２の半導体領域(p1)には前記
半導体基体(1)の表面に露出する部分を有して前記第２
の半導体領域(p1)に隣接されている第１導電型の第６の
半導体領域(n3)が形成されており、前記第６の半導体領
域(n3)は平面的に見たときに前記第５の半導体領域(n4)
に重なる部分を有し、前記第３及び第４の半導体領域(p
2)(n2)の表面は第１の主電極(Ｔ１)に接しており、前記
第３及び第５の半導体領域(p2)(n4)の表面はゲート電極
(Ｇ)に接しており、前記第２及び第６の半導体領域(p1)
(n3)の表面は第２の主電極(Ｔ２)に接してなる双方向サ
イリスタにおいて、 前記第３の半導体領域(p2)が前記第５の半導体領域(n4)
の一方の主面から他方の主面に貫通するように前記第５
の半導体領域(n4)に侵入している島状又は切込み状の侵
入部分（８又は8a）を有し、 前記侵入部分（８又は8a）は前記半導体基体(1)の表面
に露出しており、 前記ゲート電極(Ｇ)が前記第３の半導体領域(p2)に対し
て前記侵入部分（８又は8a）で接触しており、 前記第１の主電極(Ｔ１)と前記ゲート電極(Ｇ)とが負の
温度係数を有する多結晶シリコンから成る低抗体(12)を
介して接続されていることを特長とする双方向サイリス
タ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63263532A JPH0614545B2 (ja) | 1988-10-18 | 1988-10-18 | 双方向サイリスタ |
| US07/370,385 US4994885A (en) | 1988-07-01 | 1989-06-22 | Bidirectional triode thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63263532A JPH0614545B2 (ja) | 1988-10-18 | 1988-10-18 | 双方向サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02109368A JPH02109368A (ja) | 1990-04-23 |
| JPH0614545B2 true JPH0614545B2 (ja) | 1994-02-23 |
Family
ID=17390845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63263532A Expired - Fee Related JPH0614545B2 (ja) | 1988-07-01 | 1988-10-18 | 双方向サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614545B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009245987A (ja) * | 2008-03-28 | 2009-10-22 | Sanken Electric Co Ltd | サイリスタ |
-
1988
- 1988-10-18 JP JP63263532A patent/JPH0614545B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009245987A (ja) * | 2008-03-28 | 2009-10-22 | Sanken Electric Co Ltd | サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02109368A (ja) | 1990-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3911566B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH0358187B2 (ja) | ||
| US4686551A (en) | MOS transistor | |
| JPH0758784B2 (ja) | ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ | |
| US5032880A (en) | Semiconductor device having an interposing layer between an electrode and a connection electrode | |
| JPH073854B2 (ja) | 複合半導体装置 | |
| JP2585505B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US4994885A (en) | Bidirectional triode thyristor | |
| US4550332A (en) | Gate controlled semiconductor device | |
| JPH0614545B2 (ja) | 双方向サイリスタ | |
| US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
| JPS6159535B2 (ja) | ||
| JP2005347771A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0671080B2 (ja) | 双方向サイリスタ | |
| JPH07120789B2 (ja) | 双方向サイリスタ | |
| JPH042169A (ja) | 横形伝導度変調型半導体装置 | |
| JP2550700B2 (ja) | スイツチング素子 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| GB2181890A (en) | Semiconductor power device | |
| JPH0324071B2 (ja) | ||
| JP2024087967A (ja) | 半導体装置 | |
| KR100486350B1 (ko) | 에미터스위치사이리스터및이의제조방법 | |
| JPH0680822B2 (ja) | 双方向サイリスタ | |
| JP2876832B2 (ja) | Ｍｉｓｆｅｔ制御型サイリスタを有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |