JPH0614720B2 - LCD display device - Google Patents
LCD display deviceInfo
- Publication number
- JPH0614720B2 JPH0614720B2 JP18093684A JP18093684A JPH0614720B2 JP H0614720 B2 JPH0614720 B2 JP H0614720B2 JP 18093684 A JP18093684 A JP 18093684A JP 18093684 A JP18093684 A JP 18093684A JP H0614720 B2 JPH0614720 B2 JP H0614720B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- liquid crystal
- switch
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、静止画像の表示を行うための液晶ディスプレ
イ装置に関する。The present invention relates to a liquid crystal display device for displaying a still image.
例えば液晶を用いてテレビ画像を表示することが提案さ
れている。For example, it has been proposed to display television images using liquid crystals.
第8図において、(1)はテレビの映像信号が供給される
入力端子で、この入力端子(1)からの信号がそれぞれ例
えばNチャンネルFETからなるスイッチング素子
M1,M2……Mmを通じて垂直(Y軸)方向のライン
L1,L2……Lmに供給される。なおmは水平(X
軸)方向の画素数に相当する数である。さらにm段のシ
フトレジスタ(2)が設けられ、このシフトレジスタ(2)に
水平周波数のm倍のクロック信号Φ1H,Φ2Hが供給さ
れ、このシフトレジスタ(2)の各出力端子からのクロッ
ク信号Φ1H,Φ2Hによって順次走査される画素スイッチ
信号φH1,φH2……φHmがスイッチング素子M1〜Mm
の各制御端子に供給される。なおシフトレジスタ(2)に
は低電位(VSS)と高電位(VDD)が供給され、この2つの電
位の駆動パルスが形成される。In Figure 8, (1) is an input terminal to which a video signal of the television is supplied through the switching elements M 1, M 2 ...... M m signal from the input terminal (1) is made of each example N-channel FET It is supplied to lines L 1 , L 2 ... L m in the vertical (Y-axis) direction. Note that m is horizontal (X
This is a number corresponding to the number of pixels in the (axis) direction. Further, an m-stage shift register (2) is provided, and clock signals Φ 1H and Φ 2H of m times the horizontal frequency are supplied to the shift register (2), and clocks from respective output terminals of this shift register (2) Pixel switch signals φ H1 , φ H2, ... φ Hm that are sequentially scanned by the signals φ 1H and φ 2H are switching elements M 1 to M m.
Is supplied to each control terminal of. A low potential (V SS ) and a high potential (V DD ) are supplied to the shift register (2), and drive pulses of these two potentials are formed.
また、各ラインL1〜Lmにそれぞれ例えばNチャンネ
ルFETからなるスイッチング素子M11,M21……Mn1,
M12,M22……Mn2,……M1m,M2m……Mnmの一端が接続され
る。なおnは水平走査線数に相当する数である。このス
イッチング素子M11〜Mnmの他端がそれぞれ液晶セルC
11,C21……Cnmを通じてターゲット端子(3)に接続さ
れる。Further, the switching elements M 11 , M 21, ... M n1 , respectively composed of, for example, N-channel FETs are provided on the respective lines L 1 to L m .
One end of M 12 , M 22 ...... M n2 , ...... M 1m , M 2m ...... M nm is connected. Note that n is a number corresponding to the number of horizontal scanning lines. The other ends of the switching elements M 11 to M nm are respectively connected to the liquid crystal cell C.
11 、 C 21・ ・・ Connected to the target terminal (3) through C nm .
さらにn段のシフトレジスタ(4)が設けられ、このシフ
トレジスタ(4)に水平周波数のクロック信号Φ1V,Φ2V
が供給され、このシフトレジスタ(4)の各出力端子から
のクロック信号Φ1V,Φ2Vによって順次走査される走査
線スイッチ信号φV1,φV2……φvnが、水平(X軸)方
向のゲート線G1,G2……Gnを通じてスイッチング
素子M11〜MnmのX軸方向の各列(M11〜M1m),(M
21〜M2m)……(Mn1〜Mnm)ごとの制御端子にそれぞ
れ供給される。なお、シフトレジスタ(4)にもシフトレ
ジスタ(2)と同様にVSSとVDDが供給される。Further, an n-stage shift register (4) is provided, and horizontal frequency clock signals Φ 1V and Φ 2V are provided in the shift register (4).
Are supplied, and scanning line switch signals φ V1 , φ V2, ... φ vn, which are sequentially scanned by the clock signals Φ 1V and Φ 2V from the output terminals of the shift register (4), are in the horizontal (X-axis) direction. the gate lines G 1, G 2 ...... G n through the switching element M 11 ~M nm in the X-axis direction each column of (M 11 ~M 1m), ( M
21 to M 2m ) ... (M n1 to M nm ) are supplied to the respective control terminals. Incidentally, V SS and V DD are supplied to the shift register (4) as well as the shift register (2).
すなわちこの回路において、シフトレジスタ(2),(4)に
は第9図A,Bに示すようなクロック信号Φ1H,Φ2H、
Φ1V,Φ2Vが供給される。そしてシフトレジスタ(2)か
らは第9図Cに示すように各画素期間ごとにφH1〜φHm
が出力され、シフトレジスタ(4)からは第9図Dに示す
ように1水平期間ごとにφV1〜φVnが出力される。さら
に入力端子(1)には第9図Eに示すような信号が供給さ
れる。That is, in this circuit, the shift registers (2) and (4) have clock signals Φ 1H and Φ 2H , as shown in FIGS.
Φ 1V and Φ 2V are supplied. Then, from the shift register (2), as shown in FIG. 9C, φ H1 to φ Hm for each pixel period.
Is output, and φ V1 to φ Vn are output from the shift register (4) every horizontal period as shown in FIG. 9D. Further, a signal as shown in FIG. 9E is supplied to the input terminal (1).
そしてφV1,φH1が出力されているときは、スイッチン
グ素子M1とM11〜M1mがオンされ、入力端子(1)→M
1→L1→M11→C11→ターゲット端子(3)の電流路が
形成されて液晶セルC11に入力端子(1)に供給された信
号とターゲット端子(3)との電位差が供給される。この
ためこのセルC11の容量分に、1番目の画素の信号によ
る電位差に相当する電荷がサンプルホールドされる。こ
の電荷量に対応して液晶の光透過率が変化される。これ
と同様のことがセルC12〜Cnmについて順次行われ、さ
らに次のフィールドの信号が供給された時点で各セルC
11〜Cnmの電荷量が書き換えられる。When φ V1 and φ H1 are output, the switching elements M 1 and M 11 to M 1m are turned on, and the input terminal (1) → M
1 → L 1 → M 11 → C 11 → The current path of the target terminal (3) is formed, and the potential difference between the signal supplied to the input terminal (1) and the target terminal (3) is supplied to the liquid crystal cell C 11. It Therefore, the charge corresponding to the potential difference due to the signal of the first pixel is sampled and held in the capacity of the cell C 11 . The light transmittance of the liquid crystal is changed according to this charge amount. The same operation as above is sequentially performed for the cells C 12 to C nm , and when the signal of the next field is supplied, each cell C 12
The charge amount of 11 to C nm is rewritten.
このようにして、映像信号の各画素に対応して液晶セル
C11〜Cnmの光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。In this way, the light transmittance of the liquid crystal cells C 11 to C nm is changed corresponding to each pixel of the video signal, and this is repeated sequentially to display a television image.
ところで液晶で表示を行う場合には、一般にその信頼
性、寿命を良くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、1フィールドまたは1フ
レームごとに映像信号を反転させた信号を入力端子(1)
に供給する。すなわち入力端子(1)には第9図Eに示す
ように1フィールドまたは1フレームごとに反転された
信号が供給される。By the way, when displaying with a liquid crystal, an AC drive is generally used in order to improve its reliability and life. For example, when displaying a television image, a signal obtained by inverting the video signal for each field or frame is input terminal (1).
Supply to. That is, the input terminal (1) is supplied with an inverted signal for each field or frame as shown in FIG. 9E.
ところで上述の装置において、任意のテレビ画像を静止
画で表示したいという要求がある。その場合に従来か
ら、例えば1フィールドあるいは1フレーム分のメモリ
を設け、所望の画像をこのメモリに記憶させ、これを繰
返し読出し、この読出された信号を1フィールドごとに
位相反転して上述の入力端子(1)に供給することが提案
されている。しかしながら上述のような1フィールドあ
るいは1フレーム分のメモリは、それ自体大形であり高
価であって、一般の民生用の機器に適用することは困難
である。By the way, in the above-mentioned device, there is a demand to display an arbitrary television image as a still image. In that case, conventionally, for example, a memory for one field or one frame is provided, a desired image is stored in this memory, this is repeatedly read, the read signal is phase-inverted for each field, and the above-mentioned input is performed. It is proposed to supply the terminal (1). However, the memory for one field or one frame as described above is large in size and expensive, and it is difficult to apply it to general consumer equipment.
これに対して、例えば特開昭58-107782号公報に示され
るように、液晶セルCのメモリ機能を利用して静止画の
表示を行うことが提案された。すなわちこの装置は、1
画面ごとに極性が反転される映像信号を複数画素に時系
列的に供給する第1のサンプルホールド回路を有する液
晶ビデオディスプレイ駆動回路において、該映像信号を
反転し該第1のサンプルホールド回路へ供給する反転手
段と、該複数画素からの該映像信号を時系列的に読出す
第2のサンプルホールド回路と、外部端子からの映像信
号又は該第2サンプルホールド回路からの映像信号を切
換えて該反転手段に供給する切換手段とを有する液晶ビ
デオディスプレイ駆動回路である。On the other hand, as disclosed in, for example, Japanese Patent Laid-Open No. 58-107782, it has been proposed to display a still image by utilizing the memory function of the liquid crystal cell C. That is, this device
In a liquid crystal video display drive circuit having a first sample and hold circuit for supplying a video signal whose polarity is inverted for each screen to a plurality of pixels in time series, the video signal is inverted and supplied to the first sample and hold circuit Inverting means, a second sample hold circuit for reading the video signals from the plurality of pixels in time series, a video signal from an external terminal or a video signal from the second sample hold circuit, and the inversion is performed. And a switching means for supplying the means to the means.
ところがこの装置の場合、公報中にも記載されているよ
うに1フィールドの表示を行うごとに画像が1画素分ず
つ走査方向にずれて行く。このため1フィールドごとに
走査方向を逆にするなどの処置が行われるが、このよう
に走査方向を切換えるためには大規模な回路が必要であ
り、また1フィールドごとに交互に1画素分ずれる状態
は残るので、これがフリッカー等になるおそれがある。However, in this device, as described in the publication, the image shifts by one pixel in the scanning direction every time one field is displayed. For this reason, a measure such as reversing the scanning direction is performed for each field, but a large-scale circuit is required to switch the scanning direction in this way, and one pixel is alternately shifted for each field. Since the state remains, this may cause flicker or the like.
また液晶セルCの信号が取出し、この信号を再び液晶セ
ルCに戻し、これを繰返えして静止画表示を行っている
ので、この間の信号の伝達特性に歪みがあると、この歪
みが累積されて画質が短時間に著しく劣化されてしま
う。これに対して反転手段の利得を調整することが示さ
れているが、このような調整を完全に行うのは不可能で
あり、長時間に亘って正常な静止画表示を行うことは極
めて困難である。Further, since the signal of the liquid crystal cell C is taken out, this signal is returned to the liquid crystal cell C again, and this is repeated to display a still image. The image quality is accumulated and is significantly deteriorated in a short time. On the other hand, it has been shown that the gain of the inverting means is adjusted, but it is impossible to perform such adjustment completely, and it is extremely difficult to display a normal still image for a long time. Is.
さらに液晶セルCから信号を取出す際に、その信号線の
浮遊容量等に残留電荷があると、これによっても信号が
劣化され、長時間に亘って静止画表示を行うことができ
なくなってしまう。Further, when a signal is taken out from the liquid crystal cell C, if there is a residual charge in the floating capacitance of the signal line, the signal is also deteriorated by this, and it becomes impossible to display a still image for a long time.
〔発明が解決しようとする問題点〕 従来の装置は上述のように構成されていた。このため従
来の装置では、構成が複雑になったり長時間に亘って静
止画像を表示すると画質が極めて劣化されてしまうなど
の問題点があった。[Problems to be Solved by the Invention] The conventional device is configured as described above. Therefore, the conventional device has a problem that the configuration is complicated and the image quality is extremely deteriorated when a still image is displayed for a long time.
本発明は、水平画素クロックによって順次形成される画
素スイッチ信号によって駆動される水平スイッチ素子を
介して映像信号が供給される水平画素数に等しい数の列
線L1〜Lmと、走査線スイッチ信号によって選択され
る水平走査線数に等しい行線G1〜Gnと、上記各列線
と行線の交差部にそれぞれ上記走査線スイッチ信号によ
って駆動される画素スイッチ素子M11〜Mnmとを備え、
マトリクス状に配列された液晶表示セルC11〜Cnmを有
する液晶ディスプレイ装置において、上記水平スイッチ
素子に共通に上記映像信号を供給する信号路に接続さ
れ、上記画素スイッチ信号の前半にオン駆動される第1
のスイッチ素子と、この第1のスイッチ素子MAのオン
期間に上記液晶表示セルに記憶された上記映像信号が上
記画素スイッチ及び水平スイッチ素子を介して取り出さ
れ、この取り出された信号が反転(14)され、この反転さ
れた信号を上記画素スイッチ信号の後半にオン駆動され
る第2のスイッチ素子MBを介して上記信号路に供給す
る手段と、上記各列線に上記映像信号の水平ブランキン
グ期間ごとにオン駆動し、リセット電圧(3)を供給する
複数の第3のスイッチ素子MR1〜MRmを備えたことを特
徴とする液晶ディスプレイ装置である。According to the present invention, the number of column lines L 1 to L m equal to the number of horizontal pixels to which a video signal is supplied via the horizontal switch elements driven by the pixel switch signals sequentially formed by the horizontal pixel clock, and the scanning line switches. Row lines G 1 to G n equal to the number of horizontal scanning lines selected by signals, and pixel switch elements M 11 to M nm driven by the scanning line switch signals at intersections of the column lines and row lines, respectively. Equipped with
In a liquid crystal display device having liquid crystal display cells C 11 to C nm arranged in a matrix, the horizontal switch elements are commonly connected to a signal path for supplying the video signal and are turned on in the first half of the pixel switch signal. First
Switch element and the video signal stored in the liquid crystal display cell during the ON period of the first switch element M A are extracted via the pixel switch and the horizontal switch element, and the extracted signal is inverted ( 14) means for supplying the inverted signal to the signal path through the second switch element M B which is turned on in the latter half of the pixel switch signal, and the horizontal line of the video signal to each column line. A liquid crystal display device comprising a plurality of third switch elements M R1 to M Rm which are turned on for each blanking period and supply a reset voltage (3).
この装置によれば、液晶セルCから取出された信号が同
じ液晶セルCに戻されるので、画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。また信号線の電位のリセッ
トを行っているので、これらのよって画質が劣化するこ
とがなく、長時間に亘って良好な静止画表示を行うこと
ができる。According to this device, since the signal taken out from the liquid crystal cell C is returned to the same liquid crystal cell C, the image shift does not occur, no special scanning or the like is required, and the drive circuit or the like is the conventional one. Can be used as is. Further, since the potential of the signal line is reset, the image quality is not deteriorated by these, and good still image display can be performed for a long time.
第1図において、入力端子(1)は通常表示/静止画表示
切換スイッチ(11)の通常表示側接点N、スイッチング素
子MBを通じて、スイッチング素子M1〜Mmに接続さ
れる。またスイッチング素子MBとスイッチング素子M
1〜Mmとの接続中点がスイッチング素子MAを介して
アンプ(12)に接続され、このアンプ(12)の出力端にコン
デンサ(13)が接続され、この出力端が反転回路(14)を通
じて正規化回路(ノーマライザ)(15)に接続される。そ
してこの正規化回路(15)の出力端が切換スイッチ(11)の
静止画表示側接点Sに接続される。さらに各信号ライン
L1〜Lmにそれぞれスイッチング素子MR1,MR2……
MRmが接続され、このスイッチング素子MR1〜MRmを通
して所定の電圧源、例えばターゲット端子(3)に接続さ
れる。In Figure 1, an input terminal (1) the normal display side contact N of the normal display / still image display changeover switch (11), through the switching element M B, is connected to the switching element M 1 ~M m. Further, the switching element M B and the switching element M
The midpoint of connection with 1 to M m is connected to the amplifier (12) via the switching element M A , the output end of this amplifier (12) is connected to the capacitor (13), and this output end is connected to the inverting circuit (14 ) To a normalizer (normalizer) (15). The output end of the normalization circuit (15) is connected to the still image display side contact S of the changeover switch (11). Further, the switching elements M R1 , M R2, ... Are respectively connected to the signal lines L 1 to L m.
M Rm is connected and is connected to a predetermined voltage source, for example, a target terminal (3) through the switching elements M R1 to M Rm .
そしてこの装置において、スイッチング素子MA,MB
のゲート端子には、第2図のA,Bに示すような画素ス
イッチ信号φH1,φH2に対して、C,Dに示すようなス
イッチ信号φA,φBが供給される。なお以下の画素ス
イッチ信号φH3……についても同様のスイッチ信号
φA,φBが形成される。In this device, the switching elements M A and M B
To the gate terminal of the switch, switch signals φ A and φ B as shown in C and D are supplied to pixel switch signals φ H1 and φ H2 as shown in A and B of FIG. Note that similar switch signals φ A and φ B are formed for the following pixel switch signals φ H3 .
これによって、例えば画素スイッチ信号φH1の前半で対
応する液晶セルCの信号が取出され、この信号がアンプ
(12)を通じてコンデンサ(13)に蓄積され、反転回路(1
4)、を通じて画素スイッチ信号φH1の後半で同じ液晶セ
ルCに書込まれる。ここで液晶セルCからの信号の電位
をvsとし、コンデンサ(13)の容量をCsとすると、ア
ンプ(12)の容量をCpとして、コンデンサ(13)のホット
側の電位v′sは、 となる。そして反転回路(14)の利得を−Aとすると、こ
の反転回路(14)の出力の電位v″sは となる。そこでこの電位がv″s=−vsとなるように
−Aの値を定めることにより、液晶セルCには反転され
た同じ信号が再書込されることになり、交流駆動により
静止画表示が行われる。As a result, for example, the signal of the corresponding liquid crystal cell C is extracted in the first half of the pixel switch signal φ H1 , and this signal is amplified.
It is stored in the capacitor (13) through the (12) and the inverting circuit (1
4) is written in the same liquid crystal cell C in the latter half of the pixel switch signal φ H1 through. Here the potential of the signal from the liquid crystal cell C and v s, and the capacitance of the capacitor (13) and C s, the capacitance of the amplifier (12) as C p, the hot side of the condenser (13) potential v 's Is Becomes When the gain of the inverting circuit (14) is -A, the output potential v ″ s of this inverting circuit (14) is Becomes Therefore, by setting the value of -A so that this potential becomes v ″ s = −v s , the same inverted signal is rewritten in the liquid crystal cell C, and a still image is displayed by AC driving. Is done.
さらにスイッチング素子MR1〜MRmのゲート端子には水
平ブランキング信号φHBLKが供給される。このため各信
号ラインL1〜Lmは水平ブランキングごとにターゲッ
ト電圧にリセットされる。このため各信号ラインに残留
した信号がリセットされ、液晶セルCの信号を取出す際
に不要信号が混入されることがなくなる。Further, the horizontal blanking signal φ HBLK is supplied to the gate terminals of the switching elements M R1 to M Rm . Therefore, the signal lines L 1 to L m are reset to the target voltage every horizontal blanking. Therefore, the signal remaining in each signal line is reset, and an unnecessary signal is not mixed in when the signal of the liquid crystal cell C is taken out.
こうして静止画の表示が行われるわけであるが、上述の
装置によれば構成が極めて簡単であると共に、長時間に
亘って表示を行っても信号が劣化されることがなく、常
に良好な静止画表示を行うことができる。Although a still image is displayed in this way, the above-described device has an extremely simple structure and does not deteriorate the signal even when the display is performed for a long time. Images can be displayed.
ところで上述の装置において、−Aの値を上述の要領で
完全に定めるのは不可能である。そこで上述の装置にお
いて正規化回路(15)が設けられる。すなわちこの正規化
回路(15)の入出力特性は第3図に示す通りであって、こ
れを設けることによって−Aの値に多少の誤差があって
も、常に出力信号(再書込信号)を一定の値にすること
ができる。By the way, in the above-mentioned device, it is impossible to completely determine the value of -A in the above-mentioned manner. Therefore, the normalization circuit (15) is provided in the above device. That is, the input / output characteristics of the normalization circuit (15) are as shown in FIG. 3, and by providing this, even if there is some error in the value of −A, the output signal (rewrite signal) is always output. Can be a constant value.
すなわちこのような正規化回路(15)は設けずとも良い
が、これを設けることによって一層長時間の静止画表示
を可能にできるものである。That is, such a normalizing circuit (15) may not be provided, but by providing it, it is possible to display a still image for a longer time.
さらに第4図は、液晶セルCの数を3倍に増して表示を
カラー化する場合であって、各色(赤,緑、青)に対応
する回路が並列に設けられ(R,G,Bのサフィックス
を付して示す)これらを同時に駆動して上述と同様の動
作を行う。この場合に、上述の液晶セルCからの信号の
取出し、反転、再書込の処理はコンデンサを含むために
処理時間が必要であり、上述の構成とすることにより、
その処理時間が長くすることができる。なおこの構成は
単色の表示で画像の密度を高める場合にも適用できる。
逆に処理時間の長い低速の回路を用いる場合にも適用で
きる。Further, FIG. 4 shows a case where the number of liquid crystal cells C is tripled to colorize the display, and circuits corresponding to respective colors (red, green, blue) are provided in parallel (R, G, B). These are simultaneously driven to perform the same operation as described above. In this case, the processing of taking out, inverting and rewriting the signal from the liquid crystal cell C described above requires a processing time because it includes a capacitor.
The processing time can be lengthened. It should be noted that this configuration can also be applied to the case of increasing the density of an image by displaying a single color.
On the contrary, it can be applied to the case where a low-speed circuit having a long processing time is used.
ところで上述の構成の内で、正規化回路(15R)(15G)(15
B)は処理時間は短いものの回路規模が大きい。そこで第
5図に示すように、直列で供給される信号の3画素分を
スイッチング素子M01B,M02B,M03Bで同時化し、コンデン
サ(16R)(16G)(16B)を介してバッファ回路(17R)(17G)(17
B)に供給し、この信号をスイッチング素子MBR,MBG,MBB
を介して上述と同様の各液晶セルに供給すると共に、各
液晶セルからスイッチング素子MAR,MAG,MAB、アンプ(12
R)(12G)(12B)、コンデンサ(13R)(13G)(13B)、反転回路
(14R)(14G)(14B)を通じて取出し、この信号スイッチン
グ素子M01A,M02A,M03Aで直列化して正規化回路(15)に供
給する。なお第6図に各スイッチングのタイムチャート
を示す。これによっても上述と同様の静止画表示を行う
ことができる。By the way, in the above configuration, the normalization circuit (15R) (15G) (15
In B), the processing time is short, but the circuit scale is large. Therefore, as shown in FIG. 5, the switching elements M 01B , M 02B , and M 03B simultaneously synchronize the three pixels of the signal supplied in series, and the buffer circuit (via the capacitors (16R) (16G) (16B)). 17R) (17G) (17
B) and supplies this signal to the switching elements M BR , M BG , M BB.
To each of the same liquid crystal cells as described above via the liquid crystal cells, and the switching elements M AR , M AG , M AB , the amplifier (12
R) (12G) (12B), capacitor (13R) (13G) (13B), inverting circuit
The signals are taken out through (14R), (14G) and (14B), serialized by the signal switching elements M 01A , M 02A and M 03A and supplied to the normalization circuit (15). Note that FIG. 6 shows a time chart of each switching. This also makes it possible to perform still image display similar to that described above.
さらに第7図は6画素を並列にして、画像のより高密度
化、あるいは回路のより低速化を計った場合で、この場
合に回路を3系統ずつ2組(サフィックスO,Eを付し
て示す)に分け、これらを並列に駆動している。この場
合には正規化回路(15O),(15E)も比較的低速にできる。Further, FIG. 7 shows a case in which 6 pixels are arranged in parallel to increase the density of the image or the speed of the circuit. In this case, two sets of circuits are provided for every three systems (suffixes O and E are added). (Shown), and these are driven in parallel. In this case, the normalization circuits (15O) and (15E) can also be made relatively slow.
なおこの装置は、アモルファスシリコン、ポリシリコ
ン、シリコンオンサファイア、有機半導体等のTFTを
用いたアクティブマトリクスによる液晶ディスプレイ装
置に適用できる。Note that this device can be applied to a liquid crystal display device using an active matrix using TFTs such as amorphous silicon, polysilicon, silicon on sapphire, and organic semiconductor.
また上述のシフトレジスタ(2),(4)は装置を構成するI
Cの外部に設けてもよい。The shift registers (2) and (4) described above are I
It may be provided outside C.
さらに表示は点順次、線順次のいずれにも適用可能であ
る。Further, the display can be applied to both dot sequential and line sequential.
本発明によれば、液晶セルCから取出された信号が同じ
液晶セルCに戻されるので、画像のずれが生じることが
なく、特別な走査等が不要で、駆動回路等は従来のもの
がそのまま使用できる。また信号線の電位のリセットを
行っているので、これらによって画質が劣化することが
なく、長時間に亘って良好な静止画表示を行うことがで
きるようになった。According to the present invention, since the signal extracted from the liquid crystal cell C is returned to the same liquid crystal cell C, no image shift occurs, no special scanning or the like is required, and the drive circuit etc. are the same as those of the conventional one. Can be used. Further, since the potential of the signal line is reset, the image quality is not deteriorated by these, and it becomes possible to display a good still image for a long time.
第1図は本発明の一例の構成図、第2図〜第7図はその
説明のための図、第8図,第9図は従来の装置の説明の
ための図である。 L1〜Lmは垂直信号ライン、G1〜Gnはゲート線、
M1〜Mm,M11〜Mnm、MA,MB,MR1〜MRmはス
イッチング素子、(14)は反転回路、(15)は正規化回路で
ある。FIG. 1 is a block diagram of an example of the present invention, FIGS. 2 to 7 are diagrams for explaining the same, and FIGS. 8 and 9 are diagrams for explaining a conventional device. L 1 to L m are vertical signal lines, G 1 to G n are gate lines,
M 1 to M m , M 11 to M nm , M A , M B , and M R1 to M Rm are switching elements, (14) is an inverting circuit, and (15) is a normalizing circuit.
Claims (1)
画素スイッチ信号によって駆動される水平スイッチ素子
を介して映像信号が供給される水平画素数に等しい数の
列線と、走査線スイッチ信号によって選択される水平走
査線数に等しい行線と、上記各列線と行線の交差部にそ
れぞれ上記走査線スイッチ信号によって駆動される画素
スイッチ素子とを備え、マトリクス状に配列された液晶
表示セルを有する液晶ディスプレイ装置において、 上記水平スイッチ素子に共通に上記映像信号を供給する
信号路に接続され、上記画素スイッチ信号の前半にオン
駆動される第1のスイッチ素子と、この第1のスイッチ
素子のオン期間に上記液晶表示セルに記憶された上記映
像信号が上記画素スイッチ及び水平スイッチ素子を介し
て取り出され、この取り出された信号が反転され、この
反転された信号を上記画素スイッチ信号の後半にオン駆
動される第2のスイッチ素子を介して上記信号路に供給
する手段と、上記各列線に上記映像信号の水平ブランキ
ング期間ごとにオン駆動し、リセット電圧を供給する複
数の第3のスイッチ素子を備えたことを特徴とする液晶
ディスプレイ装置。1. A number of column lines equal to the number of horizontal pixels to which a video signal is supplied via a horizontal switch element driven by a pixel switch signal sequentially formed by a horizontal pixel clock, and selected by a scan line switch signal. The number of horizontal scanning lines is equal to the number of horizontal scanning lines, the pixel switching elements driven by the scanning line switching signals are provided at the intersections of the column lines and the row lines, and the liquid crystal display cells are arranged in a matrix. In the liquid crystal display device, a first switch element that is connected to a signal path that supplies the video signal in common to the horizontal switch element and is turned on in the first half of the pixel switch signal, and the first switch element is turned on. During the period, the video signal stored in the liquid crystal display cell is taken out through the pixel switch and the horizontal switch element, Means for inverting the output signal and supplying the inverted signal to the signal path via a second switch element that is turned on in the latter half of the pixel switch signal; A liquid crystal display device comprising a plurality of third switch elements that are turned on for each horizontal blanking period of a signal and supply a reset voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18093684A JPH0614720B2 (en) | 1984-08-30 | 1984-08-30 | LCD display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18093684A JPH0614720B2 (en) | 1984-08-30 | 1984-08-30 | LCD display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6158386A JPS6158386A (en) | 1986-03-25 |
| JPH0614720B2 true JPH0614720B2 (en) | 1994-02-23 |
Family
ID=16091862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18093684A Expired - Lifetime JPH0614720B2 (en) | 1984-08-30 | 1984-08-30 | LCD display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614720B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE37456E1 (en) * | 1987-09-28 | 2001-11-27 | Stmicroelectronics S.A. | Device to monitor the content and/or display of messages |
| JP2000347627A (en) * | 1999-06-02 | 2000-12-15 | Sony Corp | Liquid crystal display |
| JP4607724B2 (en) * | 2005-09-15 | 2011-01-05 | 株式会社東芝 | Image data processing device |
-
1984
- 1984-08-30 JP JP18093684A patent/JPH0614720B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6158386A (en) | 1986-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2767858B2 (en) | Liquid crystal display device | |
| JP2830004B2 (en) | Liquid crystal display device | |
| KR940000599B1 (en) | Liquid crystal display device | |
| KR19990045436A (en) | Image display apparatus and driving method thereof | |
| JPH07118795B2 (en) | Driving method for liquid crystal display device | |
| JP2001134245A (en) | Liquid crystal display | |
| CN1326109C (en) | Liquid crystal electro-optic device | |
| KR100648141B1 (en) | Display device and drive method thereof | |
| JPH084330B2 (en) | Liquid crystal display device | |
| JPH10171421A (en) | Image display device, image display method, display drive device, and electronic device using the same | |
| JP3131411B2 (en) | Liquid crystal display device | |
| JPH0614720B2 (en) | LCD display device | |
| JP2874190B2 (en) | Liquid crystal display device | |
| JP2676916B2 (en) | Liquid crystal display device | |
| JPH10149141A (en) | Liquid crystal display | |
| JPH03167977A (en) | Liquid crystal display device | |
| JPH07281648A (en) | Liquid crystal display device | |
| JPH0450708Y2 (en) | ||
| JP2874180B2 (en) | Liquid crystal display device | |
| JPH03280676A (en) | Drive circuit for liquid crystal display device | |
| JPH0731321B2 (en) | Capacitive load scanning method | |
| JP2676882B2 (en) | Liquid crystal display device | |
| JP2762554B2 (en) | Liquid crystal display device | |
| JP3080054B2 (en) | Liquid crystal display device | |
| JP3080053B2 (en) | Dot sequential driving method for liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |