Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0616108B2 - Semiconductor radiation position detector - Google Patents
[go: Go Back, main page]

JPH0616108B2 - Semiconductor radiation position detector - Google Patents

Semiconductor radiation position detector

Info

Publication number
JPH0616108B2
JPH0616108B2 JP24905083A JP24905083A JPH0616108B2 JP H0616108 B2 JPH0616108 B2 JP H0616108B2 JP 24905083 A JP24905083 A JP 24905083A JP 24905083 A JP24905083 A JP 24905083A JP H0616108 B2 JPH0616108 B2 JP H0616108B2
Authority
JP
Japan
Prior art keywords
output
row
column
signal
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24905083A
Other languages
Japanese (ja)
Other versions
JPS60144685A (en
Inventor
良彦 熊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP24905083A priority Critical patent/JPH0616108B2/en
Publication of JPS60144685A publication Critical patent/JPS60144685A/en
Publication of JPH0616108B2 publication Critical patent/JPH0616108B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01TMEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/29Measurement performed on radiation beams, e.g. position or section of the beam; Measurement of spatial distribution of radiation
    • G01T1/2914Measurement of spatial distribution of radiation
    • G01T1/2921Static instruments for imaging the distribution of radioactivity in one or two dimensions; Radio-isotope cameras
    • G01T1/2928Static instruments for imaging the distribution of radioactivity in one or two dimensions; Radio-isotope cameras using solid state detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Measurement Of Radiation (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、半導体放射線位置検出装置の改良に関する
もので、この半導体放射線位置検出装置は、たとえば核
医学診断で通常使用されているシンチレーションカメラ
やエミッションCT装置(コンピュータ断層撮影装置)
のように特定のエネルギの放射線の2次元的位置を検出
することによって特定のRI核種の分布イメージを得る
のに有用であり、あるいは他に理工学の分野等で使用さ
れる。
TECHNICAL FIELD The present invention relates to an improvement of a semiconductor radiation position detecting device, and this semiconductor radiation position detecting device is, for example, a scintillation camera normally used in nuclear medicine diagnosis. And emission CT equipment (Computer tomography equipment)
It is useful to obtain a distribution image of a specific RI nuclide by detecting the two-dimensional position of radiation having a specific energy as described above, or is used in other fields such as science and engineering.

(ロ)従来技術 従来の2次元的な半導体放射線位置検出装置は、たとえ
ば検出画素がn×nの行列配置の場合その1つ1つの画
素にプリアンプを設けてはnが大きいと非常に高価で複
雑となるため、一般に直交短冊型電極方式(Checker-Bo
ard-Type)のように、各行、各列毎に信号線を共通化し
て、各行毎および各列毎に共通に信号を取り出すように
している。この場合、各行、各列毎にプリアンプを設け
る方法(すなわちプリアンプ数は2n個)のほかに、抵
抗電荷分割方式や遅延線による時間差測定方式のように
プリアンプをさらに減少させる方法(たとえばプリアン
プ数は4個)などがある。この中で、各行、各列毎にプ
リアンプを設ける方式が本質的に空間分解能が最も優れ
ているが、従来では、一般にプリアンプのほかに波形整
形増幅器とディスクリミネータ(波高弁別をなすもので
シングルチャネルアナライザを使用することもできる)
も各行、各列毎に必要となり、あまりnが大きい場合に
は回路の複雑化と高コスト化を招くという欠点がある。
(B) Conventional Technology In a conventional two-dimensional semiconductor radiation position detecting device, for example, when the detection pixels are arranged in a matrix of n × n, providing a preamplifier for each pixel is very expensive when n is large. Due to the complexity, the rectangular strip electrode method (Checker-Bo
ard-Type), a signal line is shared for each row and each column so that a signal can be extracted commonly for each row and each column. In this case, in addition to the method of providing a preamplifier for each row and each column (that is, the number of preamplifiers is 2n), a method of further reducing preamplifiers such as a resistance charge division method or a time difference measurement method using a delay line (for example, 4) etc. Of these, the method in which a preamplifier is provided for each row and column is essentially the best in spatial resolution, but in the past, in general, in addition to the preamplifier, a waveform shaping amplifier and a discriminator (a single wave height discriminator is used. You can also use a channel analyzer)
Is required for each row and each column, and if n is too large, the circuit becomes complicated and the cost becomes high.

つぎに、この各行、各列毎にプリアンプを設ける方式の
半導体放射線位置検出装置の従来例について説明する。
ここでは説明の便宜上検出画素が16×16のマトリク
スの場合であるとする。第1図は、代表的な直交短冊型
電極方式(Checker-Board-Type)を用いた半導体検出部
を示し、放射線検出用半導体基板1はGeやSiの元素
半導体かCdTeやHgI等の化合物半導体よりな
り、接地側電極(仮想的接地の場合も含む)21〜21
6とバイアス印加側電極31〜316の互いに対向する
平行平板電極ではさまれ、ガンマ線等の測定すべき放射
線は図示されていないコリメータを通してどちらか一方
の電極面(第1図ではバイアス印加側電極面)から入射
される(特に通常良く用いられる平行多孔コリメータの
場合は上記電極面に対して垂直な方向から入射され
る)。なお、半導体基板1は、Ge,Si等では高純度
半導体の空乏層またはリチウムイオン等で補償した真性
領域でなり、各電極21〜216、31〜316はp
またはn層を有するが、Hgl及び高抵抗型CdT
eの場合は絶縁性が高いため基板1が結晶自身であり、
各電極21〜216、31〜316はPd,Ge等の蒸
着やアカダック塗布等で形成されている。
Next, a conventional example of the semiconductor radiation position detecting device of the type in which a preamplifier is provided for each row and each column will be described.
Here, for convenience of explanation, it is assumed that the detection pixels are in a 16 × 16 matrix. FIG. 1 shows a semiconductor detection unit using a typical orthogonal strip electrode system (Checker-Board-Type). The radiation detection semiconductor substrate 1 is a Ge or Si elemental semiconductor or a compound such as CdTe or HgI 2 . It is made of a semiconductor, and the ground side electrodes (including the case of virtual ground) 21 to 21.
6 and the bias applying side electrodes 31 to 316 are sandwiched by parallel plate electrodes facing each other, and radiation to be measured such as gamma rays passes through a collimator (not shown) and either one of the electrode surfaces (the bias applying side electrode surface in FIG. 1). ) (Especially in the case of a commonly used parallel porous collimator, it is incident from a direction perpendicular to the electrode surface). The semiconductor substrate 1 is a depletion layer of a high-purity semiconductor such as Ge or Si, or an intrinsic region compensated by lithium ions, and the electrodes 21 to 216 and 31 to 316 are p +.
Or having an n + layer, but with Hgl 2 and high resistance CdT
In the case of e, since the insulating property is high, the substrate 1 is the crystal itself,
The electrodes 21 to 216 and 31 to 316 are formed by vapor deposition of Pd, Ge or the like, Acadak coating, or the like.

接地側電極はX方向に分割された16個の短冊状電極2
1〜216で構成され、各電極21〜216は直流結合
により対応するプリアンプ6a1〜6a16の各々に接
続され、これらから電圧出力VX1〜VX16の各々が
得られる。接地側電極21〜216は実際に抵抗を通し
て接地されてもまたはプリアンプ6a1〜6a16によ
り仮想的に接地されてもよい。バイアス印加側電極は、
X方向と直交するY方向に分割された16個の短冊状電
極31〜316で構成され、、各電極31〜316はそ
れぞれ対応するバイアス抵抗41〜416を通して高圧
電源に接続されており、また、各コンデンサ51〜51
6を通して対応するプリアンプ6b1〜6b16に交流
結合でそれぞれ接続され、電圧出力VY1〜VY16の
各々が得られる。したがって、半導体基板1内のどこか
で放射線が吸収されると、その放射線のエネルギに比例
する量の多数の電子−正孔対が生じ、電子群と正孔群は
各々反対方向に移動し、最も近い位置の電極(つまり電
極21〜216のいずれかと電極31〜316のいずれ
か)に接近し、到着する。プリアンプ6a1〜6a1
6,6b1〜6b16はたとえば電荷感度型プリアンプ
であり、その出力段に電圧増幅段または波形整形電圧増
幅段を含んでいてもよい。上記放射線に起因して、その
入射位置に最近接の電極2i,3j(但しi,jは1≦
i,j≦16の整数)には電荷が誘起され、その結果対
応するプリアンプ6ai,6bjから電圧信号が出力さ
れることにより、上記放射線の入射位置を識別すること
ができる。
The ground side electrodes are 16 strip-shaped electrodes 2 divided in the X direction.
1 to 216, each of the electrodes 21 to 216 is connected to each of the corresponding preamplifiers 6a1 to 6a16 by DC coupling, and the voltage outputs VX1 to VX16 are obtained from them. The ground electrodes 21 to 216 may be actually grounded through a resistor or may be virtually grounded by the preamplifiers 6a1 to 6a16. The bias applying electrode is
It is composed of 16 strip-shaped electrodes 31 to 316 divided in the Y direction orthogonal to the X direction, and each of the electrodes 31 to 316 is connected to a high voltage power source through a corresponding bias resistor 41 to 416, and Each capacitor 51-51
6 are connected to corresponding preamplifiers 6b1 to 6b16 by AC coupling, respectively, and voltage outputs VY1 to VY16 are obtained. Therefore, when the radiation is absorbed somewhere in the semiconductor substrate 1, a large number of electron-hole pairs having an amount proportional to the energy of the radiation are generated, and the electron group and the hole group move in opposite directions, The closest electrode (that is, any of the electrodes 21 to 216 and any of the electrodes 31 to 316) approaches and arrives. Preamplifiers 6a1-6a1
6, 6b1 to 6b16 are, for example, charge-sensitive preamplifiers, and the output stage thereof may include a voltage amplification stage or a waveform shaping voltage amplification stage. Due to the above radiation, the electrodes 2i and 3j closest to the incident position (where i and j are 1 ≦
An electric charge is induced in (i, j ≦ 16), and as a result, voltage signals are output from the corresponding preamplifiers 6ai and 6bj, whereby the incident position of the radiation can be identified.

各プリアンプ出力VX1〜VX16、VY1〜VY16
の処理回路は従来ではたとえば第2図のように構成され
ていた。この第2図で、X方向の位置情報を有する各プ
リアンプの出力VX1〜VX16は、対応する各波形整
形増幅器7a1〜7a16に入力され、出力信号VE1
〜VE16がそれぞれ得られる。各ディスクリミネータ
8a1〜8a16は、コンパレータ等で構成され、入力
された信号VE1〜VE16が予め設定されたスレッシ
ョルド電圧VTHを越えるときのみデジタルパルス信号
Px1〜Px16をそれぞれ出力する。このデジタルパ
ルス信号Px1〜Px16はOR回路9a、ラッチ回路
11aおよびアナログ・マルチプレクサ15の制御側に
入力される。デジタルパルス信号Px1〜Px16のう
ち少なくとも1つ以上が出力されたときOR回路9aか
らパルス信号T1xが出力され、この信号T1xは同時
計数およびタイミング制御回路10に入力され、通常は
対応する信号T2xがすみやかにこの同時計数およびタ
イミング制御回路10よりラッチ回路11aに伝達され
てこのラッチ回路11aの内容を固定する(ラッチ回路
11aはD型ラッチ回路またはD型フリップフロップで
構成される)。固定されたラッチ回路11aの出力は、
エンコーダ12aに入力されてコード化された後にラッ
チ回路13aに入力される一方、同時計数およびタイミ
ング制御回路10にも入力され、デジタルパルス信号P
x1〜Px16のうち2個以上が同時に出力されていな
いかどうかを識別する(たとえばパリティ・ジェネレー
タ/チェッカーIC等を利用して識別する)。
Preamplifier outputs VX1 to VX16, VY1 to VY16
The processing circuit of 1 has been conventionally constructed as shown in FIG. In FIG. 2, outputs VX1 to VX16 of each preamplifier having position information in the X direction are input to corresponding waveform shaping amplifiers 7a1 to 7a16, and output signal VE1.
~ VE16 are obtained respectively. Each of the discriminators 8a1 to 8a16 is composed of a comparator or the like, and outputs the digital pulse signals Px1 to Px16, respectively, only when the input signals VE1 to VE16 exceed a preset threshold voltage VTH. The digital pulse signals Px1 to Px16 are input to the control side of the OR circuit 9a, the latch circuit 11a, and the analog multiplexer 15. When at least one of the digital pulse signals Px1 to Px16 is output, the pulse signal T1x is output from the OR circuit 9a, this signal T1x is input to the coincidence counting and timing control circuit 10, and normally the corresponding signal T2x is output. The coincidence counting and timing control circuit 10 quickly transmits the latch circuit 11a to fix the contents of the latch circuit 11a (the latch circuit 11a is composed of a D-type latch circuit or a D-type flip-flop). The output of the fixed latch circuit 11a is
While being inputted to the encoder 12a and coded and then inputted to the latch circuit 13a, it is also inputted to the coincidence counting and timing control circuit 10, and the digital pulse signal P
It is determined whether or not two or more of x1 to Px16 are not simultaneously output (for example, a parity generator / checker IC is used for identification).

同様に、Y方向の位置情報を有する各プリアンプの出力
VY1〜VY16は対応する波形整形増幅器7b1〜7
b16に入力され、得られた各信号VE1′〜VE1
6′はそれぞれ対応する各ディスクリミネータ8b1〜
8b16に入力され、上記スレッショルド電圧VTHを
越えるときのみデジタルパルス信号Py1〜Py16が
それぞれ出力される。このデジタルパルス信号Py1〜
Py16はOR回路9b、ラッチ回路11bに入力さ
れ、デジタルパルス信号Py1〜Py16のうち少なく
とも1つ以上が出力されたときOR回路9bからパルス
信号T1yが出力され、この信号T1yは同時計数およ
びタイミング制御回路10に入力され、通常は対応する
信号T2yがすみやかにこの同時計数およびタイミング
制御回路10よりラッチ回路11bに伝達されてこのラ
ッチ回路11bの内容を固定する。固定されたラッチ回
路11bの出力は、エンコーダ12bに入力されてコー
ド化された後にラッチ回路13bに入力される一方、同
時計数およびタイミング制御回路10にも入力され、デ
ジタルパルス信号Py1〜Py16のうち2個以上が同
時に出力されていないかどうかを識別する。
Similarly, outputs VY1 to VY16 of the respective preamplifiers having position information in the Y direction are corresponding waveform shaping amplifiers 7b1 to 7b7.
The signals VE1 'to VE1 obtained by inputting to b16
6'is a corresponding discriminator 8b1 to 8b1
8b16, and the digital pulse signals Py1 to Py16 are output only when the threshold voltage VTH is exceeded. This digital pulse signal Py1
The Py16 is input to the OR circuit 9b and the latch circuit 11b, and when at least one of the digital pulse signals Py1 to Py16 is output, the OR circuit 9b outputs a pulse signal T1y, and this signal T1y is used for simultaneous counting and timing control. The corresponding signal T2y, which is input to the circuit 10, is normally immediately transmitted from the coincidence counting and timing control circuit 10 to the latch circuit 11b to fix the content of the latch circuit 11b. The output of the fixed latch circuit 11b is input to the encoder 12b, coded, and then input to the latch circuit 13b, while being also input to the coincidence counting and timing control circuit 10, among the digital pulse signals Py1 to Py16. Identify whether two or more are output at the same time.

また、アナログ・マルチプレクサ15のデータ側には信
号VE1〜VE16が入力され、このアナログ・マルチ
プレクサ15は、ディスクリミネータ8a1〜8a16
の各々のうちパルス信号を出力したディスクリミネータ
に対応する波形整形増幅器つまり波形整形増幅器7a1
〜7a16のいずれかの出力信号のみを、後続の主増幅
器16に通すアナログ・スイッチで構成されており、信
号VE1〜VE16の各信号を単純に加算して主増幅器
16に入力する場合に比べて雑音を減少させる(すなわ
ちエネルギ分解能の低下を防ぐ)働きをする。
The signals VE1 to VE16 are input to the data side of the analog multiplexer 15, and the analog multiplexer 15 has the discriminators 8a1 to 8a16.
Of the waveform shaping amplifier corresponding to the discriminator that outputs the pulse signal, that is, the waveform shaping amplifier 7a1
7a16 is composed of an analog switch for passing only one of the output signals to the subsequent main amplifier 16, and compared with the case where each of the signals VE1 to VE16 is simply added and input to the main amplifier 16. It serves to reduce noise (i.e. prevent a reduction in energy resolution).

主増幅器16の出力であるエネルギ信号Zは、波高分析
器17に入力され、予め設定された1個または複数個の
エネルギ範囲(窓)内に含まれているか否かが判定さ
れ、含まれているときは信号Sを同時計数およびタイミ
ング制御回路10に入力する。
The energy signal Z, which is the output of the main amplifier 16, is input to the wave height analyzer 17, and it is determined whether or not it is included in one or a plurality of preset energy ranges (windows). If so, the signal S is input to the simultaneous counting and timing control circuit 10.

この同時計数およびタイミング制御回路10では、 信号Px1〜Px16のうち1個だけが出力されてい
ること、 信号Py1〜Py16のうち1個だけが出力されてい
ること、 信号T1xに関する信号と、信号T1yに関する信号
とが一定の時間範囲内で同時であること(すなわち同時
計数)、 信号Sが波高分析器17から出力されていること、 の4つの条件が満たされているか否かの判定を行ない、
これらが全て満たされているとき信号T3が出力されて
ラッチ回路13a,13bの内容を固定し、さらに一定
時間後にアンブランク信号が出力され、CRT表示装置
18に入力される。固定されたラッチ回路13a,13
bの各出力Dig.XおよびDig.Yはデジタル位置
信号であり、それぞれD/A変換器およびドライバ14
a,14bでアナログ位置信号X、Yに変換され、CR
T表示装置18へ入力され、2次元のイメージが表示さ
れる。
In the coincidence counting and timing control circuit 10, only one of the signals Px1 to Px16 is output, only one of the signals Py1 to Py16 is output, a signal related to the signal T1x, and a signal T1y. It is determined whether or not the following four conditions are satisfied, that is, the signal with respect to is simultaneous within a certain time range (that is, coincidence counting), the signal S is output from the wave height analyzer 17, and
When all of these are satisfied, the signal T3 is output to fix the contents of the latch circuits 13a and 13b, and after a certain time, an unblank signal is output and input to the CRT display device 18. Fixed latch circuits 13a, 13
b for each output Dig. X and Dig. Y is a digital position signal, and each is a D / A converter and driver 14
a, 14b are converted to analog position signals X and Y, and CR
It is input to the T display device 18, and a two-dimensional image is displayed.

なお、この第2図では説明を簡略化するために省略した
が、ラッチ回路13a,13bにおいて、上記エンコー
ダ12a,12bの出力であるコード化信号は上位ビッ
ト部に入力し、乱数発生器(たとえばカウンタ等を利用
して構成できる)の出力を下位ビット部に入力して、両
方合わせてD/A変換することにより、画素毎にイメー
ジが集中することを防いで、見易いものとすることが実
際には必要である。
Although omitted in FIG. 2 for simplification of description, in the latch circuits 13a and 13b, the coded signals output from the encoders 12a and 12b are input to the high-order bit section to generate a random number generator (for example, (It can be configured using a counter, etc.) is input to the lower bit part and both are D / A converted to prevent the image from concentrating on each pixel and make it easier to see. Is necessary for.

同時計数およびタイミング制御回路10では、信号T1
x(またはT1y)が入力されて信号T2y(またはT
2y)が生じる場合、その後に続いて起きた別の事象に
起因する信号T1x(またはT1y)が入力されても前
事象に関する処理時間の間は受け付けを禁止、すなわち
後の信号に関して信号T2x(またはT2y)を発生し
ないように構成され、また信号Gをアナログ・マルチプ
レクサ15に与えてスイッチ状態を一定時間の間固定す
るように構成される。さらに、上記4条件のいずれか1
つでも満たされない場合には直ちにリセット状態に戻る
ように構成されているものとする。
In the coincidence counting and timing control circuit 10, the signal T1
x (or T1y) is input and the signal T2y (or T
2y) occurs, even if the signal T1x (or T1y) resulting from another event that occurs subsequently is input, reception is prohibited during the processing time relating to the previous event, that is, the signal T2x (or T2x (or T2y) is not generated, and the signal G is applied to the analog multiplexer 15 to fix the switch state for a certain time. Furthermore, any one of the above four conditions
If any of the conditions is not satisfied, the reset state is immediately returned.

また、第2図の代わりに、第3図のようにエネルギ信号
用の波形整形に、波形整形増幅器7a1〜7a16を使
用せず、主増幅器16のみを使用してもよい。
Instead of FIG. 2, the waveform shaping amplifiers 7a1 to 7a16 may not be used for waveform shaping for the energy signal as shown in FIG. 3, and only the main amplifier 16 may be used.

さらに、第2図における波形整形増幅器7a1〜7a1
6の部分を、ディスクリミネータ8a1〜8a16への
入力用の波形整形増幅器(たとえば時定数が短い)と、
エネルギ信号用すなわちアナログ・マルチプレクサ15
への入力用の波形整形増幅器(たとえば時定数が長い)
との2種類に分けて構成することも考えられる。
Further, the waveform shaping amplifiers 7a1 to 7a1 in FIG.
6 is a waveform shaping amplifier (for example, having a short time constant) for input to the discriminators 8a1 to 8a16,
Energy signal or analog multiplexer 15
Shaping amplifier for input to (for example, long time constant)
It is also conceivable to divide it into two types.

(ハ)目的 この発明は、前述のような各行毎および各列毎にプリア
ンプを設けるタイプにおいて、行数、列数が多い場合に
回路を簡素化するとともにその結果低コスト化すること
ができる半導体放射線位置検出装置を提供することを目
的とする。
(C) Purpose The present invention is a semiconductor that simplifies the circuit when the number of rows and columns is large in the type in which the preamplifier is provided for each row and each column as described above and, as a result, reduces the cost. An object is to provide a radiation position detecting device.

(ニ)構成 この発明による半導体放射線位置検出装置においては、
放射線検出用半導体基板を互いに対向する2つの電極で
挟んでなる検出画素を複数個マトリクス的に配列した組
立体と、 これらの対向電極のうちの一方より上記マトリクスの行
毎に共通に設けたプリアンプを介して行毎の出力を取り
出す行方向信号取り出し手段と、 上記対向電極のうちの他方より上記マトリクスの列毎に
共通に設けたプリアンプを介して列毎の出力を取り出す
列方向信号取り出し手段と、 上記行方向信号取り出し手段より取り出された行毎の出
力を複数個ずつグループ化して複数個のブロックに分け
て、その各ブロック内の複数個の出力が導かれる各ブロ
ック毎の第1の行方向加算手段と、 該第1の行方向加算手段の各々の出力がそれぞれ入力さ
れる各ブロック毎の第1の行方向波高弁別手段と、 該第1の行方向波高弁別手段からの出力が入力され、ど
の行方向ブロックの出力であるかを表わす行方向の第1
のコード信号を得る第1の行方向エンコーダと、 上記の行毎の出力に関するすべてのブロックにつき同一
順序で各ブロック内の複数出力にそれぞれ番号を付して
その付された番号が同じである出力同士を加算する各番
号毎の第2の行方向加算手段と、 該第2の行方向加算手段の各々の出力がそれぞれ入力さ
れる各番号毎の第2の行方向波高弁別手段と、 該第2の行方向波高弁別手段からの出力が入力され、ど
の番号の出力であるかを表わす行方向の第2のコード信
号を得る第2の行方向エンコーダと、 これら第1、第2のコード信号によりどの行で出力が生
じたかを表わす行方向位置信号を得る行方向位置信号出
力手段と、 上記列方向信号取り出し手段より取り出された列毎の出
力を複数個ずつグループ化して複数個のブロックに分け
て、その各ブロック内の複数個の出力が導かれる各ブロ
ック毎の第1の列方向加算手段と、 該第1の列方向加算手段の各々の出力がそれぞれ入力さ
れる各ブロック毎の第1の列方向波高弁別手段と、 該第1の列方向波高弁別手段からの出力が入力され、ど
の列方向ブロックの出力であるかを表わす列方向の第1
のコード信号を得る第1の列方向エンコーダと、 上記の列毎の出力に関するすべてのブロックにつき同一
順序で各ブロック内の複数出力にそれぞれ番号を付して
その付された番号が同じである出力同士を加算する各番
号毎の第2の列方向加算手段と、 該第2の列方向加算手段の各々の出力がそれぞれ入力さ
れる各番号毎の第2の列方向波高弁別手段と、 該第2の列方向波高弁別手段からの出力が入力され、ど
の番号の出力であるかを表わす列方向の第2のコード信
号を得る第2の列方向エンコーダと、 これら第1、第2のコード信号によりどの列で出力が生
じたかを表わす列方向位置信号を得る列方向位置信号出
力手段と、 上記対向する電極のうちの一方の側からの出力と他方の
側からの出力とが所定の時間範囲内で同時であるか否か
を検出する同時計数手段と、 上記対向電極の少なくとも一方の側から得たエネルギ信
号が1個以上の所定のエネルギ範囲に入っているか否か
を識別する波高分析手段と が備えられていることが特徴となっている。
(D) Configuration In the semiconductor radiation position detecting device according to the present invention,
An assembly in which a plurality of detection pixels sandwiching a radiation detection semiconductor substrate between two electrodes facing each other are arranged in a matrix, and a preamplifier commonly provided for each row of the matrix from one of these counter electrodes. Row direction signal extraction means for extracting the output for each row via the column direction signal extraction means for extracting the output for each column from the other of the counter electrodes through a preamplifier provided in common for each column of the matrix. A first row for each block into which a plurality of outputs for each row extracted by the row-direction signal extracting means are grouped into a plurality of blocks and a plurality of outputs in each block are guided. Direction adding means, first row direction wave height discriminating means for each block to which respective outputs of the first row direction adding means are input, and the first row direction wave height valve The output from the means is input, a first row representing whether the output of any row block
The first row-direction encoder that obtains the code signal of the above and the output in which the plurality of outputs in each block are numbered in the same order for all the blocks related to the output for each row and the numbered numbers are the same Second row direction addition means for each number for adding each other, second row direction wave height discrimination means for each number to which the output of each of the second row direction addition means is input, and A second row-direction encoder that receives the output from the second row-direction wave height discriminating means and obtains a second code signal in the row direction that represents which number of the output, and these first and second code signals Row-direction position signal output means for obtaining a row-direction position signal indicating in which row an output has occurred and a plurality of outputs for each column extracted by the column-direction signal extraction means are grouped into a plurality of blocks. Divided into First column direction addition means for each block to which a plurality of outputs in each block are guided, and first column for each block to which each output of the first column direction addition means is input Directional wave height discriminating means, and an output from the first columnar wave height discriminating means is input, and a column direction first indicating the output of which column direction block is output.
And a first column direction encoder that obtains the code signal of the above, and an output in which the same number is assigned to each of the multiple outputs in each block in the same order for all the blocks related to the output for each column described above. Second column direction addition means for each number for adding each other, second column direction wave height discrimination means for each number to which an output of each of the second column direction addition means is input, A second column-direction encoder, which receives the output from the second column-direction wave height discriminating means and obtains a second code signal in the column direction that represents which number of the output, and these first and second code signals A column direction position signal output means for obtaining a column direction position signal indicating in which column an output has occurred, and an output from one side of the opposing electrodes and an output from the other side thereof are within a predetermined time range. Whether it is simultaneous within It is characterized in that it is provided with coincidence counting means for outputting and wave height analyzing means for discriminating whether or not the energy signal obtained from at least one side of the counter electrode is within one or more predetermined energy ranges. Has become.

(ホ)実施例 第4図はこの発明の一実施例を示すものであるが、第2
図の回路においてX方向とY方向の信号処理がエネルギ
信号の関係を除いて同じであったのと同様に、以下に述
べる実施例でもX方向とY方向の信号処理は同じである
とし、簡単化のため第4図ではX方向の信号処理に関し
てのみ図示している。また、主増幅器16および波高分
析器17の部分は第2図の場合と同様であり、ラッチ回
路13a,13b以降も第2図の場合と同様である。第
4図は、特に、X方向の位置情報を有する各プリアンプ
出力VX1〜VX16を4ずつにまとめ、VX1〜VX
4のブロック、VX5〜VX8のブロック、VX9〜V
X12のブロック、VX13〜VX16のブロックの4
つのブロックに分けた場合の例を示している。
(E) Embodiment FIG. 4 shows an embodiment of the present invention.
Similarly to the case where the signal processing in the X direction and the Y direction in the circuit shown in the figure is the same except for the relationship of the energy signal, the signal processing in the X direction and the Y direction is the same in the embodiments described below. For simplicity, FIG. 4 shows only the signal processing in the X direction. The main amplifier 16 and the wave height analyzer 17 are the same as in the case of FIG. 2, and the latch circuits 13a and 13b and the subsequent parts are also the same as in the case of FIG. In particular, FIG. 4 shows that each of the preamplifier outputs VX1 to VX16 having position information in the X direction is grouped into four, and VX1 to VX are combined.
4 blocks, VX5-VX8 blocks, VX9-V
X12 block, VX13 to VX16 block 4
An example is shown in which it is divided into two blocks.

第1のブロック内の信号VX1〜VX4は加算器100
a1に入力され、その加算出力が波形整形増幅器107
a1に入力され、出力信号VE1uが得られる。同様
に、第2のブロック内の信号VX5〜VX8、第3のブ
ロック内の信号VX9〜VX12および第4のブロック
内の信号VX13〜VX16は、それぞれ対応する加算
器100a2,100a3および100a4を経て対応
する波形整形増幅器107a2,107a3および10
7a4に入力され、出力信号VE2u,VE3uおよび
VE4uがそれぞれ得られる。また、各ブロック内の第
1番の信号VX1,VX5,VX9およびVX13のグ
ループは加算器100a1′にも入力され、その加算出
力は波形整形増幅器107a1′に入力され、出力信号
VE1lが得られる。同様に、各ブロック内の第2番の
信号VX2,VX6,VX10およびVX14、第3番
の信号VX3,VX7,VX11およびVX15,およ
び第4番の信号VX4,VX8,VX12およびVX1
6の各グループは、それぞれ対応する加算器100a
2′,100a3′および100a4′を経て対応する
波形整形増幅器107a2′,107a3′および10
7a4′に入力され、各出力信号VE21,VE31お
よびVE41が得られる。
The signals VX1 to VX4 in the first block are added by the adder 100.
a1 and its added output is the waveform shaping amplifier 107.
It is input to a1 and an output signal VE1u is obtained. Similarly, the signals VX5 to VX8 in the second block, the signals VX9 to VX12 in the third block, and the signals VX13 to VX16 in the fourth block correspond via adders 100a2, 100a3 and 100a4, respectively. Waveform shaping amplifiers 107a2, 107a3 and 10
7a4, and output signals VE2u, VE3u and VE4u are obtained. The first group of signals VX1, VX5, VX9 and VX13 in each block is also input to the adder 100a1 ', and the added output is input to the waveform shaping amplifier 107a1' to obtain the output signal VE1l. Similarly, the second signals VX2, VX6, VX10 and VX14, the third signals VX3, VX7, VX11 and VX15, and the fourth signals VX4, VX8, VX12 and VX1 in each block are included.
Each group of 6 has a corresponding adder 100a.
2 ', 100a3' and 100a4 'and corresponding waveform shaping amplifiers 107a2', 107a3 'and 10
7a4 ', and output signals VE21, VE31 and VE41 are obtained.

ディスクリミネータ108a1〜108a4,108a
1′〜108a4′の各々は、入力された信号VE1u
〜VE4u,VE1l〜VE4lのそれぞれが予め設定
されたスレッショルド電圧VTHを越えるときのみデジ
タルパルス信号Px1u〜Px4u,Px1l〜Px4
lをそれぞれ出力する。信号Px1u〜Px4uはOR
回路109a,ラッチ回路111aおよびアナログ・マ
ルチプレクサ115の制御側に入力され、信号Px1l
〜Px4lはOR回路109a′,ラッチ回路111
a′およびアナログ・マルチプレクサ115,の制御側
に入力される。信号Px1u〜Px4uのうち少なくと
も1個以上の信号が出力されたときはOR回路109a
からパルス信号T1xuが出力され、この信号T1xu
は同時計数およびタイミング制御回路110に入力さ
れ、通常は対応する信号T2xuがすみやかに該回路1
10よりラッチ回路111aに伝達されてラッチ回路1
11aの内容を固定する。同様に信号Px1l〜Px4
lのうち少なくとも1個以上の信号が出力されたときは
OR回路109a′からパルス信号T1xが出力され、
この信号T1xlは同時計数およびタイミング制御回路
110に入力され、通常は対応する信号T2xlがすみ
やかに該回路110よりラッチ回路111a′に伝達さ
れてラッチ回路111a′の内容を固定する。固定され
たラッチ回路111a,111a′の出力は、それぞれ
対応するエンコーダ112a,112a′に入力されて
コード化される。エンコーダ112aからのコード信号
はラッチ回路13aの上位ビット部に、またエンコーダ
112a′からのコード信号はラッチ回路13aの下位
ビット部にそれぞれ入力される。またラッチ回路111
a,111a′の出力は同時計数およびタイミング制御
回路110にも入力され、信号Px1u〜Px4uのう
ち2個以上の信号が同時に出力されていないかどうか、
また信号Px1l〜Px4lのうち2個以上の信号が同
時に出力されていないかどうか、の識別がなされる。
Discriminators 108a1 to 108a4, 108a
Each of 1'-108a4 'receives the input signal VE1u.
.About.VE4u, VE1l to VE4l exceed the preset threshold voltage VTH respectively, the digital pulse signals Px1u to Px4u, Px1l to Px4
Output l respectively. The signals Px1u to Px4u are OR
The signal Px1l is input to the control side of the circuit 109a, the latch circuit 111a, and the analog multiplexer 115.
~ Px4l is an OR circuit 109a 'and a latch circuit 111
a'and the control side of the analog multiplexer 115. When at least one of the signals Px1u to Px4u is output, the OR circuit 109a
Outputs a pulse signal T1xu, and this signal T1xu
Is input to the coincidence counting and timing control circuit 110, and normally the corresponding signal T2xu is promptly output from the circuit 1
10 is transmitted to the latch circuit 111a and is transmitted to the latch circuit 1a.
The contents of 11a are fixed. Similarly, signals Px1l to Px4
When at least one signal of l is output, the pulse signal T1x is output from the OR circuit 109a ′,
This signal T1xl is input to the coincidence counting and timing control circuit 110, and normally the corresponding signal T2xl is promptly transmitted from the circuit 110 to the latch circuit 111a 'to fix the contents of the latch circuit 111a'. The outputs of the fixed latch circuits 111a and 111a 'are input to the corresponding encoders 112a and 112a', respectively, and coded. The code signal from the encoder 112a is input to the upper bit portion of the latch circuit 13a, and the code signal from the encoder 112a 'is input to the lower bit portion of the latch circuit 13a. In addition, the latch circuit 111
The outputs of a and 111a ′ are also input to the coincidence counting and timing control circuit 110, and whether two or more signals among the signals Px1u to Px4u are not output at the same time,
Further, it is discriminated whether or not two or more signals among the signals Px1l to Px4l are simultaneously output.

Y方向に関しても同様であり、信号T1yu,T1y
l,T2yu,T2ylの各々はX方向に関する信号T
1xu,T1xl,T2xu,T2xlの各々に対応
し、またディスクリミネータ108b1〜108b4,
108b1′〜108b4′の各デジタルパルス信号P
y1u〜Py4u、Py1l〜Py4lはX方向に関す
る信号Px1u〜Px4u、Px1l〜Px4lの各々
に対応して存在する。
The same applies to the Y direction, and signals T1yu and T1y
1, T2yu, T2yl are signals T in the X direction.
1xu, T1xl, T2xu, T2xl, and discriminators 108b1 to 108b4.
Each of the digital pulse signals P of 108b1 'to 108b4'
y1u to Py4u and Py1l to Py4l are present corresponding to the signals Px1u to Px4u and Px1l to Px4l in the X direction.

また、アナログ・マルチプレクサ115、115′のデ
ータ側には信号VE1u〜VE4u、VE1l〜VE4
lがそれぞれ入力され、信号Px1u〜Px4uおよび
信号Px1l〜Px4lによってそれぞれ選択された信
号のみが通過させられる。さらに、アナログ・アルチプ
レクサ115,115′の各出力は加算器101で加算
された後に主増幅器16に入力される。主増幅器16と
波高分析器17は第2図の場合と同様で、信号Sが同時
計数およびタイミング制御回路110に入力される。
The signals VE1u to VE4u and VE1l to VE4 are provided on the data side of the analog multiplexers 115 and 115 '.
1 is respectively inputted, and only the signals respectively selected by the signals Px1u to Px4u and the signals Px1l to Px4l are passed. Further, the outputs of the analog analog multiplexers 115 and 115 ′ are added by the adder 101 and then input to the main amplifier 16. The main amplifier 16 and the wave height analyzer 17 are the same as in the case of FIG. 2, and the signal S is input to the coincidence counting and timing control circuit 110.

同時計数およびタイミング制御回路110では、 信号Px1u〜Px4uのうち1個だけが出力されて
いること、 信号Px1l〜Px4lのうち1個だけが出力されて
いること、 信号Py1u〜Py4uのうち1個だけが出力されて
いること、 信号Py1l〜Py4lのうち1個だけが出力されて
いること、 信号T1xu,T1xl,T1yuおよびT1ylに
関する各タイミング信号が、4個全てについて、一定の
時間範囲内で同時であること(すなわち同時計数)、 信号Sが波高分析器17から出力されていること、 の6つの条件の全てが満足されているときに、信号T3
が出力され、ラッチ回路13a,13bの内容を固定
し、さらに一定時間後にアンブランク信号が出力され
る。なお、ラッチ回路13a,13b、D/A変換器お
よびドライバ14a,14b,およびCRT表示装置1
8に関しては第2図と同様である。また連続して信号T
1xu(またはT1xl,T1yu,T1yl)が発生
したときの処理、すなわち後事象に関する受け付けの禁
止や、信号Gおよびリセット処理に関しては第2図と同
様である。
In the coincidence counting and timing control circuit 110, only one of the signals Px1u to Px4u is output, only one of the signals Px1l to Px4l is output, only one of the signals Py1u to Py4u. Is output, only one of the signals Py1l to Py4l is output, and each of the four timing signals for the signals T1xu, T1xl, T1yu and T1yl is simultaneously output within a fixed time range for all four. If all six conditions are satisfied (that is, coincidence counting), that the signal S is output from the wave height analyzer 17, and the signal T3 is satisfied.
Is output, the contents of the latch circuits 13a and 13b are fixed, and an unblank signal is output after a certain period of time. The latch circuits 13a and 13b, the D / A converters and drivers 14a and 14b, and the CRT display device 1
8 is the same as in FIG. In addition, the signal T
The process when 1xu (or T1xl, T1yu, T1yl) occurs, that is, the prohibition of acceptance of a later event, the signal G, and the reset process are the same as those in FIG.

以上は説明の便宣上、16×16のマトリクスの場合に
ついて説明したが、他の配列の場合にも同様に適用でき
ることは勿論である(行の数と列の数が異なっていても
よい)。たとえば256×256のマトリクスの場合に
も適用でき、このように数の多い場合には特に効果的で
ある。すなわち、従来(第2図)では256×2=51
2個の波形整形増幅器とディスクリミネータとが必要で
あるが、この発明によれば16×16=256により、
16個ずつの16のブロックに分け、16×2×2=6
4個でよくなる。
For the sake of convenience of explanation, the case of a 16 × 16 matrix has been described above, but it is needless to say that the same can be applied to other arrangements (the number of rows and the number of columns may be different). . For example, it can be applied to the case of a 256 × 256 matrix, and is particularly effective when the number is large. That is, 256 × 2 = 51 in the conventional case (FIG. 2).
Two waveform shaping amplifiers and a discriminator are required. According to the present invention, 16 × 16 = 256
Divided into 16 blocks of 16 blocks each, 16 × 2 × 2 = 6
4 will be better.

また、上記の説明は1つの実施例を示すもので、趣旨を
逸脱しない範囲で構成的に種々の変更が可能である。
Further, the above description shows only one embodiment, and various modifications can be structurally made without departing from the spirit of the invention.

たとえば、第4図では波形整形増幅器からディスクリミ
ネータの範囲全体に関してブロック分けして共通化する
ようにしているが、波形整形増幅器の後半部分とディス
クリミネータの範囲に関して、またはディスクリミネー
タのみの範囲に関して、ブロック分けして共通化するよ
うにしてもよい。また、第4図では加算器101が独立
して示されているが、アナログ・マルチプレクサ11
5,115′は加算器の入力部にアナログスイッチを付
加して構成できるため、加算器101はアナログ・マル
チプレクサ115、115′と合成できる。また、エネ
ルギ信号Zは、第4図では、両アナログ・マルチプレク
サ115、115′の出力の和に関連して作られている
が、アナログ・マルチプレクサ115,115′の一方
のみの出力を使用してもよいし、またアナログ・マルチ
プレクサ出力を使用せず単純にVE1u〜VE4uおよ
び/またはVE1l〜VE1lを加算してもよい。さら
にY方向に関する波形整形増幅器の各出力をエネルギ信
号に利用することもできる。各ディスクリミネータに与
えるスレッショルド電圧VTHは、第4図では全て共通
になっているが、X方向とY方向とで区別したり、各ブ
ロック毎のディスクリミネータ108a1〜108a4
と、ブロック内同一番号のディスクリミネータ108a
1′〜108a4′とで区別してもよい。また、スレッ
ショルド電圧VTHを波高分析器17に与えるエネルギ
窓の下限レベルに依存して変化させるよう構成すること
もできる。さらに、ディスクリミネータの代りにシング
ルチャネルアナライザ等を用いてもよい。
For example, in FIG. 4, the entire range from the waveform shaping amplifier to the discriminator is divided into blocks and made common, but only the latter half of the waveform shaping amplifier and the range of the discriminator or only the discriminator. The range may be divided into blocks and made common. Although the adder 101 is shown as an independent unit in FIG. 4, the analog multiplexer 11
Since 5,115 'can be configured by adding an analog switch to the input part of the adder, the adder 101 can be combined with the analog multiplexers 115, 115'. Also, the energy signal Z is made in FIG. 4 in relation to the sum of the outputs of both analog multiplexers 115, 115 ', but using the output of only one of the analog multiplexers 115, 115'. Alternatively, VE1u to VE4u and / or VE1l to VE1l may be simply added without using the analog multiplexer output. Further, each output of the waveform shaping amplifier in the Y direction can be used as an energy signal. Although the threshold voltage VTH applied to each discriminator is common in FIG. 4, it can be distinguished by the X direction and the Y direction, or the discriminators 108a1 to 108a4 for each block.
And the discriminator 108a having the same number in the block
You may distinguish by 1'-108a4 '. Further, the threshold voltage VTH may be changed depending on the lower limit level of the energy window given to the wave height analyzer 17. Further, a single channel analyzer or the like may be used instead of the discriminator.

また、従来の第3図の構成に対応した第5図のような構
成も考えられる。
Further, a configuration as shown in FIG. 5 corresponding to the conventional configuration as shown in FIG. 3 can be considered.

さらに、第4図の構成において波形整形増幅器107a
1〜107a4、107a1′〜107a4′の部分
を、ディスクリミネータ108a1〜108a4、10
8a1′、108a4′への入力用の波形整形増幅器
(たとえば時定数が短い)と、エネルギ信号用すなわち
アナログ・マルチプレクサ115、115′への入力用
の波形整形増幅器(たとえば時定数が長い)との2種類
に分けて構成することも考えられる(従来の第3図に対
応)。
Further, in the configuration of FIG. 4, the waveform shaping amplifier 107a
1 to 107a4, 107a1 'to 107a4' are replaced by discriminators 108a1 to 108a4, 10
8a1 ', 108a4' for inputting a waveform shaping amplifier (for example, a short time constant) and an energy signal, that is, for inputting to analog multiplexers 115, 115 '(for example, a long time constant). It is also possible to configure it in two types (corresponding to FIG. 3 of the related art).

また、第1図に示した例とは異なる半導体検出部を使用
してもよい。たとえば、第1図に示したような基板1を
複数個配列し、同一のXまたはY座標を示す各電極を、
異なる基板間で互いに接続してするよう構成してもよ
い。なお、第1図では隣接する電極間のクロストークを
防ぐために電極分割部に溝を形成しているが、このよう
な溝を形成せず電極部分のみ分割するようにしてもよ
い。また、各半導体基板が陽極と陰極とを1個ずつ有
し、このような基板を複数個配列し、同一のX(または
Y)座標を示す各陽極を互いに接続するとともに同一の
Y(またはX)座標を示す各陰極を互いに接続するとい
う構成をとることもできる。一般には、一方の電極面側
から放射線を入射させるが、電極面に対して平行な方向
から放射線を入射するような構成の半導体検出部に対し
ても適用可能である。
Also, a semiconductor detector different from the example shown in FIG. 1 may be used. For example, a plurality of substrates 1 as shown in FIG. 1 are arranged and each electrode showing the same X or Y coordinate is
The different substrates may be connected to each other. In FIG. 1, a groove is formed in the electrode dividing portion in order to prevent crosstalk between adjacent electrodes, but it is also possible to divide only the electrode portion without forming such a groove. In addition, each semiconductor substrate has one anode and one cathode, and a plurality of such substrates are arranged, and the anodes having the same X (or Y) coordinates are connected to each other and the same Y (or X ) It is also possible to adopt a configuration in which the cathodes indicating the coordinates are connected to each other. Generally, the radiation is incident from one electrode surface side, but the invention is also applicable to a semiconductor detection unit having a configuration in which the radiation is incident from a direction parallel to the electrode surface.

また、第1図等の半導体検出部をリング型または六角形
状に配置することにより多層スライスのエミッションC
T装置に適用することも可能である。
Further, by arranging the semiconductor detectors shown in FIG. 1 etc. in a ring shape or a hexagonal shape, the emission C of the multilayer slice can be obtained.
It is also possible to apply it to the T device.

(ヘ)効果 この発明によれば、回路が簡単になり、そのため部品
数、配線量および基板数の減少が図れ、その結果低コス
ト化が可能で、しかも装置全体の小型化もできる。
(F) Effects According to the present invention, the circuit is simplified, and therefore the number of parts, the amount of wiring, and the number of substrates can be reduced, and as a result, the cost can be reduced and the size of the entire device can be reduced.

【図面の簡単な説明】[Brief description of drawings]

第1図は代表的な半導体検出部の模式図、第2図及び第
3図は従来の回路部のブロック図、第4図はこの発明の
一実施例にかかる回路部のブロック図、第5図は変形例
にかかる回路部のブロック図である。 1……放射線検出用半導体基板 21〜216、31〜316……電極 6a1〜6a16,6b1〜6b16……プリアンプ 7a1〜7a16,7b1〜7b16,107a1〜1
07a4,107a1′〜107a4′……波形整形増
幅器 8a1〜8a16,8b1〜8b16,108a1〜1
08a4,108al’〜108a4′……ディスクリ
ミネータ 100a1…100a4,100a1′〜100a
4′,101……加算器 17……波高分析器
FIG. 1 is a schematic diagram of a typical semiconductor detector, FIGS. 2 and 3 are block diagrams of a conventional circuit unit, and FIG. 4 is a block diagram of a circuit unit according to an embodiment of the present invention. The figure is a block diagram of a circuit unit according to a modification. 1 ... Radiation detecting semiconductor substrates 21 to 216, 31 to 316 ... Electrodes 6a1 to 6a16, 6b1 to 6b16 ... Preamplifiers 7a1 to 7a16, 7b1 to 7b16, 107a1 to 1
07a4, 107a1 'to 107a4' ... Waveform shaping amplifiers 8a1 to 8a16, 8b1 to 8b16, 108a1 to 1
08a4, 108al 'to 108a4' ... Discriminator 100a1 ... 100a4, 100a1 'to 100a
4 ', 101 ... Adder 17 ... Wave height analyzer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】放射線検出用半導体基板を互いに対向する
2つの電極で挟んでなる検出画素を複数個マトリクス的
に配列した組立体と、 これら対向電極のうちの一方より上記マトリクスの行毎
に共通に設けたプリアンプを介して行毎の出力を取り出
す行方向信号取り出し手段と、 上記対向電極のうちの他方より上記マトリクスの列毎に
共通に設けたプリアンプを介して列毎の出力を取り出す
列方向信号取り出し手段と、 上記行方向信号取り出し手段より取り出された行毎の出
力を複数個ずつグループ化して複数個のブロックに分け
て、その各ブロック内の複数個の出力が導かれる各ブロ
ック毎の第1の行方向加算手段と、 該第1の行方向加算手段の各々の出力がそれぞれ入力さ
れる各ブロック毎の第1の行方向波高弁別手段と、 該第1の行方向波高弁別手段からの出力が入力され、ど
の行方向ブロックの出力であるかを表わす行方向の第1
のコード信号を得る第1の行方向エンコーダと、 上記の行毎の出力に関するすべてのブロックにつき同一
順序で各ブロック内の複数出力にそれぞれ番号を付して
その付された番号が同じである出力同士を加算する各番
号毎の第2の行方向加算手段と、 該第2の行方向加算手段の各々の出力がそれぞれ入力さ
れる各番号毎の第2の行方向波高弁別手段と、 該第2の行方向波高弁別手段からの出力が入力され、ど
の番号の出力であるかを表わす行方向の第2のコード信
号を得る第2の行方向エンコーダと、 これら第1、第2のコード信号によりどの行で出力が生
じたかを表わす行方向位置信号を得る行方向位置信号出
力手段と、 上記列方向信号取り出し手段より取り出された列毎の出
力を複数個ずつグループ化して複数個のブロックに分け
て、その各ブロック内の複数個の出力が導かれる各ブロ
ック毎の第1の列方向加算手段と、 該第1の列方向加算手段の各々の出力がそれぞれ入力さ
れる各ブロック毎の第1の列方向波高弁別手段と、 該第1の列方向波高弁別手段からの出力が入力され、ど
の列方向ブロックの出力であるかを表わす列方向の第1
のコード信号を得る第1の列方向エンコーダと、 上記の列毎の出力に関するすべてのブロックにつき同一
順序で各ブロック内の複数出力にそれぞれ番号を付して
その付された番号が同じである出力同士を加算する各番
号毎の第2の列方向加算手段と、 該第2の列方向加算手段の各々の出力がそれぞれ入力さ
れる各番号毎の第2の列方向波高弁別手段と、 該第2の列方向波高弁別手段からの出力が入力され、ど
の番号の出力であるかを表わす列方向の第2のコード信
号を得る第2の列方向エンコーダと、 これら第1、第2のコード信号によりどの列で出力が生
じたかを表わす列方向位置信号を得る列方向位置信号出
力手段と、 上記対向する電極のうちの一方の側からの出力と他方の
側からの出力とが所定の時間範囲内で同時であるか否か
を検出する同時計数手段と、 上記対向電極の少なくとも一方の側から得たエネルギ信
号が1個以上の所定のエネルギ範囲に入っているか否か
を識別する波高分析手段と を有することを特徴とする半導体放射線位置検出装置。
1. An assembly having a plurality of detection pixels arranged in a matrix, wherein a radiation detection semiconductor substrate is sandwiched by two electrodes facing each other, and one of these counter electrodes is common to each row of the matrix. Row direction signal extraction means for extracting output for each row via a preamplifier provided in the column direction, and column direction for extracting output for each column via a preamplifier commonly provided for each column of the matrix from the other of the counter electrodes. The signal extraction means and the output for each row extracted by the row-direction signal extraction means are grouped into a plurality of blocks and divided into a plurality of blocks, and a plurality of outputs in each block are led to each block. First row direction adding means, first row direction wave height discriminating means for each block to which respective outputs of the first row direction adding means are input, and the first row The output from the counter pulse height discriminator means is input, a first row representing whether the output of any row block
The first row-direction encoder that obtains the code signal of the above and the output in which the plurality of outputs in each block are numbered in the same order for all the blocks related to the output for each row and the numbered numbers are the same Second row direction addition means for each number for adding each other, second row direction wave height discrimination means for each number to which the output of each of the second row direction addition means is input, and A second row-direction encoder that receives the output from the second row-direction wave height discriminating means and obtains a second code signal in the row direction that represents which number of the output, and these first and second code signals Row-direction position signal output means for obtaining a row-direction position signal indicating in which row an output has occurred and a plurality of outputs for each column extracted by the column-direction signal extraction means are grouped into a plurality of blocks. Divided into First column direction addition means for each block to which a plurality of outputs in each block are guided, and first column for each block to which each output of the first column direction addition means is input Directional wave height discriminating means, and an output from the first columnar wave height discriminating means is input, and a column direction first indicating the output of which column direction block is output.
And a first column direction encoder that obtains the code signal of the above, and an output in which the same number is assigned to each of the multiple outputs in each block in the same order for all the blocks related to the output for each column described above. Second column direction addition means for each number for adding each other, second column direction wave height discrimination means for each number to which an output of each of the second column direction addition means is input, A second column-direction encoder, which receives the output from the second column-direction wave height discriminating means and obtains a second code signal in the column direction that represents which number of the output, and these first and second code signals A column direction position signal output means for obtaining a column direction position signal indicating in which column an output has occurred, and an output from one side of the opposing electrodes and an output from the other side thereof are within a predetermined time range. Whether it is simultaneous within A semiconductor having a coincidence counting means for outputting and a wave height analyzing means for discriminating whether or not an energy signal obtained from at least one side of the counter electrode is within one or more predetermined energy ranges. Radiation position detector.
【請求項2】n,mを任意の正の整数としたとき、上記
マトリクスの行または列の数は2n+mであり、 上記の行または列方向信号取り出し手段により取り出さ
れた2n+m個の出力は2m個ずつにグループ化されて2n
個のブロックに分けられており、 上記第1の行または列方向エンコーダは、2個のブロ
ックのどのブロックの出力であるかを表わす第1のnビ
ットのコード信号を出力するよう構成され、 上記第2の行または列方向エンコーダは、各ブロック内
の2m個の出力のどの番号の出力であるかを表わす第2
のmビットのコード信号を出力するよう構成されてお
り、 さらに、上記の行または列方向位置信号出力手段は、上
記nビットのコード信号を上位ビット、mビットのコー
ド信号を下位ビットとして信号合成することにより、行
または列に関する2n+m個の出力のいずれの出力である
かを表わすn+mビットの行または列方向位置信号を得
るよう構成されていることを特徴とする特許請求の範囲
第1項記載の半導体放射線位置検出装置。
2. When n and m are arbitrary positive integers, the number of rows or columns of the matrix is 2 n + m , and 2 n + fetched by the row or column direction signal fetching means. The m outputs are grouped into 2 m units and 2 n
The first row or column-direction encoder is configured to output a first n-bit code signal representing which of the 2 n blocks is the output, The second row or column directional encoder has a second number which indicates which number of 2 m outputs in each block is the output.
And the row- or column-direction position signal output means synthesizes the n-bit code signal as an upper bit and the m-bit code signal as a lower bit. by, the claims, characterized in that it is configured to obtain a row or column position signal n + m bits representing which one of the outputs of the 2 n + m pieces of output for a row or column The semiconductor radiation position detecting device according to item 1.
【請求項3】上記第1の行方向加算手段と第1の行方向
波高弁別手段との間にはブロック毎の第1の行方向波形
整形増幅手段が挿入され、 上記第2の行方向加算手段と第2の行方向波高弁別手段
との間には番号毎の第2の行方向波形整形増幅手段が挿
入され、 上記第1の列方向加算手段と第1の列方向波高弁別手段
との間にはブロック毎の第1の列方向波形整形増幅手段
が挿入され、 上記第2の列方向加算手段と第2の列方向波高弁別手段
との間には番号毎の第2の列方向波形整形増幅手段が挿
入されている ことを特徴とする特許請求の範囲第1項記載の半導体放
射線位置検出装置。
3. A first row-direction waveform shaping / amplifying means for each block is inserted between the first row-direction adding means and the first row-direction wave height discriminating means, and the second row-direction adding means is provided. A second row-direction waveform shaping / amplifying means for each number is inserted between the means and the second row-direction wave height discriminating means, and the first column-direction adding means and the first column-direction wave height discriminating means are provided. A first column-direction waveform shaping / amplifying means for each block is inserted between them, and a second column-direction waveform for each number is provided between the second column-direction adding means and the second column-direction wave height discriminating means. The semiconductor radiation position detecting device according to claim 1, wherein a shaping amplification means is inserted.
JP24905083A 1983-12-31 1983-12-31 Semiconductor radiation position detector Expired - Lifetime JPH0616108B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24905083A JPH0616108B2 (en) 1983-12-31 1983-12-31 Semiconductor radiation position detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24905083A JPH0616108B2 (en) 1983-12-31 1983-12-31 Semiconductor radiation position detector

Publications (2)

Publication Number Publication Date
JPS60144685A JPS60144685A (en) 1985-07-31
JPH0616108B2 true JPH0616108B2 (en) 1994-03-02

Family

ID=17187264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24905083A Expired - Lifetime JPH0616108B2 (en) 1983-12-31 1983-12-31 Semiconductor radiation position detector

Country Status (1)

Country Link
JP (1) JPH0616108B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5701616B2 (en) 2008-03-13 2015-04-15 コーニンクレッカ フィリップス エヌ ヴェ Image diagnostic apparatus, image diagnostic method, and method for reducing power consumption of signal processing circuit
EP2133713A1 (en) * 2008-06-13 2009-12-16 Vrije Universiteit Brussel Method, device and system for localizing an interaction point
JP5668000B2 (en) * 2012-03-02 2015-02-12 株式会社日立製作所 Beam monitor system and particle beam irradiation system
JP6095117B2 (en) * 2013-08-07 2017-03-15 株式会社日立製作所 Beam monitor system and particle beam irradiation system
JP6174983B2 (en) * 2013-12-02 2017-08-02 株式会社日立製作所 Beam monitoring system and particle beam irradiation system

Also Published As

Publication number Publication date
JPS60144685A (en) 1985-07-31

Similar Documents

Publication Publication Date Title
US8294110B2 (en) Method for improved correction of SiPM non-linearity in multiplexed radiation detectors
EP1627239B1 (en) A detector module for detecting ionizing radiation
CA1219086A (en) Radiation imaging apparatus
US8466418B2 (en) Gamma ray detector, radiation diagnostic device, tomography device, and method of analyzing tomography device
JP2003337176A (en) Method and system for detecting position of radioactive source, and probe for detecting position of radioactive source
US7193208B1 (en) Time-of-flight capable high resolution pet detector
GB1213478A (en) Indicating or detecting apparatus for nuclear radiation such as gamma rays
JP3897245B2 (en) Gamma ray source distance measuring device using multilayer radiation detector.
Köhli et al. Novel neutron detectors based on the time projection method
JPH0616108B2 (en) Semiconductor radiation position detector
US6512232B2 (en) Method and apparatus for improving the sensitivity of a gamma camera
Cadoux et al. The 100μPET project: a small-animal PET scanner for ultra-high resolution molecular imaging with monolithic silicon pixel detectors
Finch et al. Search for the β decay of 96Zr
US12146994B2 (en) Compton imaging apparatus and single photon emission and positron emission tomography system comprising same
JP4634494B2 (en) Radiation source position detection system and radiation source position detection probe
US7253415B2 (en) Method and apparatus for vetoing random coincidences in positron emission tomographs
JPH09101371A (en) Gamma ray detection method and detection device
Genetay et al. Characterisation of the Timepix4 silicon sensor detector for low energy X-ray applications
JP4594855B2 (en) Nuclear medicine diagnostic apparatus, radiation camera, and radiation detection method in nuclear medicine diagnostic apparatus
CN117442224A (en) A method for time correction of coincidence detection systems
Vittori et al. Comparison between YAP: Ce and CsI (Tl) multipillar matrices
JPH0816702B2 (en) Semiconductor radiation position detector
Johansson et al. The use of an active coded aperture for improved directional measurements in high energy γ-ray astronomy
Ortendahl et al. Operating characteristics of small position-sensitive mercuric iodide detectors
Liu et al. Development of a high-resolution and omnidirectional field-of-view neutron imager