JPH0618272B2 - Shutter-barrier barrier semiconductor device - Google Patents
Shutter-barrier barrier semiconductor deviceInfo
- Publication number
- JPH0618272B2 JPH0618272B2 JP63082640A JP8264088A JPH0618272B2 JP H0618272 B2 JPH0618272 B2 JP H0618272B2 JP 63082640 A JP63082640 A JP 63082640A JP 8264088 A JP8264088 A JP 8264088A JP H0618272 B2 JPH0618272 B2 JP H0618272B2
- Authority
- JP
- Japan
- Prior art keywords
- thin layer
- barrier
- layer
- titanium oxide
- oxide thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims description 130
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 230000002093 peripheral effect Effects 0.000 claims description 43
- 239000010410 layer Substances 0.000 description 208
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 88
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 88
- 239000010936 titanium Substances 0.000 description 49
- 229910052751 metal Inorganic materials 0.000 description 44
- 239000002184 metal Substances 0.000 description 44
- 230000015556 catabolic process Effects 0.000 description 39
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 230000005684 electric field Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高耐圧のシヨツトキバリア半導体装置に関す
る。The present invention relates to a high breakdown voltage shutter barrier semiconductor device.
シヨツトキバリアダイオードは、高速応答性(高速スイ
ツチング特性)の良さ及び低損失である利点を生かし
て、高周波整流回路等に広く利用されている。しかし、
シヨツトキバリアダイオードは、周辺耐圧(シヨツトキ
バリアの周辺での耐圧)がバルク耐圧(シヨツトキバリ
アの中央部での耐圧)に比べて低下する現象が著しく、
高耐圧化が難しいという問題を有する。The shutter barrier diode is widely used in a high-frequency rectifier circuit and the like by taking advantage of good high-speed response (high-speed switching characteristic) and low loss. But,
The breakdown voltage of the shutter barrier barrier diode (the breakdown voltage around the shutter barrier) is significantly lower than the bulk breakdown voltage (the breakdown voltage at the center of the shutter barrier).
There is a problem that it is difficult to increase the breakdown voltage.
この問題を解決するためにフイールドプレートを設ける
こと、又はガードリングを設けることは、例えば米国の
エス・エム・ジイー著の「フイズイクス オブ セミコ
ンダクタ デバイス」第2版等で知られている。また、
フイールドプレートとガードリングの両方を使用するこ
とも既に行われている。Providing a field plate or a guard ring in order to solve this problem is known, for example, in the second edition of "Fixix of Semiconductor Devices" by S.M.J.E., USA. Also,
The use of both field plates and guard rings has already been done.
フイールドプレート構造のシヨツトキバリアダイオード
は、n+形半導体領域と、この上に形成されたn形半導
体領域と、このn形半導体領域の上に形成されたシヨツ
トキバリア形成可能な金属電極(以下バリア金属電極又
はバリア電極と呼ぶ)と、n形半導体領域上にバリア金
属電極を包囲するように形成された絶縁層と、この絶縁
層上に設けられ且つバリア金属電極に接続されたフイー
ルドプレートと、n+形半導体領域に接続されたオーミ
ツク電極とから成る。バリア金属電極とオーミツク電極
との間に逆電圧を印加すると、バリア金属電極とn形半
導体領域との間に空乏層が生じると共に、フイールドプ
レートの下部のn形半導体領域にもフイールドプレート
の電界効果によつて空乏層が発生し、バリア金属電極の
周辺部に電界が集中することが緩和され、シヨツトキバ
リアの周辺耐圧が向上する。しかし、電界の集中を良好
に緩和し、大幅に耐圧を向上させることは実際上困難で
あつた。A shutter plate diode having a field plate structure is an n + type semiconductor region, an n type semiconductor region formed on the n + type semiconductor region, and a metal electrode capable of forming a shutter type barrier formed on the n + type semiconductor region (hereinafter referred to as a barrier metal). An electrode or a barrier electrode), an insulating layer formed on the n-type semiconductor region so as to surround the barrier metal electrode, a field plate provided on the insulating layer and connected to the barrier metal electrode, n And an ohmic electrode connected to the + type semiconductor region. When a reverse voltage is applied between the barrier metal electrode and the ohmic electrode, a depletion layer is generated between the barrier metal electrode and the n-type semiconductor region, and the field effect of the field plate is also exerted on the n-type semiconductor region below the field plate. As a result, a depletion layer is generated and the concentration of the electric field on the periphery of the barrier metal electrode is mitigated, and the peripheral breakdown voltage of the shutter barrier is improved. However, it was practically difficult to satisfactorily reduce the concentration of the electric field and significantly improve the breakdown voltage.
一方、ガードリング構造のシヨツトキバリアダイオード
は、平面的に見てバリア金属電極の周辺に接続されると
ともにバリア金属電極を囲むように配置されたp+形半
導体領域から成るガードリングを有する。ガードリング
のp+形半導体領域はn型半導体領域とpn接合を形成
し、このpn接合に逆電圧が印加されると、シヨツトキ
バリアの周辺よりも効果的に空乏層が広がる。この結
果、バリア金属電極の周辺耐圧を向上させることができ
る。しかし、シヨツトキバリアダイオードとpn接合ダ
イオードとを並列配置した構造になるため、順電圧を印
加して順電流を流したときにpn接合部分において少数
キヤリアの注入が発生し、シヨツトキバリアダイオード
の特長の1つである高速応答性が低下する。又、ガード
リングとフイールドプレートとの組み合せ構造も広く利
用されているけれども、大幅な高耐圧化は困難である。On the other hand, the Schottky barrier diode having a guard ring structure has a guard ring composed of ap + type semiconductor region which is connected to the periphery of the barrier metal electrode when viewed in plan and is arranged so as to surround the barrier metal electrode. The p + -type semiconductor region of the guard ring forms a pn junction with the n-type semiconductor region, and when a reverse voltage is applied to this pn junction, the depletion layer spreads more effectively than around the shutter barrier. As a result, the peripheral breakdown voltage of the barrier metal electrode can be improved. However, since the structure is such that the Schottky barrier diode and the pn junction diode are arranged in parallel, when a forward voltage is applied and a forward current flows, a small number of carriers are injected at the pn junction portion, and High-speed response, which is one of the features, is reduced. Further, although a combined structure of a guard ring and a field plate is also widely used, it is difficult to significantly increase the withstand voltage.
上述のような問題点を解決するためにショツトキバリア
電極の周囲に、テーパを有し且つショットキバリア効果
を有する抵抗層を形成することが、特公昭49−414
63号公報に記載されている。この方法によれば、確か
に高耐圧化が可能になる。In order to solve the above problems, it is known to form a resistance layer having a taper and a Schottky barrier effect around the Schottky barrier electrode.
No. 63 publication. According to this method, it is possible to increase the breakdown voltage.
しかし、テーパを有する抵抗層を作ることに困難を伴な
う。また、上記特許公報には抵抗層の外周端でのブレー
クダウンに基づく逆電流を減少させるための技術が開示
されていない。However, it is difficult to form a resistance layer having a taper. Further, the above patent publication does not disclose a technique for reducing the reverse current due to the breakdown at the outer peripheral edge of the resistance layer.
そこで、本発明の目的は耐圧向上を容易に達成すること
ができ、且つ抵抗層の外周端でのブレークダウンに基づ
く逆電流を減少させることができるショットキバリア半
導体装置を提供することにある。Therefore, an object of the present invention is to provide a Schottky barrier semiconductor device that can easily achieve improvement in breakdown voltage and can reduce reverse current due to breakdown at the outer peripheral edge of the resistance layer.
[課題を解決するための手段] 上記目的を達成するための本発明は、半導体領域と、前
記半導体領域との間にショットキバリアを生じさせるこ
とができるように前記半導体領域上に形成されたバリア
電極と、前記バリア電極を包囲するように前記半導体領
域上に配置され、且つ前記バリア電極に電気的に接続さ
れ、且つ前記バリア電極よりも大きなシート抵抗を有
し、且つ前記半導体領域との間にショットキバリアを生
じさせることができるように形成された第1の薄層と、
前記第1の薄層の上に配置され、且つ前記バリア電極よ
りは大きいが、前記第1の薄層よりは小さいシート抵抗
を有し、且つ前記バリア電極に電気的に接続された第2
の薄層とを備え、前記バリア電極から前記第2の薄層の
外周端までの距離が前記バリア電極から前記第1の薄層
の外周端までの距離よりも短く設定されて前記第2の薄
層の外周端が前記第1の薄層の外周端よりも内側に位置
していることを特徴とするショットキバリア半導体装置
に係わるものである。[Means for Solving the Problems] The present invention for achieving the above object is directed to a barrier formed on a semiconductor region so that a Schottky barrier can be generated between the semiconductor region and the semiconductor region. Between the electrode and the semiconductor region, the electrode being disposed on the semiconductor region so as to surround the barrier electrode, electrically connected to the barrier electrode, and having a sheet resistance larger than that of the barrier electrode; A first thin layer formed to produce a Schottky barrier at
A second layer disposed on the first thin layer, having a sheet resistance larger than the barrier electrode but smaller than the first thin layer, and electrically connected to the barrier electrode;
And a distance from the barrier electrode to the outer peripheral edge of the second thin layer is set shorter than a distance from the barrier electrode to the outer peripheral edge of the first thin layer. The present invention relates to a Schottky barrier semiconductor device, wherein the outer peripheral edge of the thin layer is located inside the outer peripheral edge of the first thin layer.
[作 用] 上記発明において、バリア電極と半導体領域との間に逆
電圧が印加された時には、バリア電極と半導体領域との
間のシヨツトキバリアに基づく空乏層と、第1の薄層と
半導体領域との間のシヨツトキバリアに基づく空乏層と
が発生する。第1の薄層はバリア電極を包囲しているの
で、バリア電極に第1の薄層が隣接している場合には両
空乏層が直接に連続し、ガードリングを含む場合には、
これによるpn接合の空乏層を介して連続する。バリア
電極と第1の薄層との両方が半導体領域との間にシヨツ
トキバリアを生成し、且つ第1の薄層が抵抗体であるた
めに薄層の内周側から外周側に向つて電位が徐々に変化
する電位勾配が生じる。この結果、バリア電極の周縁部
に電界が集中しないような空乏層の広がりが得られ、耐
圧が大幅に向上する。[Operation] In the above invention, when a reverse voltage is applied between the barrier electrode and the semiconductor region, a depletion layer based on a shutter barrier between the barrier electrode and the semiconductor region, a first thin layer and the semiconductor region are formed. And a depletion layer based on a fire barrier. Since the first thin layer surrounds the barrier electrode, both depletion layers are directly continuous when the first thin layer is adjacent to the barrier electrode, and when the guard ring is included,
This continues through the depletion layer of the pn junction. Both the barrier electrode and the first thin layer generate a shutter barrier between the semiconductor region and the first thin layer is a resistor, so that the potential is increased from the inner peripheral side to the outer peripheral side of the thin layer. A gradually changing potential gradient occurs. As a result, the depletion layer can be spread so that the electric field is not concentrated on the peripheral edge of the barrier electrode, and the breakdown voltage is significantly improved.
第2の薄層は逆電流を低減する作用を有する。即ち第2
の薄層を設けることによつて第1の薄層先端部近傍で起
るブレークダウン電圧が高くなり、ブレークダウンに基
づいて第1の薄層に流れる逆電流が減少する。The second thin layer has a function of reducing reverse current. That is, the second
By providing such a thin layer, the breakdown voltage that occurs near the tip of the first thin layer is increased, and the reverse current flowing through the first thin layer is reduced due to the breakdown.
〔第1の実施例〕 本発明の第1の実施例に係わるシヨツトキバリアダイオ
ード及びその製造方法を第1図〜第5図を参照して説明
する。[First Embodiment] A shutter barrier diode according to a first embodiment of the present invention and a method for manufacturing the same will be described with reference to Figs.
第1図に示すシヨツトキバリアダイオードを製作する際
には、まず、第2図(A)に示すように、GaAs(砒化ガ
リウム)から成る半導体基板21を用意する。この半導
体基板21は厚さ300μm、不純物濃度(1〜3)×
1018cm-3のn+型領域22上に、厚さ10〜20μ
m、不純物濃度(1〜2)×1015cm-3のn型領域23
をエピタキヤル成長させたものである。In manufacturing the shutter barrier diode shown in FIG. 1, first, as shown in FIG. 2 (A), a semiconductor substrate 21 made of GaAs (gallium arsenide) is prepared. This semiconductor substrate 21 has a thickness of 300 μm and an impurity concentration of (1 to 3) ×
10 to 20 μm thick on the n + type region 22 of 10 18 cm −3
m, impurity concentration (1-2) × 10 15 cm −3 n-type region 23
It is an epitaxial growth.
次に、第2図(B)に示すようにn型GaAsから成るn型
領域23の上面全体にTi(チタン)薄層24を真空蒸
着で形成し、更にその上面全体にAl(アルミニウム)
層25を連続して真空蒸着する。Ti薄層24の厚さは
50Å〜200Å(0.005〜0.02μm)と極薄
である。Al層25の厚さは約2μmでTi薄層24の1
00倍以上である。更に、n+形領域22の下面にAu
(金)−Ge(ゲルマニウム)の合金から成るオーミツ
ク接触の電極26を真空蒸着により形成し、その後38
0℃、10秒間の熱処理を行う。Next, as shown in FIG. 2B, a Ti (titanium) thin layer 24 is formed on the entire upper surface of the n-type region 23 made of n-type GaAs by vacuum evaporation, and Al (aluminum) is further formed on the entire upper surface.
Layer 25 is continuously vacuum deposited. The Ti thin layer 24 has an extremely thin thickness of 50Å to 200Å (0.005 to 0.02 μm). The thickness of the Al layer 25 is about 2 μm and is 1 of the Ti thin layer 24.
It is more than 00 times. Further, Au is formed on the lower surface of the n + type region 22.
An ohmic contact electrode 26 made of an alloy of (gold) -Ge (germanium) is formed by vacuum evaporation, and then 38.
Heat treatment is performed at 0 ° C. for 10 seconds.
次に、第2図(C)に示すようにフオトエツチングにより
Al層25の一部を除去し、主順電流通路となるシヨツ
トキバリア電極に対応させてAl層25aを残存させ
る。更に、フオトエツチングによりTi薄層24をチツ
プの周辺領域から除去し、Al層25aの下部に位置す
るTi薄層24aとこれを隣接して包囲するTi薄層24
bを残存させる。Ti薄層24a、24bはTi自体は導
体であつても極薄の膜であるため、シート抵抗が20〜
400Ω/□の抵抗層となつており、Al層25aに比
べて桁違いに高い抵抗層である。Next, as shown in FIG. 2 (C), a part of the Al layer 25 is removed by photo-etching to leave the Al layer 25a corresponding to the shutter barrier electrode which becomes the main forward current path. Further, the Ti thin layer 24 is removed from the peripheral region of the chip by photo-etching, and the Ti thin layer 24a located under the Al layer 25a and the Ti thin layer 24 surrounding the Ti thin layer 24a are adjacent to each other.
b is left. Since the Ti thin layers 24a and 24b are extremely thin films even if Ti itself is a conductor, the sheet resistance is 20 to 20.
The resistance layer is 400 Ω / □, which is an order of magnitude higher than the Al layer 25a.
次に、空気中で300℃、30分間の熱処理を施す。こ
れにより、第2図(D)に示すようにAl層25aに被覆さ
れていないTi薄層24bは酸化されて第1のチタン酸
化物薄層27となる。Al層25aの下部のTi薄層24
aはAl層25aにマスクされているので酸化されな
い。チタン酸化物薄層27はTi薄層24bよりも層厚
が増大して概算で75Å〜300Åとなつており、ま
た、シート抵抗が約1000MΩ/□という半絶縁性の
高抵抗層となつており、完全な絶縁物と見なせるTiO
2(2酸化チタン)にからり近い状態となつている。Next, heat treatment is performed in air at 300 ° C. for 30 minutes. As a result, as shown in FIG. 2D, the Ti thin layer 24b not covered with the Al layer 25a is oxidized to become the first titanium oxide thin layer 27. Ti thin layer 24 under Al layer 25a
Since a is masked by the Al layer 25a, it is not oxidized. The titanium oxide thin layer 27 has a layer thickness larger than that of the Ti thin layer 24b and has an approximate thickness of 75Å to 300Å, and also has a sheet resistance of about 1000 MΩ / □ and is a semi-insulating high resistance layer. , TiO which can be regarded as a perfect insulator
It is in a state close to 2 (titanium dioxide).
次に、Al層25aをエツチングで除去した後、第2図
(E)に示すようにTi薄層24a、チタン酸化物薄層2
7、n形領域23の上面にTi薄層28を真空蒸着す
る。続いて、Ti薄層28の上面にAl層29を真空蒸着
する。Ti薄層28及びAl層29の層厚はそれぞれTi
薄層24及びAl層25の層厚とほぼ等しい。Next, after removing the Al layer 25a by etching, as shown in FIG.
As shown in (E), Ti thin layer 24a, titanium oxide thin layer 2
7. A Ti thin layer 28 is vacuum-deposited on the upper surface of the n-type region 23. Subsequently, the Al layer 29 is vacuum-deposited on the upper surface of the Ti thin layer 28. The thickness of each of the Ti thin layer 28 and the Al layer 29 is Ti.
It is almost equal to the layer thickness of the thin layer 24 and the Al layer 25.
次に、第2図(F)に示すようにAl層29の一部をエツチ
ングで除去し、シヨツトキバリア電極に対応させてAl
層29aを残存させる。更にフオトエツチングによりチ
ツプの周辺領域からTi薄層28を除去し、Al層29a
の下部に位置するTi薄層28aとこれを隣接して包囲
するTi薄層28bを残存させる。Ti薄層28a、28
bのシート抵抗はTi薄層24aと同じである。続い
て、空気中で275℃、25分間の熱処理を施す。これ
により、第2図(G)に示すようにAl層29aに被覆され
ていないTi薄層28bは酸化されて第2のチタン酸化
物薄層30となる。Al層29aの下部のTi薄層28a
はAl層29aはマスクされているため酸化されない。
なお、第2のチタン酸化物薄層30はTi薄層28bの
層厚よりも増大して75Å〜300Åの層厚となつてお
り、第1のチタン酸化物薄層27とほぼ同じ層厚となつ
ている。第2のチタン酸化物薄層30は第1のチタン酸
化物薄層27よりも酸化の程度を弱めてある。したがつ
て、第2のチタン酸化物薄層30は、約100MΩ/□
のシート抵抗を有し、半絶縁性の高抵抗膜ではあるけれ
ども第1のチタン酸化物薄層27よりは低抵抗の薄層と
なつている。第1及び第2のチタン酸化物薄層27、3
0はそれぞれ完全な絶縁物と見なせるTiO2よりも酸素が
少ないいわゆる酸素プアーなチタン酸化物TiOx(xは2
より小さい数値)になつているものと考えられる。な
お、第2のチタン酸化物薄層30は第1のチタン酸化物
薄層27よりも酸素プアーの程度が大きい。Next, as shown in FIG. 2 (F), a part of the Al layer 29 is removed by etching, and Al is made to correspond to the shutter barrier electrode.
The layer 29a remains. Further, the Ti thin layer 28 is removed from the peripheral region of the chip by photo-etching, and the Al layer 29a is removed.
The Ti thin layer 28a located under the lower layer and the Ti thin layer 28b surrounding and surrounding the Ti thin layer 28a are left. Ti thin layers 28a, 28
The sheet resistance of b is the same as that of the Ti thin layer 24a. Subsequently, heat treatment is performed in air at 275 ° C. for 25 minutes. As a result, as shown in FIG. 2G, the Ti thin layer 28b not covered with the Al layer 29a is oxidized to become the second titanium oxide thin layer 30. Ti thin layer 28a under Al layer 29a
The Al layer 29a is not oxidized because it is masked.
The second titanium oxide thin layer 30 has a layer thickness of 75 Å to 300 Å, which is larger than the layer thickness of the Ti thin layer 28b, and is almost the same as the first titanium oxide thin layer 27. I'm running. The second thin titanium oxide layer 30 has a lower degree of oxidation than the first thin titanium oxide layer 27. Therefore, the second titanium oxide thin layer 30 has a thickness of about 100 MΩ / □.
Although it is a semi-insulating high resistance film having a sheet resistance of 1), it is a thin layer having a lower resistance than the first titanium oxide thin layer 27. First and second thin titanium oxide layers 27, 3
0 is a so-called oxygen-poor titanium oxide TiO x (x is 2) which has less oxygen than TiO 2 which can be regarded as a perfect insulator.
It is thought that it is becoming smaller. Note that the second titanium oxide thin layer 30 has a larger degree of oxygen poor than the first titanium oxide thin layer 27.
ここで、AlとTiの両方ともGaAsとの間にシヨツトキバ
リアを形成する金属であるので、Al層29aとAl層2
9aの下部に位置する2層のTi薄層28a、24aか
ら成る電極をバリア電極又はバリア金属電極31と呼ぶ
こととする。第3図に示すように2層のチタン酸化物薄
層27、30はバリア金属電極31を包囲するように配
置されている。2層のチタン酸化物薄層27、30はバ
リア金属電極31に隣接しており、バリア金属電極31
と電気的に接続されている。なお、第2図(G)に示すよ
うに、第1のチタン酸化物薄層27の外周端と第2のチ
タン酸化物薄層30の外周端は一致しておらず、第2の
チタン酸化物薄層30の外周端の方が第1のチタン酸化
物薄層27の外周端よりもバリア金属電極31側に位置
する。Since both Al and Ti are metals that form a shutter barrier between GaAs and Al, the Al layer 29a and the Al layer 2 are
The electrode composed of two Ti thin layers 28a and 24a located under 9a will be referred to as a barrier electrode or a barrier metal electrode 31. As shown in FIG. 3, the two titanium oxide thin layers 27 and 30 are arranged so as to surround the barrier metal electrode 31. The two titanium oxide thin layers 27 and 30 are adjacent to the barrier metal electrode 31 and
Is electrically connected to. As shown in FIG. 2 (G), the outer peripheral edge of the first titanium oxide thin layer 27 and the outer peripheral edge of the second titanium oxide thin layer 30 do not coincide with each other. The outer peripheral edge of the thin metal layer 30 is located closer to the barrier metal electrode 31 than the outer peripheral edge of the first titanium oxide thin layer 27.
続いて、第1図に示すようにチタン酸化物薄層27、3
0を被覆する絶縁層32を設けてシヨツトキバリアを有
する半導体チツプ即ち電力用シヨツトキバリアダイオー
ドチツプを完成させる。なお、絶縁層32はプラズマC
VD法又は光CVD法で形成したシリコン酸化膜が好適
であつた。図示では省略しているが、Al層29aの上
面には例えばTi層とAu層とを順次に設け、これをリー
ド部材に対する接続用電極とする。Then, as shown in FIG. 1, titanium oxide thin layers 27 and 3 are formed.
An insulating layer 32 covering 0 is provided to complete a semiconductor chip having a shutter barrier, that is, a power shutter diode diode chip. The insulating layer 32 is plasma C
A silicon oxide film formed by the VD method or the photo CVD method was suitable. Although not shown in the drawing, for example, a Ti layer and an Au layer are sequentially provided on the upper surface of the Al layer 29a, and this is used as a connecting electrode for the lead member.
第3図は第2図(G)の状態のチツプの平面図である。こ
の第3図の各部の寸法を例示すると、バリア金属電極3
1の幅aは約910μm、第2のチタン酸化物薄層30
の幅bは約140μm、第1のチタン酸化物薄層27が
第2のチタン酸化物薄層30からはみ出している幅cは
約10μm、第1のチタン酸化物薄層27の先端とn形
領域23の端縁との幅dは約150μmである。FIG. 3 is a plan view of the chip in the state of FIG. 2 (G). To illustrate the dimensions of each part in FIG. 3, the barrier metal electrode 3
The width a of the second titanium oxide layer 30 is about 910 μm.
Has a width b of about 140 μm, a width c of the first titanium oxide thin layer 27 protruding from the second titanium oxide thin layer 30 is about 10 μm, and the tip of the first titanium oxide thin layer 27 and the n-type The width d with the edge of the region 23 is about 150 μm.
第4図の曲線Aは本実施例のシヨツトキバリアダイオー
ドの逆電圧−逆電流特性の1例を示す。このような特性
を示す理由については不明確な点もあるが、次のように
考えられる。シヨツトキバリアダイオードに印加する逆
電圧を零ボルトから徐々に高めていくと、第4図の領域
Iに示すようにシヨツトキバリアダイオードには極めて
微少な飽和電流ISが流れる。この飽和電流ISはバリア
金属電極31に基づく第1のシヨツトキバリアと、第1
のチタン酸化物薄層27に基づく第2のシヨツトキバリ
アを通つて流れる。逆電圧印加回路はアノード電極とな
るバリア金属電極31と、カソード電極となるオーミツ
ク電極26とに接続される。第1及び第2のチタン酸化
物薄層27、30には逆電圧印加回路が直接に接続され
ないため、第1及び第2のチタン酸化物薄層27、30
を通る電流はバリア金属電極31に流れ込む。ここで、
第1のチタン酸化物薄層27は第2のチタン酸化物薄層
30よりも高抵抗の層となつているため、バリア金属電
極31に向つて横方向に流れる第2のシヨツトキバリア
の飽和電流ISは主として抵抗の小さい第2のチタン酸
化物薄層30を流れる。逆電圧をさらに高めて、100
〜150V程度とすると、第1チタン酸化物薄層27の
外周縁近傍の複数の微少領域でブレークダウンが起き、
第4図の領域IIに示すように逆電流が階段状に増加す
る。このブレークダウンに伴う逆電流I0は、第1のチ
タン酸化物薄層27の上に第2のチタン酸化物薄層30
が重なつている部分では主として第1のチタン酸化物薄
層27よりも低抵抗層となつている第2のチタン酸化物
薄層30を通つてバリア金属電極31に流れ込む。従来
のシヨツトキバリアダイオードではこの微小領域でのブ
レークダウンが引き金となつて大きな逆電流I0が流れ
るが、本発明に従うシヨツトキバリアダイオードでは大
きな逆電流I0が流れない。即ち、第1及び第2のチタ
ン酸化物薄層27、30はいずれも高抵抗層であるた
め、第1及び第2のチタン酸化物薄層27、30の抵抗
分による電流制限が働き、逆電流I0の大きな抑制され
る。A curve A in FIG. 4 shows an example of reverse voltage-reverse current characteristics of the Schottky barrier diode of this embodiment. The reason why such characteristics are exhibited is unclear, but it is considered as follows. When the reverse voltage applied to the Schottky barrier diode is gradually increased from zero volt, an extremely minute saturation current I S flows through the Schottky barrier diode as shown in the region I of FIG. This saturation current I S is the same as the first shutter barrier based on the barrier metal electrode 31 and the first shutter barrier.
Flowing through a second shutter barrier based on titanium oxide thin layer 27 of. The reverse voltage application circuit is connected to the barrier metal electrode 31 serving as an anode electrode and the ohmic electrode 26 serving as a cathode electrode. Since a reverse voltage application circuit is not directly connected to the first and second titanium oxide thin layers 27 and 30, the first and second titanium oxide thin layers 27 and 30 are not connected.
The current passing through flows into the barrier metal electrode 31. here,
Since the first titanium oxide thin layer 27 has a higher resistance than the second titanium oxide thin layer 30, the saturation current I of the second Schottky barrier flowing laterally toward the barrier metal electrode 31. S flows mainly through the second low-resistance titanium oxide thin layer 30. Further increase the reverse voltage to 100
At about 150 V, breakdown occurs in a plurality of minute regions near the outer peripheral edge of the first titanium oxide thin layer 27,
The reverse current increases stepwise as shown in region II of FIG. The reverse current I 0 that accompanies this breakdown is the second titanium oxide thin layer 30 on the first titanium oxide thin layer 27.
In the overlapping portion, the barrier metal electrode 31 mainly flows through the second titanium oxide thin layer 30 which is a lower resistance layer than the first titanium oxide thin layer 27. In the conventional Schottky barrier diode, a large reverse current I 0 flows due to the breakdown in this minute region, but a large reverse current I 0 does not flow in the Schottky barrier diode according to the present invention. That is, since the first and second titanium oxide thin layers 27 and 30 are both high resistance layers, the current limitation due to the resistance of the first and second titanium oxide thin layers 27 and 30 works, and The current I 0 is greatly suppressed.
逆電流I0が流れることにより、第1のチタン酸化物薄
層27と第2のチタン酸化物薄層30には電位勾配が生
じる。ここで、逆電流I0は主として第2のチタン酸化
物薄層30を流れるため、電位勾配は主として第2のチ
タン酸化物薄層30によつて決定される。領域IIの終り
になると、第1のチタン酸化物薄層27のバリア金属電
極31に接する内周側の端部と、バリア金属電極31か
ら遠い外周側の端部との間の電位差が比較的大きくな
る。この結果、第1のチタン酸化物薄層27の外周側の
端部とオーミツク電極26との間の電位差は、印加する
逆電圧を増加させてもあまり増大しなくなる。このた
め、第1のチタン酸化物薄層27の外周縁での新たなブ
レークダウンは発生しなくなる。しかし、既に第1のチ
タン酸化物薄層27の外周側にて発生したブレークダウ
ンはそのまま維持され、このブレークダウンに基づく逆
電流I0が主として第2のチタン酸化物薄層30を通つ
て流れ続ける。The flow of the reverse current I 0 causes a potential gradient between the first titanium oxide thin layer 27 and the second titanium oxide thin layer 30. Here, since the reverse current I 0 mainly flows through the second thin titanium oxide layer 30, the potential gradient is mainly determined by the second thin titanium oxide layer 30. At the end of the region II, the potential difference between the end of the first titanium oxide thin layer 27 on the inner peripheral side in contact with the barrier metal electrode 31 and the end on the outer peripheral side far from the barrier metal electrode 31 is relatively large. growing. As a result, the potential difference between the outer peripheral end of the first titanium oxide thin layer 27 and the ohmic electrode 26 does not increase much even when the reverse voltage applied is increased. Therefore, no new breakdown occurs at the outer peripheral edge of the first titanium oxide thin layer 27. However, the breakdown already generated on the outer peripheral side of the first titanium oxide thin layer 27 is maintained as it is, and the reverse current I 0 based on this breakdown flows mainly through the second thin titanium oxide layer 30. to continue.
領域IIIにおいては、第1のチタン酸化物薄層27の外
周側での新たなブレークダウンが生じないために、逆電
圧の増加に伴つて逆電流が徐々に増加するものの急増し
ない期間が続くことになる。この期間において、第5図
に模式的に示す空乏層33がバリア金属電極31と第1
のチタン酸化物薄層27の下のn形領域23に生じる。
第1のチタン酸化物薄層27とn+形領域22との間の
電位差は、第1のチタン酸化物薄層27の内周側の端部
から外周側の端部に向うに従つて小さくなるので、空乏
層33の広がり(垂直方向の厚さ)も内周側の端部から
外周側の端部に向うに従つて小さくなる。また、バリア
金属電極31から第1のチタン酸化物薄層27の外周側
の端部にかけてのn形領域23の表面はシヨツトキバリ
アとして連続している。これ等の結果、電界集中を緩和
することができるなだらかな空乏層33が得られ、バリ
ア金属電極31の周縁端での電界集中が緩和されてい
る。In the region III, since no new breakdown occurs on the outer peripheral side of the first titanium oxide thin layer 27, the reverse current gradually increases as the reverse voltage increases, but a period in which the reverse current does not rapidly increase continues. become. During this period, the depletion layer 33 schematically shown in FIG.
In the n-type region 23 below the thin titanium oxide layer 27.
The potential difference between the first titanium oxide thin layer 27 and the n + -type region 22 becomes smaller as it goes from the inner peripheral end to the outer peripheral end of the first titanium oxide thin layer 27. Therefore, the spread (the thickness in the vertical direction) of the depletion layer 33 also decreases from the inner peripheral side end toward the outer peripheral side end. Further, the surface of the n-type region 23 extending from the barrier metal electrode 31 to the end portion on the outer peripheral side of the first titanium oxide thin layer 27 is continuous as a shutter barrier. As a result, a gentle depletion layer 33 that can alleviate the electric field concentration is obtained, and the electric field concentration at the peripheral edge of the barrier metal electrode 31 is alleviated.
逆電圧が約250Vになると、バリア金属電極31の周
縁端とオーミツク電極26との間に臨界電界強Ecritを
越える箇所が生じてブレークダウンが発生する。これに
より、領域IVに示すよう逆電流が急増する。When the reverse voltage is about 250V, a portion exceeding the critical electric field strength Ecrit occurs between the peripheral edge of the barrier metal electrode 31 and the ohmic electrode 26, causing breakdown. As a result, the reverse current sharply increases as shown in region IV.
本実施例のシヨツトキバリアダイオードをスイチング周
波数500kHzのスイツチングレギユレータの整流ダイ
オードとして使用したところ、ノイズ発生の極めて少な
い良好な整流動作が確認された。なお、第1及び第2の
チタン酸化物薄層27、30を設けることによるスイツ
チング速度(高速応答性)の低下は認められなかつた。When the shutter barrier diode of this embodiment was used as a rectifying diode of a switching regulator having a switching frequency of 500 kHz, it was confirmed that a good rectifying operation with extremely little noise was generated. No reduction in the switching speed (high-speed response) due to the provision of the first and second thin titanium oxide layers 27 and 30 was observed.
バリア金属電極31の外周部を包囲する第1のチタン酸
化物薄層27に相当するもののみを設けた場合でも高耐
圧化が達成される。しかし、本発明に従つて第1のチタ
ン酸化物薄層27の上に第2のチタン酸化物薄層30を
設けると、逆電流レベルの小さいシヨツトキバリアダイ
オードを実現できる。第4図の曲線Bに1層のチタン酸
化物薄層により高耐圧化したシヨツトキバリアダイオー
ドの逆電圧−逆電流特性を示す。この曲線Bと本実施例
の曲線Aとからの比較から明らかなように、本実施例の
シヨツトキバリアダイオードの方が逆電流レベルが小さ
いことがわかる。Even when only the one corresponding to the first titanium oxide thin layer 27 surrounding the outer peripheral portion of the barrier metal electrode 31 is provided, high breakdown voltage is achieved. However, by providing the second titanium oxide thin layer 30 on the first titanium oxide thin layer 27 according to the present invention, a Schottky barrier diode having a small reverse current level can be realized. The curve B in FIG. 4 shows the reverse voltage-reverse current characteristics of the Schottky barrier diode whose breakdown voltage is increased by one thin layer of titanium oxide. As is clear from the comparison between this curve B and the curve A of this embodiment, the reverse current level of the Schottky barrier diode of this embodiment is smaller.
逆電流レベルが小さくなる理由は必ずしも明らかではな
いが、第4図から2つの現象が読みとれる。1つは、領
域Iの比較から明らかなように、曲線Aの飽和電流IS
が曲線Bよりも低減していることによるものである。こ
れは、第1のチタン酸化物薄層27の酸化の度合を強め
たことにより第1のチタン酸化物薄層27に基づく第2
のシヨツトキバリアのバリアハイトφBが大きくなり、
バリアハイトφBが大きくなる程飽和電流ISが小さくな
るという関係が生じていずものである。もう1つは現象
は、曲線Aの領域IIが曲線Bの領域IIより高圧側にシフ
トしていることによるものである。すなわち、第1のチ
タン酸化物薄層27の外周縁近傍(第2のチタン酸化物
薄層30の外周縁から第1のチタン酸化物薄層27の外
周縁にかけての領域を総称している)における耐圧が向
上している。したがつて、上述の微少領域でのブレーク
ダウンが生じたとき、印加逆電圧が同一レベルで比較す
ると、第1のチタン酸化物薄層27の外周縁近傍での耐
圧が高くなる分、第1及び第2のチタン酸化物薄層2
7、30の内周端と外周端の間の電位差が小さくなる。
この電位差が小さいと、第2のチタン酸化物薄層30の
シート抵抗は第4図曲線Bの場合と同等になつているの
で、領域IIIにおける逆電流I0が小さくなる。Although the reason why the reverse current level becomes small is not always clear, two phenomena can be read from FIG. One is, as is clear from the comparison of the region I, the saturation current I S of the curve A.
Is smaller than the curve B. This is due to the fact that the degree of oxidation of the first thin titanium oxide layer 27 is increased, so that the second thin titanium oxide layer 27 based on
The barrier height φ B of the
The relationship that the saturation current I S becomes smaller as the barrier height φ B becomes larger does not occur. The other reason is that the area II of the curve A is shifted to a higher pressure side than the area II of the curve B. That is, the vicinity of the outer peripheral edge of the first titanium oxide thin layer 27 (generally refers to the region from the outer peripheral edge of the second titanium oxide thin layer 30 to the outer peripheral edge of the first titanium oxide thin layer 27). The breakdown voltage at is improved. Therefore, when breakdown occurs in the above-mentioned minute region, if the applied reverse voltages are compared at the same level, the breakdown voltage near the outer peripheral edge of the first titanium oxide thin layer 27 increases, and And second titanium oxide thin layer 2
The potential difference between the inner peripheral edge and the outer peripheral edge of 7, 30 becomes small.
When this potential difference is small, the sheet resistance of the second titanium oxide thin layer 30 is similar to that in the case of the curve B in FIG. 4, and therefore the reverse current I 0 in the region III is small.
本実施例の他の効果を要約すると以下のとおりである。The other effects of this embodiment are summarized as follows.
(1)従来のガードリングを有するシヨツトキバリアと比
較して高耐圧化でき、且つ高速応答性が良い。(1) The breakdown voltage can be increased and the high-speed response is good as compared with the conventional shutter barrier having a guard ring.
(2)従来の絶縁層を介したフイールドプレートを有する
シヨツトキバリアダイオードと比較して高耐圧が得ら
れ、且つ特性の熱的不安定性が解消されている。(2) A higher breakdown voltage is obtained and thermal instability of characteristics is eliminated compared to the conventional Shoutoki barrier diode having a field plate with an insulating layer interposed.
(3)Al層29aの直下に設けたTi薄層24a、28a
の延在部であるTi薄層24b、28bを酸化させてチ
タン酸化物薄層27、30を得るので、目的とするチタ
ン酸化物薄層27、30を容易に得ることができる。ま
た、バリア金属電極31とチタン酸化物薄層27、30
の電気的接続を容易且つ確実に達成できる。(3) Ti thin layers 24a and 28a provided directly under the Al layer 29a
Since the Ti thin layers 24b and 28b which are the extended portions of the Ti oxides are oxidized to obtain the titanium oxide thin layers 27 and 30, the desired titanium oxide thin layers 27 and 30 can be easily obtained. In addition, the barrier metal electrode 31 and the titanium oxide thin layers 27, 30
The electrical connection can be achieved easily and reliably.
〔第2の実施例〕 次に、第6図に示す本発明の第2の実施例に係わるシヨ
ツトキバリアダイオードを説明する。但し、第1図と共
通する部分には同一の符号を付してその説明を省略す
る。[Second Embodiment] Next, a shutter barrier diode according to a second embodiment of the present invention shown in FIG. 6 will be described. However, the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted.
第6図のシヨツトキバリアダイオードは、第1の実施例
のシヨツトキバリアダイオードと同様にバリア金属電極
31の外周に2層のチタン酸化物薄層27、30がリン
グ状に配置されており、逆電流レベルの小さい高耐圧の
シヨツトキバリアダイオードを実現している。さらに、
第6図のシヨツトキバリアダイオードはバリア金属電極
31が中央に配置された大きな厚みの第1のバリア金属
電極31aと、第1のバリア金属電極31aを包囲して
配置された肉薄の第2のバリア金属電極31bとから成
る。第1のバリア金属電極31aはAl層29aとAl層
29aの下部に位置する2層のTi薄層24a、28a
から成り、第2のバリア金属電極31bは2層のTi薄
層24c、28cから成つている。Ti薄層24c、2
8cはそれぞれTi薄層24a、28aの延在部分であ
り、チタン酸化物薄層27、30はそれぞれTi薄層2
4c、28cの延在部分を酸化することで得られてい
る。肉薄の第2のバリア金属電極31bを設けることで
電界集中点と応力集中点を分離することができ、規定耐
圧以下の製品の生じる頻度が少なくなり耐圧歩留りが向
上する。The Schottky barrier diode shown in FIG. 6 has two titanium oxide thin layers 27 and 30 arranged in a ring shape on the outer periphery of the barrier metal electrode 31 similarly to the Schottky barrier diode of the first embodiment. We have realized a high breakdown voltage Schottky barrier diode with a small reverse current level. further,
The Schottky barrier diode shown in FIG. 6 has a large thickness first barrier metal electrode 31a in which a barrier metal electrode 31 is arranged in the center, and a thin second barrier metal electrode 31a surrounding the first barrier metal electrode 31a. And a barrier metal electrode 31b. The first barrier metal electrode 31a is composed of an Al layer 29a and two Ti thin layers 24a and 28a located under the Al layer 29a.
And the second barrier metal electrode 31b is composed of two Ti thin layers 24c and 28c. Ti thin layer 24c, 2
Reference numeral 8c is an extended portion of the Ti thin layers 24a and 28a, and titanium oxide thin layers 27 and 30 are Ti thin layers 2 and 2, respectively.
It is obtained by oxidizing the extended portions of 4c and 28c. By providing the thin second barrier metal electrode 31b, the electric field concentration point and the stress concentration point can be separated, the frequency of products having a specified breakdown voltage or less is reduced, and the breakdown voltage yield is improved.
また、電位勾配を決定する上側のチタン酸化物薄層30
にはリング状の等電位化用Ti薄層37が設けられてい
る。等電位化用Ti薄層37はTi薄層を酸化させてチタ
ン酸化物薄層30を得るさいに、部分的に酸化をせずに
Ti薄層をそのまま残存させて得る。リング状の等電位
化用Ti薄層37は導電性が高いので、等電位分布領域
となり得る。この結果、n形領域23の表面上における
平面的に見た電位分布の不均一性を修正して均一な空乏
層を形成し、耐圧歩留りを向上させることができる。Also, the upper titanium oxide thin layer 30 that determines the potential gradient
Is provided with a ring-shaped Ti thin layer 37 for potential equalization. The equipotential Ti thin layer 37 is obtained by oxidizing the Ti thin layer to obtain the titanium oxide thin layer 30 by leaving the Ti thin layer as it is without being partially oxidized. Since the ring-shaped Ti thin layer 37 for potential equalization has high conductivity, it can serve as an equipotential distribution region. As a result, it is possible to correct the non-uniformity of the potential distribution in plan view on the surface of the n-type region 23 to form a uniform depletion layer and improve the breakdown voltage yield.
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible, for example.
(1)チタン酸化物薄層27のシート抵抗及びチタン酸化
物薄層30のシート抵抗は半導体チツプの構造やサイズ
によつて効果的な範囲が変わるが、上側のチタン酸化物
薄層30のシート抵抗は10kΩ/□〜1000Ω/
□、望ましくは50MΩ/□〜200MΩ/□に選ぶべ
きである。また、下側のチタン酸化物薄層27のシート
抵抗は10MΩ/□〜10000MΩ/□、望ましくは
200MΩ/□〜3000MΩ/□に選ぶべきである。(1) The effective range of the sheet resistance of the titanium oxide thin layer 27 and the sheet resistance of the titanium oxide thin layer 30 varies depending on the structure and size of the semiconductor chip. Resistance is 10kΩ / □ to 1000Ω /
□, preferably from 50 MΩ / □ to 200 MΩ / □. Further, the sheet resistance of the lower titanium oxide thin layer 27 should be selected from 10 MΩ / □ to 10000 MΩ / □, and preferably 200 MΩ / □ to 3000 MΩ / □.
(2)チタン酸化物薄層27幅b+cを約10μm以上に
することによつて耐圧向上の効果が現われ、30μm以
上にすることによつてその効果が顕著になる。しかし、
所定の耐圧が得られる歩留りを高くするためには100
μm以上に設計することが一層望ましい。幅b+cを5
00μm又はこれよりも大きく設定しても耐圧向上効果
を十分に得ることができる。従つて、幅b+cの上限は
ないが、幅b+cを500μm以上にしても耐圧の比例
的増大を期待することができないばかりでなく、半導体
チツプが大型化するという問題が生じる。従つて、幅b
+cを30〜500μmの範囲にすることが望ましい。(2) When the width b + c of the titanium oxide thin layer 27 is about 10 μm or more, the effect of improving the withstand voltage appears, and when it is 30 μm or more, the effect becomes remarkable. But,
In order to increase the yield to obtain a predetermined breakdown voltage, 100
It is more desirable to design to be μm or more. Width b + c is 5
Even if it is set to 00 μm or larger, a sufficient breakdown voltage improving effect can be obtained. Therefore, there is no upper limit of the width b + c, but even if the width b + c is 500 μm or more, it is not possible to expect a proportional increase in the breakdown voltage, and there is a problem that the semiconductor chip becomes large. Therefore, width b
It is desirable that + c is in the range of 30 to 500 μm.
(3)Ti薄層24、28の膜厚は、膜厚制御、酸化温度、
酸化時間等を勘案して20Å以上にすべきである。上限
については、所定のシート抵抗が得られるのであれば制
限はないが、Ti薄層24、28を熱酸化してチタン酸
化物薄層27、30を得るので、酸化温度と酸化時間を
勘案して300Å以下とすべきである。なお、プラズマ
酸化のような強力な酸化を行うのであれば、この上限は
さらに拡大できる。(3) The film thickness of the Ti thin layers 24 and 28 is controlled by the film thickness control, the oxidation temperature,
It should be more than 20Å considering the oxidation time. The upper limit is not limited as long as a predetermined sheet resistance can be obtained, but since the Ti thin layers 24 and 28 are thermally oxidized to obtain the titanium oxide thin layers 27 and 30, the oxidation temperature and the oxidation time are taken into consideration. Should be less than 300Å. Note that this upper limit can be further expanded if strong oxidation such as plasma oxidation is performed.
(4)Ti薄層24、28を酸化してチタン酸化物薄層2
7、30を得るときの酸化温度は500℃以下にするこ
とが望ましく、Au系の電極を用いる時は380℃以下
とする。酸化温度の下限値については、熱酸化法による
時では200℃以上とするが、プラズマ酸化による時で
は室温以下の低温とすることできる。酸化時間はTi薄
層24、28の厚さ、酸化温度、酸化雰囲気によつて変
わるが、5秒〜2時間の範囲に収めるのが望ましい。(4) Titanium oxide thin layer 2 by oxidizing Ti thin layers 24 and 28
The oxidation temperature for obtaining 7 and 30 is preferably 500 ° C. or lower, and is 380 ° C. or lower when using an Au-based electrode. The lower limit of the oxidation temperature is 200 ° C. or higher in the case of the thermal oxidation method, but it can be a low temperature of room temperature or lower in the case of the plasma oxidation. The oxidation time varies depending on the thickness of the Ti thin layers 24 and 28, the oxidation temperature, and the oxidizing atmosphere, but it is preferably within the range of 5 seconds to 2 hours.
(5)チタン酸化物薄層27、30に対応するものをチタ
ン酸化物の蒸着やスパツタリングで形成してもよい。(5) The titanium oxide thin layers 27 and 30 may be formed by vapor deposition of titanium oxide or sputtering.
(6)シート抵抗が高く且つシヨツトキバリアを生成する
薄層としてチタン酸化物薄層が好適であるが、Ta(タ
ンタル)系材料の酸化物薄層等にすることもできる。ま
た、Ti薄層24、28及びチタン酸化物薄層27、3
0はInやSn等を添加したものであつてもよい。(6) A titanium oxide thin layer is suitable as a thin layer having a high sheet resistance and producing a shock barrier, but it may be a thin oxide layer of a Ta (tantalum) -based material. Further, the Ti thin layers 24 and 28 and the titanium oxide thin layers 27 and 3 are formed.
0 may be added with In, Sn, or the like.
(7)p+形領域から成るガードリングと組合せることもで
きる。第6図の例で説明すれば、Ti薄層42Cとチタ
ン酸化物薄層27の境界部分の下部にp+形領域を形成
し、第1のバリア金属電極31aからは離間させる。こ
うすれば第1のバリア金属電極31aよりも高いシート
抵抗を有する第2のバリア金属電極31bの抵抗分によ
つてp+形領域に順電流が流れることが抑制され、高速
応答性の低下は起こらない。高速応答性が問題にならな
いときは、第1図のバリア金属電極31の周縁に隣接す
るようにガードリングを形成してもよい。ガードリング
を形成したときは、バリア金属電極によるシヨツトキバ
リアとチタン酸化物薄層によるシヨツトキバリアは、ガ
ードリングのpn接合を介して接続する。(7) It can also be combined with a guard ring composed of a p + type region. In the example of FIG. 6, a p + type region is formed below the boundary portion between the Ti thin layer 42C and the titanium oxide thin layer 27 and is separated from the first barrier metal electrode 31a. In this way, the resistance of the second barrier metal electrode 31b having a higher sheet resistance than that of the first barrier metal electrode 31a suppresses the forward current from flowing into the p + -type region, and the high speed response is not deteriorated. It won't happen. When the high speed response is not a problem, a guard ring may be formed so as to be adjacent to the peripheral edge of the barrier metal electrode 31 shown in FIG. When the guard ring is formed, the shutter barrier formed by the barrier metal electrode and the shutter barrier formed by the titanium oxide thin layer are connected through the pn junction of the guard ring.
(8)GaAsの代りにInP(燐化インジウム)等のIII−V
族化合物やシリコンを使用するシヨツトキバリア半導体
装置にも適用可能である。(8) III-V such as InP (indium phosphide) instead of GaAs
It can also be applied to a shutter barrier semiconductor device using a group compound or silicon.
(9)集積回路中にシヨツトキバリア半導体装置を形成す
る場合には、n形領域23を島状に囲むようにn+形領
域22を設けてオーミツク電極26をn形領域23の表
面側に設けるプレーナ構造としてもよい。(9) In the case of forming a shutter barrier semiconductor device in an integrated circuit, a planer is provided in which an n + type region 22 is provided so as to surround the n type region 23 in an island shape, and an ohmic electrode 26 is provided on the surface side of the n type region 23. It may be a structure.
(10)n形領域23、n+形領域22をp形領域と置き換
えることもできる。(10) The n-type region 23 and the n + -type region 22 can be replaced with the p-type region.
上述の如く、本発明によれば、逆電流(漏れ電流)の小
さい高耐圧のシヨツトキバリア半導体装置を容易に提供
できる。As described above, according to the present invention, it is possible to easily provide a high breakdown voltage semiconductor barrier semiconductor device having a small reverse current (leakage current).
第1図は本発明の第1の実施例に係わるシヨツトキバリ
アダイオードを示す断面図、 第2図(A)〜(G)は第1図のシヨツトキバリアダイオード
を製造工程順に示す断面図、 第3図は第2図(G)の状態を示す平面図、 第4図は第1図のシヨツトキバリアダイオード及びチタ
ン酸化物薄層を単層にしたシヨツトキバリアダイオード
の逆電圧−逆電流特性図、 第5図は空乏層を模式的に示すシヨツトキバリアダイオ
ードの一部拡大断面図、 第6図は第2の実施例のシヨツトキバリアダイオードを
示す断面図である。 22……n+形領域、23……n形領域、26……オー
ミツク電極、27……第1のチタン酸化物薄層、30…
…第2のチタン酸化物薄層、31……バリア金属電極。1 is a sectional view showing a shutter barrier diode according to the first embodiment of the present invention, and FIGS. 2 (A) to (G) are sectional views showing the shutter barrier diode in FIG. 1 in the order of manufacturing steps. FIG. 3 is a plan view showing the state of FIG. 2 (G), and FIG. 4 is a reverse voltage-reverse current of the shutter barrier diode of FIG. 1 and the shutter barrier diode having a thin titanium oxide layer as a single layer. FIG. 5 is a partially enlarged sectional view of a shutter barrier diode schematically showing a depletion layer, and FIG. 6 is a sectional view showing the shutter barrier diode of the second embodiment. 22 ... N + type region, 23 ... N type region, 26 ... Ohmic electrode, 27 ... First titanium oxide thin layer, 30 ...
2nd titanium oxide thin layer, 31 ... Barrier metal electrode.
Claims (1)
ことができるように前記半導体領域上に形成されたバリ
ア電極と、 前記バリア電極を包囲するように前記半導体領域上に配
置され、且つ前記バリア電極に電気的に接続され、且つ
前記バリア電極よりも大きなシート抵抗を有し、且つ前
記半導体領域との間にショットキバリアを生じさせるこ
とができるように形成された第1の薄層と、 前記第1の薄層の上に配置され、且つ前記バリア電極よ
りは大きいが、前記第1の薄層よりは小さいシート抵抗
を有し、且つ前記バリア電極に電気的に接続された第2
の薄層と を備え、前記バリア電極から前記第2の薄層の外周端ま
での距離が前記バリア電極から前記第1の薄層の外周端
までの距離よりも短く設定されて前記第2の薄層の外周
端が前記第1の薄層の外周端よりも内側に位置している
ことを特徴とするショットキバリア半導体装置。1. A semiconductor region, a barrier electrode formed on the semiconductor region so that a Schottky barrier can be generated between the semiconductor region, and the semiconductor region on the semiconductor region so as to surround the barrier electrode. And is electrically connected to the barrier electrode, has a larger sheet resistance than the barrier electrode, and is formed so as to generate a Schottky barrier with the semiconductor region. A thin layer, which is disposed on the first thin layer and has a sheet resistance larger than that of the barrier electrode but smaller than that of the first thin layer and electrically connected to the barrier electrode. Second connected
And the distance from the barrier electrode to the outer peripheral edge of the second thin layer is set shorter than the distance from the barrier electrode to the outer peripheral edge of the first thin layer. A Schottky barrier semiconductor device, wherein an outer peripheral edge of the thin layer is located inside an outer peripheral edge of the first thin layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082640A JPH0618272B2 (en) | 1988-04-04 | 1988-04-04 | Shutter-barrier barrier semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082640A JPH0618272B2 (en) | 1988-04-04 | 1988-04-04 | Shutter-barrier barrier semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01253961A JPH01253961A (en) | 1989-10-11 |
| JPH0618272B2 true JPH0618272B2 (en) | 1994-03-09 |
Family
ID=13780028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63082640A Expired - Fee Related JPH0618272B2 (en) | 1988-04-04 | 1988-04-04 | Shutter-barrier barrier semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618272B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4941463A (en) * | 1972-07-26 | 1974-04-18 |
-
1988
- 1988-04-04 JP JP63082640A patent/JPH0618272B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01253961A (en) | 1989-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008712B1 (en) | Schottky barrier semiconductor device | |
| JPH0618276B2 (en) | Semiconductor device | |
| KR920006429B1 (en) | Semiconductor devices | |
| JPH0642541B2 (en) | Schottky barrier semiconductor device | |
| JPH0580157B2 (en) | ||
| JPH0618272B2 (en) | Shutter-barrier barrier semiconductor device | |
| JP3067034B2 (en) | Schottky barrier semiconductor device | |
| JPH0652787B2 (en) | Shutter-barrier barrier semiconductor device | |
| JPH0515311B2 (en) | ||
| JPH0618280B2 (en) | Schottky barrier semiconductor device | |
| JPH03185870A (en) | Semiconductor device | |
| JPH0573351B2 (en) | ||
| JPH0618277B2 (en) | Shutter-barrier barrier semiconductor device | |
| JPH0618269B2 (en) | Shutter-barrier barrier semiconductor device | |
| JPH0618271B2 (en) | Shutter-barrier barrier semiconductor device | |
| JPH0618279B2 (en) | Shutter-barrier barrier semiconductor device | |
| JPH0620125B2 (en) | Semiconductor device | |
| JP4066886B2 (en) | Semiconductor device having Schottky barrier and manufacturing method thereof | |
| JPH0618270B2 (en) | Shutter-barrier barrier semiconductor device | |
| JPH065735B2 (en) | Semiconductor device | |
| JP3175761B2 (en) | Method of manufacturing Schottky barrier semiconductor device | |
| JPH0618273B2 (en) | Schottky barrier semiconductor device | |
| JPH0573350B2 (en) | ||
| JPH0618275B2 (en) | Schottky barrier semiconductor device | |
| JPH0618278B2 (en) | Shutter-barrier barrier semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |