JPH0620144B2 - 半導体圧力変換器の製造方法 - Google Patents
半導体圧力変換器の製造方法Info
- Publication number
- JPH0620144B2 JPH0620144B2 JP16548685A JP16548685A JPH0620144B2 JP H0620144 B2 JPH0620144 B2 JP H0620144B2 JP 16548685 A JP16548685 A JP 16548685A JP 16548685 A JP16548685 A JP 16548685A JP H0620144 B2 JPH0620144 B2 JP H0620144B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- implantation
- gauge
- semiconductor pressure
- implantation energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、半導体圧力変換器の製造方法に係り、特に素
子の形成に当りイオン注入法を用いた半導体圧力変換器
の製造方法に関する。
子の形成に当りイオン注入法を用いた半導体圧力変換器
の製造方法に関する。
＜従来技術＞ 第３図は従来の半導体圧力変換器の構成を示す構成図で
ある。(イ)は平面図、(ロ)は縦断面図である。
ある。(イ)は平面図、(ロ)は縦断面図である。
シリコン基板10はセンサ部10Ａと回路部10Ｂとで構成さ
れている。シリコン基板10は例えばｐ形のシリコン単結
晶であり、このセンサ部10Ａの一部に円筒状の凹部11を
有し、更に凹部11の形成によりシリコン単結晶の厚さの
薄くなった部分に起歪部12が形成されている。起歪部12
には測定しようとする圧力Ｐが印加される。
れている。シリコン基板10は例えばｐ形のシリコン単結
晶であり、このセンサ部10Ａの一部に円筒状の凹部11を
有し、更に凹部11の形成によりシリコン単結晶の厚さの
薄くなった部分に起歪部12が形成されている。起歪部12
には測定しようとする圧力Ｐが印加される。
起歪部12上にはｎ形のエピタキシャル層が形成されその
上に第３図(イ)に示す様にその中心を通る横の結晶軸＜1
10＞上にこの結晶軸に対して45゜の方向に長手方向を有
する様に圧力ゲージとして機能するせん断応力ゲージGS
がｐ形の伝導形の不純物の拡散により形成されている。
上に第３図(イ)に示す様にその中心を通る横の結晶軸＜1
10＞上にこの結晶軸に対して45゜の方向に長手方向を有
する様に圧力ゲージとして機能するせん断応力ゲージGS
がｐ形の伝導形の不純物の拡散により形成されている。
せん断応力ゲージGSは、この長手方向に電源端が形成さ
れ回路部10Ｂの変換回路13から低抵抗のリード線14ａ，
14ｂを介して、例えば定電圧が印加される。リード線14
ａ，14ｂはｐ形の半導体を拡散して形成する。一方、圧
力Ｐが起歪部12に印加されることによって生じたせん断
応力τSに対応した電圧が、せん断応力ゲージGSの長手
方向のほぼ中央に形成された出力端から低抵抗のリード
線15ａ，15ｂを介して変換回路13に入力される。リード
線15ａ，15ｂも共にｐ形の半導体を拡散して形成する。
れ回路部10Ｂの変換回路13から低抵抗のリード線14ａ，
14ｂを介して、例えば定電圧が印加される。リード線14
ａ，14ｂはｐ形の半導体を拡散して形成する。一方、圧
力Ｐが起歪部12に印加されることによって生じたせん断
応力τSに対応した電圧が、せん断応力ゲージGSの長手
方向のほぼ中央に形成された出力端から低抵抗のリード
線15ａ，15ｂを介して変換回路13に入力される。リード
線15ａ，15ｂも共にｐ形の半導体を拡散して形成する。
変換回路13の内部の回路素子もせん断応力ゲージと同じ
様にして不純物の拡散により形成される。
様にして不純物の拡散により形成される。
第４図はせん断応力ゲージ部の付近を拡大して示した部
分拡大断面図である。
分拡大断面図である。
ｐ形のシリコン基板12の上にｎ形のエピタキシャル層16
が形成され、この中にせん断応力ゲージGSとこれに接続
されるリード線14ａ，14ｂが形成されている。更にこの
上に二酸化ケイ素（SiO2）の薄膜17が形成され、その上
を保護膜18として窒化ケイ素（Si3N4）で覆ってある。
が形成され、この中にせん断応力ゲージGSとこれに接続
されるリード線14ａ，14ｂが形成されている。更にこの
上に二酸化ケイ素（SiO2）の薄膜17が形成され、その上
を保護膜18として窒化ケイ素（Si3N4）で覆ってある。
せん断応力ゲージGSは以上の如くして熱拡散法により形
成させることができる。しかし、せん断応力ゲージは第
５図に示すイオン注入法により形成することもできる。
成させることができる。しかし、せん断応力ゲージは第
５図に示すイオン注入法により形成することもできる。
第５図はイオン注入ゲージの構成を示す断面図である。
ｐ形のシリコン基板12の上に形成されたｎ形のエピタキ
シャル層16の一部にマスク19を先ず形成し、次にｐ形の
不純物イオンを打込みイオン注入ゲージGiを形成し、そ
の後アニールおよびパシペーション工程を経て、せん断
応力ゲージが完成される。リード線14ａ，14ｂ，15ａ，
15ｂの部分も同様にして形成される。
ｐ形のシリコン基板12の上に形成されたｎ形のエピタキ
シャル層16の一部にマスク19を先ず形成し、次にｐ形の
不純物イオンを打込みイオン注入ゲージGiを形成し、そ
の後アニールおよびパシペーション工程を経て、せん断
応力ゲージが完成される。リード線14ａ，14ｂ，15ａ，
15ｂの部分も同様にして形成される。
この様にして形成されたイオン注入法による素子の特性
は、拡散法により形成された素子の特性に比べて、次の
様な長所を有している。
は、拡散法により形成された素子の特性に比べて、次の
様な長所を有している。
(イ)シート抵抗RS、あるいは接合深さxjなどの制御が容
易にできる。
易にできる。
(ロ)素子の形成時間が短かい。
(ハ)素子を形成後のシリコン層の表面が平坦なので不均
等な表面応力の発生が少ない。
等な表面応力の発生が少ない。
(ニ)シート抵抗RSの高いものを容易に得ることができ
る。
る。
＜発明が解決しようとする問題点＞ しかしながら、この様な従来の１回のイオン注入により
素子を形成する半導体圧力変換器の製造方法には以下に
述べる問題点がある。
素子を形成する半導体圧力変換器の製造方法には以下に
述べる問題点がある。
ゲージ、リード線などの素子のシート抵抗RSはＣ(X)を
不純物濃度、を接合深さxjまでの平均の不純物濃度と
すれば、 の式で示される（ｘはシリコン層の表面からの深さ）。
不純物濃度、を接合深さxjまでの平均の不純物濃度と
すれば、 の式で示される（ｘはシリコン層の表面からの深さ）。
そこで、シート抵抗RSを小さくするには、(イ)ドーズ量
Ｑを大きくしてを大きくする、(ロ)接合深さをxjを大
きくする、２つの方法があり得る。
Ｑを大きくしてを大きくする、(ロ)接合深さをxjを大
きくする、２つの方法があり得る。
(イ)の方法によるときは、第６図(イ)に示す様に不純物の
固溶限CMまで注入イオン量を増大することになり、格子
欠陥が発生し最終的には結晶性が認められない非晶質状
態にまでなり得る。このため、その後のアニールによっ
てもこの損傷が回復しない場合が生じ素子の特性の悪化
（ドリフトなど）を招く。
固溶限CMまで注入イオン量を増大することになり、格子
欠陥が発生し最終的には結晶性が認められない非晶質状
態にまでなり得る。このため、その後のアニールによっ
てもこの損傷が回復しない場合が生じ素子の特性の悪化
（ドリフトなど）を招く。
１回のイオン注入で(ロ)を実現するためには、打込エネ
ルギＥ（keV）を大きくすれば良い。しかし、第６図(ロ)
に示す様に平均の不純物濃度が小さくなりシート抵抗
RSをあまり小さくすることができない。
ルギＥ（keV）を大きくすれば良い。しかし、第６図(ロ)
に示す様に平均の不純物濃度が小さくなりシート抵抗
RSをあまり小さくすることができない。
また、１回のイオン注入で素子を形成する場合には素子
の接合深さxjが浅く、表面の電界効果の影響を受けやす
い。深く打込むために打込エネルギＥを大きくするとイ
オンとシリコン面の衝突により格子欠陥などの結晶構造
の損傷が生じ、アニールによってもこの損傷が回復しな
い場合が生じる。
の接合深さxjが浅く、表面の電界効果の影響を受けやす
い。深く打込むために打込エネルギＥを大きくするとイ
オンとシリコン面の衝突により格子欠陥などの結晶構造
の損傷が生じ、アニールによってもこの損傷が回復しな
い場合が生じる。
＜問題点を解決するための手段＞ そこで、ゲージあるいはリード線などの素子のシート抵
抗を広い範囲に亘って結晶構造に損傷を与えることな
く、かつ接合深さを自由に選択できるようにするため、
主として、素子をイオン注入で形成するピエゾ抵抗式の
半導体圧力変換器の製造方法において、最初に圧力検出
用のピエゾ抵抗素子が形成されるシリコン基板上の所定
領域に小さなドーズ量と低い第１打込エネルギでイオン
を注入し、次に先の所定領域に第１打込エネルギより大
きな第２打込エネルギでイオンを注入し、以下この打込
工程が進むにしたがって打込エネルギを大きくし、この
後アニール工程を経て先のピエゾ抵抗素子を接合深さの
所定範囲に亘って不純物が帯状に分布するように形成さ
せたものである。
抗を広い範囲に亘って結晶構造に損傷を与えることな
く、かつ接合深さを自由に選択できるようにするため、
主として、素子をイオン注入で形成するピエゾ抵抗式の
半導体圧力変換器の製造方法において、最初に圧力検出
用のピエゾ抵抗素子が形成されるシリコン基板上の所定
領域に小さなドーズ量と低い第１打込エネルギでイオン
を注入し、次に先の所定領域に第１打込エネルギより大
きな第２打込エネルギでイオンを注入し、以下この打込
工程が進むにしたがって打込エネルギを大きくし、この
後アニール工程を経て先のピエゾ抵抗素子を接合深さの
所定範囲に亘って不純物が帯状に分布するように形成さ
せたものである。
＜実施例＞ 以下、本発明の実施例について図面に基づき説明する。
尚、従来技術と同一の機能を有する部分には適宜に同一
符号を付して説明を省略する。
尚、従来技術と同一の機能を有する部分には適宜に同一
符号を付して説明を省略する。
第１図は本発明によりゲージを製造する製造工程を示す
工程図である。
工程図である。
ｎ形のエピタキシャル層16の上に先ずマスク19を形成し
（工程）、この後、第１回目のイオン注入を行ない
（工程）、ゲージＧ′iを形成する。この場合の不純
物の分布は第１図(ハ)に示す様に第６図(イ)に示す如き
分布となっているが、第６図(イ)に示す場合に比べてそ
のドーズ量Ｑは小さく選定されている。また、この工程
では打込エネルギE1は小さくエピタキシャル層16の表
面から分布する不純物分布となっている。
（工程）、この後、第１回目のイオン注入を行ない
（工程）、ゲージＧ′iを形成する。この場合の不純
物の分布は第１図(ハ)に示す様に第６図(イ)に示す如き
分布となっているが、第６図(イ)に示す場合に比べてそ
のドーズ量Ｑは小さく選定されている。また、この工程
では打込エネルギE1は小さくエピタキシャル層16の表
面から分布する不純物分布となっている。
次に、工程に移り、第２回目のイオン打込みを行な
い、ゲージG″iを形成する。この場合の打込エネルギE2
は工程の場合より大きく選定され接合深さxjがより深
くなっている。従って、第１図(ハ)の不純物分布から
判るように若干帯状に広がった分布となっており、ゲー
ジG′iに比べてゲージG″iはより厚みを増した構成にな
っている。
い、ゲージG″iを形成する。この場合の打込エネルギE2
は工程の場合より大きく選定され接合深さxjがより深
くなっている。従って、第１図(ハ)の不純物分布から
判るように若干帯状に広がった分布となっており、ゲー
ジG′iに比べてゲージG″iはより厚みを増した構成にな
っている。
更に、工程に移り、第３回目のイオン打込みを行ない
ゲージGiを形成する。この場合のイオン打込エネルギ
E3は工程の場合より大きく選定され、接合深さxjがよ
り大きくなっている。従って、第１図(ハ)の不純物分
布から判るように工程の場合に比べてより帯状に形成
されている。
ゲージGiを形成する。この場合のイオン打込エネルギ
E3は工程の場合より大きく選定され、接合深さxjがよ
り大きくなっている。従って、第１図(ハ)の不純物分
布から判るように工程の場合に比べてより帯状に形成
されている。
以後、このイオン打込み工程を必要回数だけ繰り返し、
工程に移りアニールを行なう。この様な多段のイオン
注入方法では、小さなドーズ量Ｑより低い打込エネルギ
Ｅによる数回のイオン打込みで素子を形成するので、結
晶構造に与える損傷が小さく、アニール工程でこれ等の
損傷はほぼ完全に回復し、安定な特性を示すゲージが得
られる。
工程に移りアニールを行なう。この様な多段のイオン
注入方法では、小さなドーズ量Ｑより低い打込エネルギ
Ｅによる数回のイオン打込みで素子を形成するので、結
晶構造に与える損傷が小さく、アニール工程でこれ等の
損傷はほぼ完全に回復し、安定な特性を示すゲージが得
られる。
この後、工程に移りマスク19を除去してパシベーショ
ンを行ない（工程）完成する。
ンを行ない（工程）完成する。
また、以上の多段イオン注入法によれば、低抵抗のリー
ド線14ａ，14ｂ，15ａ，15ｂの部分を形成する場合に
も、小さなドーズ量Ｑで１回のイオン注入ごとに打込エ
ネルギE1，E2，E3を少しづつ大きくしてイオン注入を行
うので、接合深さxjを大きくしてもエピタキシャル層16
の表面から接合深さxjまで不純物がほぼ均等に存在し、
この部分のシート抵抗RSを小さくできる。またドーズ量
Ｑも小さく結晶構造に与える損傷が小さくアニールで損
傷は回復し、安定な素子となる。
ド線14ａ，14ｂ，15ａ，15ｂの部分を形成する場合に
も、小さなドーズ量Ｑで１回のイオン注入ごとに打込エ
ネルギE1，E2，E3を少しづつ大きくしてイオン注入を行
うので、接合深さxjを大きくしてもエピタキシャル層16
の表面から接合深さxjまで不純物がほぼ均等に存在し、
この部分のシート抵抗RSを小さくできる。またドーズ量
Ｑも小さく結晶構造に与える損傷が小さくアニールで損
傷は回復し、安定な素子となる。
更に、第２図に示す様に毎回のイオン注入ごとにアニー
ルを行うことにより、結晶構造の損傷をほとんど残さず
に、安定な素子ができる。
ルを行うことにより、結晶構造の損傷をほとんど残さず
に、安定な素子ができる。
なお、今までの説明ではイオン注入を別々に分けて実施
したが、接合深さxjを変えながら（打込みエネルギＥを
変えながら）連続的にイオン注入をしても良い。
したが、接合深さxjを変えながら（打込みエネルギＥを
変えながら）連続的にイオン注入をしても良い。
以上の実施例は主としてセンサ部について説明したが、
回路素子例えばダイオード、トランジスタ、などについ
ても同様に適用することができる。
回路素子例えばダイオード、トランジスタ、などについ
ても同様に適用することができる。
＜発明の効果＞ 以上、実施例とともに具体的に説明した様に、本発明に
よれば、単位体積当りの不純物量を低く抑え、素子層の
厚さを厚くし必要な抵抗値を得るよう多段のイオン注入
法を採用しているので、 (イ)結晶構造に欠陥の少ない素子を形成することがで
き、高信頼で高精度の半導体圧力変換器が実現できる。
よれば、単位体積当りの不純物量を低く抑え、素子層の
厚さを厚くし必要な抵抗値を得るよう多段のイオン注入
法を採用しているので、 (イ)結晶構造に欠陥の少ない素子を形成することがで
き、高信頼で高精度の半導体圧力変換器が実現できる。
(ロ)特性が良くかつ広範囲に亘るシート抵抗値を得るこ
とができ、半導体圧力変換器の設計が容易になる。
とができ、半導体圧力変換器の設計が容易になる。
(ハ)接合深さを大きくとることができ、表面の電荷効果
の影響を受け難く、安定な特性が得られる。
の影響を受け難く、安定な特性が得られる。
などの効果がある。
第１図は本発明の製造方法の一実施例を示す工程図、第
２図は本発明の製造方法の他の実施例を示す工程図、第
３図は従来の半導体圧力変換器の構成を示す構成図、第
４図は第３図におけるせん断応力ゲージ部の付近を拡大
して示した部分拡大断面図、第５図は第４図に示すゲー
ジをイオン注入法で形成するときのゲージ断面を示す断
面図、第６図は第５図におけるイオン注入法の問題点を
説明する説明図である。 10……シリコン基板、10Ａ……センサ部、10Ｂ……回路
部、12……起歪部、13……変換回路、14ａ，14ｂ，15
ａ，15ｂ……リード線、16……エピタキシャル層、18…
…保護膜、GS……せん断応力ゲージ、Ｃ……不純物濃
度、xj……接合深さ、Ｑ……ドーズ量、Ｅ……打込エネ
ルギ。
２図は本発明の製造方法の他の実施例を示す工程図、第
３図は従来の半導体圧力変換器の構成を示す構成図、第
４図は第３図におけるせん断応力ゲージ部の付近を拡大
して示した部分拡大断面図、第５図は第４図に示すゲー
ジをイオン注入法で形成するときのゲージ断面を示す断
面図、第６図は第５図におけるイオン注入法の問題点を
説明する説明図である。 10……シリコン基板、10Ａ……センサ部、10Ｂ……回路
部、12……起歪部、13……変換回路、14ａ，14ｂ，15
ａ，15ｂ……リード線、16……エピタキシャル層、18…
…保護膜、GS……せん断応力ゲージ、Ｃ……不純物濃
度、xj……接合深さ、Ｑ……ドーズ量、Ｅ……打込エネ
ルギ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿賀 敏夫 東京都武蔵野市中町２丁目９番32号 横河 北辰電機株式会社内 (56)参考文献 特開 昭54−129889（ＪＰ，Ａ) 特開 昭50−161156（ＪＰ，Ａ)
Claims (2)
- 【請求項１】素子をイオン注入で形成するピエゾ抵抗式
の半導体圧力変換器の製造方法において、最初に圧力検
出用のピエゾ抵抗素子が形成されるシリコン基板上の所
定領域に小さなドーズ量と低い第１打込エネルギでイオ
ンを注入し、次に前記所定領域に前記第１打込エネルギ
より大きな第２打込エネルギでイオンを注入し、以下こ
の打込工程が進むにしたがって打込エネルギを大きく
し、この後アニール工程を経て前記ピエゾ抵抗素子を接
合深さの所定範囲に亘って不純物が帯状に分布するよう
に形成したことを特徴とする半導体圧力変換器の製造方
法。 - 【請求項２】前記イオン注入の工程を連続的に行うこと
を特徴とする特許請求の範囲第１請求項に記載した半導
体圧力変換器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16548685A JPH0620144B2 (ja) | 1985-07-26 | 1985-07-26 | 半導体圧力変換器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16548685A JPH0620144B2 (ja) | 1985-07-26 | 1985-07-26 | 半導体圧力変換器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6226867A JPS6226867A (ja) | 1987-02-04 |
| JPH0620144B2 true JPH0620144B2 (ja) | 1994-03-16 |
Family
ID=15813315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16548685A Expired - Lifetime JPH0620144B2 (ja) | 1985-07-26 | 1985-07-26 | 半導体圧力変換器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620144B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2592966B2 (ja) * | 1988-10-31 | 1997-03-19 | シャープ株式会社 | イオン注入方法及びその装置 |
| US5141882A (en) * | 1989-04-05 | 1992-08-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor |
| JPH02280322A (ja) * | 1989-04-21 | 1990-11-16 | Sony Corp | 半導体装置の製法 |
| JP2626289B2 (ja) * | 1990-03-27 | 1997-07-02 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP4736307B2 (ja) * | 2002-12-13 | 2011-07-27 | 株式会社デンソー | 半導体センサの製造方法 |
-
1985
- 1985-07-26 JP JP16548685A patent/JPH0620144B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6226867A (ja) | 1987-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4682405A (en) | Methods for forming lateral and vertical DMOS transistors | |
| US3936858A (en) | MOS transistor structure | |
| US4771013A (en) | Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice | |
| DE69510432T2 (de) | Infrarot-Strahlungssensor | |
| JPH051623B2 (ja) | ||
| JPS6130435B2 (ja) | ||
| US4171997A (en) | Method of producing polycrystalline silicon components, particularly solar elements | |
| JPH0620144B2 (ja) | 半導体圧力変換器の製造方法 | |
| EP0211174B1 (en) | Monolithic temperature compensated voltage-reference diode and method for its manufacture | |
| TW302517B (ja) | ||
| JP2928058B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0626254B2 (ja) | 半導体圧力センサの製造方法 | |
| TW452987B (en) | Improved photovoltaic generator circuit | |
| JP3314631B2 (ja) | 振動式トランスデューサとその製造方法 | |
| JP3343901B2 (ja) | 振動式トランスデューサとその製造方法 | |
| JP2560824B2 (ja) | 赤外線センサの製造方法 | |
| WO1983003032A1 (fr) | Dispositif a semiconducteurs et son procede de fabrication | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JP2841419B2 (ja) | 多結晶ダイオードおよびその製造方法 | |
| JP2005534186A (ja) | 放射線硬化された可視ｐ−ｉ−ｎ型検出器 | |
| US6274401B1 (en) | Method of manufacturing a CCD sensor with a deep well | |
| JPH023291A (ja) | ツェナーダイオードの二重インプラント製作法 | |
| KR100201775B1 (ko) | 반도체 장치 제조 방법 | |
| JPS5861673A (ja) | 半導体装置の製造方法 | |
| JPH07101746B2 (ja) | 半導体装置の製造方法 |