Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0620144B2 - Method for manufacturing semiconductor pressure transducer - Google Patents
[go: Go Back, main page]

JPH0620144B2 - Method for manufacturing semiconductor pressure transducer - Google Patents

Method for manufacturing semiconductor pressure transducer

Info

Publication number
JPH0620144B2
JPH0620144B2 JP16548685A JP16548685A JPH0620144B2 JP H0620144 B2 JPH0620144 B2 JP H0620144B2 JP 16548685 A JP16548685 A JP 16548685A JP 16548685 A JP16548685 A JP 16548685A JP H0620144 B2 JPH0620144 B2 JP H0620144B2
Authority
JP
Japan
Prior art keywords
ion implantation
implantation
gauge
semiconductor pressure
implantation energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16548685A
Other languages
Japanese (ja)
Other versions
JPS6226867A (en
Inventor
輝孝 平田
宣夫 宮地
徳治 三枝
敏夫 阿賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP16548685A priority Critical patent/JPH0620144B2/en
Publication of JPS6226867A publication Critical patent/JPS6226867A/en
Publication of JPH0620144B2 publication Critical patent/JPH0620144B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、半導体圧力変換器の製造方法に係り、特に素
子の形成に当りイオン注入法を用いた半導体圧力変換器
の製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor pressure converter, and more particularly to a method for manufacturing a semiconductor pressure converter using an ion implantation method for forming an element.

<従来技術> 第3図は従来の半導体圧力変換器の構成を示す構成図で
ある。(イ)は平面図、(ロ)は縦断面図である。
<Prior Art> FIG. 3 is a configuration diagram showing a configuration of a conventional semiconductor pressure converter. (A) is a plan view and (B) is a vertical sectional view.

シリコン基板10はセンサ部10Aと回路部10Bとで構成さ
れている。シリコン基板10は例えばp形のシリコン単結
晶であり、このセンサ部10Aの一部に円筒状の凹部11を
有し、更に凹部11の形成によりシリコン単結晶の厚さの
薄くなった部分に起歪部12が形成されている。起歪部12
には測定しようとする圧力Pが印加される。
The silicon substrate 10 is composed of a sensor section 10A and a circuit section 10B. The silicon substrate 10 is, for example, a p-type silicon single crystal, has a cylindrical recess 11 in a part of the sensor portion 10A, and is formed in a portion where the thickness of the silicon single crystal is thinned by forming the recess 11. The strained portion 12 is formed. Strain element 12
A pressure P to be measured is applied to.

起歪部12上にはn形のエピタキシャル層が形成されその
上に第3図(イ)に示す様にその中心を通る横の結晶軸<1
10>上にこの結晶軸に対して45゜の方向に長手方向を有
する様に圧力ゲージとして機能するせん断応力ゲージGS
がp形の伝導形の不純物の拡散により形成されている。
An n-type epitaxial layer is formed on the strain-flexing part 12 and a horizontal crystal axis <1 passing through the center of the n-type epitaxial layer as shown in FIG.
10> Shear stress gauge G S functioning as a pressure gauge having a longitudinal direction at 45 ° with respect to this crystal axis
Are formed by diffusion of p-type conductivity type impurities.

せん断応力ゲージGSは、この長手方向に電源端が形成さ
れ回路部10Bの変換回路13から低抵抗のリード線14a,
14bを介して、例えば定電圧が印加される。リード線14
a,14bはp形の半導体を拡散して形成する。一方、圧
力Pが起歪部12に印加されることによって生じたせん断
応力τSに対応した電圧が、せん断応力ゲージGSの長手
方向のほぼ中央に形成された出力端から低抵抗のリード
線15a,15bを介して変換回路13に入力される。リード
線15a,15bも共にp形の半導体を拡散して形成する。
The shear stress gauge G S has a power source end formed in the longitudinal direction, and a low resistance lead wire 14a from the conversion circuit 13 of the circuit section 10B,
For example, a constant voltage is applied via 14b. Lead wire 14
a and 14b are formed by diffusing a p-type semiconductor. On the other hand, a voltage corresponding to the shear stress τ S generated by applying the pressure P to the strain-flexing portion 12 causes a low resistance lead wire to be formed from the output end formed substantially at the center of the shear stress gauge G S in the longitudinal direction. It is input to the conversion circuit 13 via 15a and 15b. The lead wires 15a and 15b are also formed by diffusing a p-type semiconductor.

変換回路13の内部の回路素子もせん断応力ゲージと同じ
様にして不純物の拡散により形成される。
Circuit elements inside the conversion circuit 13 are also formed by diffusion of impurities in the same manner as the shear stress gauge.

第4図はせん断応力ゲージ部の付近を拡大して示した部
分拡大断面図である。
FIG. 4 is a partially enlarged sectional view showing the vicinity of the shear stress gauge portion in an enlarged manner.

p形のシリコン基板12の上にn形のエピタキシャル層16
が形成され、この中にせん断応力ゲージGSとこれに接続
されるリード線14a,14bが形成されている。更にこの
上に二酸化ケイ素(SiO2)の薄膜17が形成され、その上
を保護膜18として窒化ケイ素(Si3N4)で覆ってある。
n-type epitaxial layer 16 on p-type silicon substrate 12
Is formed, and the shear stress gauge G S and the lead wires 14a and 14b connected thereto are formed therein. Further, a thin film 17 of silicon dioxide (SiO 2 ) is formed on this, and the thin film 17 is covered with silicon nitride (Si 3 N 4 ) as a protective film 18.

せん断応力ゲージGSは以上の如くして熱拡散法により形
成させることができる。しかし、せん断応力ゲージは第
5図に示すイオン注入法により形成することもできる。
The shear stress gauge G S can be formed by the thermal diffusion method as described above. However, the shear stress gauge can also be formed by the ion implantation method shown in FIG.

第5図はイオン注入ゲージの構成を示す断面図である。
p形のシリコン基板12の上に形成されたn形のエピタキ
シャル層16の一部にマスク19を先ず形成し、次にp形の
不純物イオンを打込みイオン注入ゲージGiを形成し、そ
の後アニールおよびパシペーション工程を経て、せん断
応力ゲージが完成される。リード線14a,14b,15a,
15bの部分も同様にして形成される。
FIG. 5 is a sectional view showing the structure of the ion implantation gauge.
A mask 19 is first formed on a part of the n-type epitaxial layer 16 formed on the p-type silicon substrate 12, and then p-type impurity ions are implanted to form an ion implantation gauge G i. A shear stress gauge is completed through a passivation process. Lead wires 14a, 14b, 15a,
The portion 15b is formed in the same manner.

この様にして形成されたイオン注入法による素子の特性
は、拡散法により形成された素子の特性に比べて、次の
様な長所を有している。
The characteristics of the element formed by the ion implantation method as described above have the following advantages as compared with the characteristics of the element formed by the diffusion method.

(イ)シート抵抗RS、あるいは接合深さxjなどの制御が容
易にできる。
(A) The sheet resistance R S or the junction depth x j can be easily controlled.

(ロ)素子の形成時間が短かい。(B) The element formation time is short.

(ハ)素子を形成後のシリコン層の表面が平坦なので不均
等な表面応力の発生が少ない。
(C) Since the surface of the silicon layer after forming the element is flat, uneven surface stress is less likely to occur.

(ニ)シート抵抗RSの高いものを容易に得ることができ
る。
(D) A sheet having a high sheet resistance R S can be easily obtained.

<発明が解決しようとする問題点> しかしながら、この様な従来の1回のイオン注入により
素子を形成する半導体圧力変換器の製造方法には以下に
述べる問題点がある。
<Problems to be Solved by the Invention> However, the conventional method for manufacturing a semiconductor pressure converter for forming an element by one-time ion implantation has the following problems.

ゲージ、リード線などの素子のシート抵抗RSはC(X)を
不純物濃度、を接合深さxjまでの平均の不純物濃度と
すれば、 の式で示される(xはシリコン層の表面からの深さ)。
For sheet resistance R S of elements such as gauges and lead wires, where C (X) is the impurity concentration and is the average impurity concentration up to the junction depth x j , (X is the depth from the surface of the silicon layer).

そこで、シート抵抗RSを小さくするには、(イ)ドーズ量
Qを大きくしてを大きくする、(ロ)接合深さをxjを大
きくする、2つの方法があり得る。
Therefore, in order to reduce the sheet resistance R S , there can be two methods (a) increasing the dose Q and increasing it, and (b) increasing the junction depth x j .

(イ)の方法によるときは、第6図(イ)に示す様に不純物の
固溶限CMまで注入イオン量を増大することになり、格子
欠陥が発生し最終的には結晶性が認められない非晶質状
態にまでなり得る。このため、その後のアニールによっ
てもこの損傷が回復しない場合が生じ素子の特性の悪化
(ドリフトなど)を招く。
When the method (a) is used, as shown in Fig. 6 (a), the amount of implanted ions is increased up to the solid solubility limit C M of impurities, and lattice defects are generated, and finally crystallinity is recognized. It can even go into an amorphous state that cannot be achieved. For this reason, the damage may not be recovered even by the subsequent annealing, resulting in deterioration of the element characteristics (drift or the like).

1回のイオン注入で(ロ)を実現するためには、打込エネ
ルギE(keV)を大きくすれば良い。しかし、第6図(ロ)
に示す様に平均の不純物濃度が小さくなりシート抵抗
RSをあまり小さくすることができない。
In order to realize (b) with one ion implantation, the implantation energy E (keV) may be increased. However, Fig. 6 (b)
As shown in, the average impurity concentration decreases and the sheet resistance
R S cannot be made too small.

また、1回のイオン注入で素子を形成する場合には素子
の接合深さxjが浅く、表面の電界効果の影響を受けやす
い。深く打込むために打込エネルギEを大きくするとイ
オンとシリコン面の衝突により格子欠陥などの結晶構造
の損傷が生じ、アニールによってもこの損傷が回復しな
い場合が生じる。
Further, when the element is formed by one-time ion implantation, the junction depth x j of the element is shallow and it is easily affected by the electric field effect on the surface. If the implantation energy E is increased for deep implantation, the collision of ions with the silicon surface causes damage to the crystal structure such as lattice defects, and this damage may not be recovered even by annealing.

<問題点を解決するための手段> そこで、ゲージあるいはリード線などの素子のシート抵
抗を広い範囲に亘って結晶構造に損傷を与えることな
く、かつ接合深さを自由に選択できるようにするため、
主として、素子をイオン注入で形成するピエゾ抵抗式の
半導体圧力変換器の製造方法において、最初に圧力検出
用のピエゾ抵抗素子が形成されるシリコン基板上の所定
領域に小さなドーズ量と低い第1打込エネルギでイオン
を注入し、次に先の所定領域に第1打込エネルギより大
きな第2打込エネルギでイオンを注入し、以下この打込
工程が進むにしたがって打込エネルギを大きくし、この
後アニール工程を経て先のピエゾ抵抗素子を接合深さの
所定範囲に亘って不純物が帯状に分布するように形成さ
せたものである。
<Means for Solving Problems> Therefore, it is possible to freely select the junction depth without damaging the crystal structure over a wide range of the sheet resistance of an element such as a gauge or a lead wire. ,
Mainly, in a method of manufacturing a piezoresistive semiconductor pressure transducer in which elements are formed by ion implantation, a small dose amount and a low first stroke are first provided in a predetermined region on a silicon substrate where a piezoresistive element for pressure detection is formed. Ions are implanted with an implantation energy, then ions are implanted into a predetermined region at a second implantation energy higher than the first implantation energy, and the implantation energy is increased as the implantation process proceeds. After the post-annealing process, the piezoresistive element is formed so that the impurities are distributed in a strip shape over a predetermined range of the junction depth.

<実施例> 以下、本発明の実施例について図面に基づき説明する。
尚、従来技術と同一の機能を有する部分には適宜に同一
符号を付して説明を省略する。
<Examples> Examples of the present invention will be described below with reference to the drawings.
Incidentally, the portions having the same functions as those of the conventional technique are appropriately designated by the same reference numerals and the description thereof will be omitted.

第1図は本発明によりゲージを製造する製造工程を示す
工程図である。
FIG. 1 is a process drawing showing a manufacturing process for manufacturing a gauge according to the present invention.

n形のエピタキシャル層16の上に先ずマスク19を形成し
(工程)、この後、第1回目のイオン注入を行ない
(工程)、ゲージG′iを形成する。この場合の不純
物の分布は第1図(ハ)に示す様に第6図(イ)に示す如き
分布となっているが、第6図(イ)に示す場合に比べてそ
のドーズ量Qは小さく選定されている。また、この工程
では打込エネルギE1は小さくエピタキシャル層16の表
面から分布する不純物分布となっている。
first forming a mask 19 on the n-type epitaxial layer 16 (step), after the first round of ion implantation is performed while (step) to form a gauge G 'i. The distribution of the impurities in this case is as shown in FIG. 6 (a) as shown in FIG. 1 (c), but the dose Q is larger than that shown in FIG. 6 (a). Selected small. Further, in this step, the implantation energy E 1 is small and the impurity distribution is distributed from the surface of the epitaxial layer 16.

次に、工程に移り、第2回目のイオン打込みを行な
い、ゲージG″iを形成する。この場合の打込エネルギE2
は工程の場合より大きく選定され接合深さxjがより深
くなっている。従って、第1図(ハ)の不純物分布から
判るように若干帯状に広がった分布となっており、ゲー
ジG′iに比べてゲージG″iはより厚みを増した構成にな
っている。
Next, in the process, the second ion implantation is performed to form a gauge G ″ i . Implantation energy E 2 in this case
Is selected larger than in the case of the process, and the junction depth x j is deeper. Therefore, as can be seen from the impurity distribution shown in FIG. 1C, the distribution is slightly band-shaped, and the gauge G ″ i is thicker than the gauge G ′ i .

更に、工程に移り、第3回目のイオン打込みを行ない
ゲージGiを形成する。この場合のイオン打込エネルギ
E3は工程の場合より大きく選定され、接合深さxjがよ
り大きくなっている。従って、第1図(ハ)の不純物分
布から判るように工程の場合に比べてより帯状に形成
されている。
Further, in the process, the third ion implantation is performed to form the gauge G i . Ion implantation energy in this case
E 3 was selected to be larger than in the case of the process, and the junction depth x j was larger. Therefore, as can be seen from the distribution of impurities in FIG.

以後、このイオン打込み工程を必要回数だけ繰り返し、
工程に移りアニールを行なう。この様な多段のイオン
注入方法では、小さなドーズ量Qより低い打込エネルギ
Eによる数回のイオン打込みで素子を形成するので、結
晶構造に与える損傷が小さく、アニール工程でこれ等の
損傷はほぼ完全に回復し、安定な特性を示すゲージが得
られる。
After that, this ion implantation process is repeated as many times as necessary,
Go to the process and anneal. In such a multi-stage ion implantation method, since the element is formed by several times of ion implantation with the implantation energy E lower than the small dose amount Q, the damage to the crystal structure is small, and these damages are almost eliminated in the annealing process. A gauge is obtained that is fully recovered and exhibits stable properties.

この後、工程に移りマスク19を除去してパシベーショ
ンを行ない(工程)完成する。
After that, the process moves to the step of removing the mask 19 and performing passivation (step) to complete the process.

また、以上の多段イオン注入法によれば、低抵抗のリー
ド線14a,14b,15a,15bの部分を形成する場合に
も、小さなドーズ量Qで1回のイオン注入ごとに打込エ
ネルギE1,E2,E3を少しづつ大きくしてイオン注入を行
うので、接合深さxjを大きくしてもエピタキシャル層16
の表面から接合深さxjまで不純物がほぼ均等に存在し、
この部分のシート抵抗RSを小さくできる。またドーズ量
Qも小さく結晶構造に与える損傷が小さくアニールで損
傷は回復し、安定な素子となる。
Further, according to the multi-step ion implantation method described above, even when the low resistance lead wires 14a, 14b, 15a, 15b are formed, the implantation energy E 1 is set for each ion implantation with a small dose Q. , E 2 , and E 3 are increased little by little for ion implantation, the epitaxial layer 16 can be formed even if the junction depth x j is increased.
Impurities are almost evenly distributed from the surface to the junction depth x j ,
The sheet resistance R S of this portion can be reduced. Also, the dose Q is small and the damage given to the crystal structure is small, and the damage is recovered by annealing, and a stable element is obtained.

更に、第2図に示す様に毎回のイオン注入ごとにアニー
ルを行うことにより、結晶構造の損傷をほとんど残さず
に、安定な素子ができる。
Further, as shown in FIG. 2, by performing annealing every time ion implantation is performed, a stable element can be obtained with almost no damage to the crystal structure.

なお、今までの説明ではイオン注入を別々に分けて実施
したが、接合深さxjを変えながら(打込みエネルギEを
変えながら)連続的にイオン注入をしても良い。
Although the ion implantation is separately performed in the above description, the ion implantation may be continuously performed while changing the junction depth x j (changing the implantation energy E).

以上の実施例は主としてセンサ部について説明したが、
回路素子例えばダイオード、トランジスタ、などについ
ても同様に適用することができる。
Although the above embodiments have mainly described the sensor unit,
The same can be applied to circuit elements such as diodes and transistors.

<発明の効果> 以上、実施例とともに具体的に説明した様に、本発明に
よれば、単位体積当りの不純物量を低く抑え、素子層の
厚さを厚くし必要な抵抗値を得るよう多段のイオン注入
法を採用しているので、 (イ)結晶構造に欠陥の少ない素子を形成することがで
き、高信頼で高精度の半導体圧力変換器が実現できる。
<Effects of the Invention> As described above in detail with reference to the embodiments, according to the present invention, the amount of impurities per unit volume can be kept low, the thickness of the element layer can be increased, and a multi-step process can be performed to obtain a required resistance value. Since the ion implantation method of (1) is adopted, (a) it is possible to form a device with few defects in the crystal structure, and a highly reliable and highly accurate semiconductor pressure converter can be realized.

(ロ)特性が良くかつ広範囲に亘るシート抵抗値を得るこ
とができ、半導体圧力変換器の設計が容易になる。
(B) Good sheet characteristics and a wide range of sheet resistance values can be obtained, which facilitates the design of the semiconductor pressure transducer.

(ハ)接合深さを大きくとることができ、表面の電荷効果
の影響を受け難く、安定な特性が得られる。
(C) The junction depth can be made large, and it is not easily affected by the surface charge effect, and stable characteristics can be obtained.

などの効果がある。And so on.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の製造方法の一実施例を示す工程図、第
2図は本発明の製造方法の他の実施例を示す工程図、第
3図は従来の半導体圧力変換器の構成を示す構成図、第
4図は第3図におけるせん断応力ゲージ部の付近を拡大
して示した部分拡大断面図、第5図は第4図に示すゲー
ジをイオン注入法で形成するときのゲージ断面を示す断
面図、第6図は第5図におけるイオン注入法の問題点を
説明する説明図である。 10……シリコン基板、10A……センサ部、10B……回路
部、12……起歪部、13……変換回路、14a,14b,15
a,15b……リード線、16……エピタキシャル層、18…
…保護膜、GS……せん断応力ゲージ、C……不純物濃
度、xj……接合深さ、Q……ドーズ量、E……打込エネ
ルギ。
FIG. 1 is a process drawing showing an embodiment of the manufacturing method of the present invention, FIG. 2 is a process drawing showing another embodiment of the manufacturing method of the present invention, and FIG. 3 shows the structure of a conventional semiconductor pressure converter. FIG. 4 is a partially enlarged cross-sectional view showing the vicinity of the shear stress gauge portion in FIG. 3 in an enlarged manner, and FIG. 5 is a gauge cross-section when the gauge shown in FIG. 4 is formed by an ion implantation method. FIG. 6 is an explanatory view for explaining the problems of the ion implantation method in FIG. 10 ... Silicon substrate, 10A ... Sensor part, 10B ... Circuit part, 12 ... Strain element, 13 ... Conversion circuit, 14a, 14b, 15
a, 15b ... Lead wire, 16 ... Epitaxial layer, 18 ...
… Protective film, G S …… Shear stress gauge, C …… Impurity concentration, x j …… Junction depth, Q …… Dose amount, E …… Implant energy.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿賀 敏夫 東京都武蔵野市中町2丁目9番32号 横河 北辰電機株式会社内 (56)参考文献 特開 昭54−129889(JP,A) 特開 昭50−161156(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshio Aga 2-932 Nakamachi, Musashino-shi, Tokyo Inside Yokogawa Hokushin Electric Co., Ltd. (56) Reference JP-A-54-129889 (JP, A) JP 50-161156 (JP, A)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】素子をイオン注入で形成するピエゾ抵抗式
の半導体圧力変換器の製造方法において、最初に圧力検
出用のピエゾ抵抗素子が形成されるシリコン基板上の所
定領域に小さなドーズ量と低い第1打込エネルギでイオ
ンを注入し、次に前記所定領域に前記第1打込エネルギ
より大きな第2打込エネルギでイオンを注入し、以下こ
の打込工程が進むにしたがって打込エネルギを大きく
し、この後アニール工程を経て前記ピエゾ抵抗素子を接
合深さの所定範囲に亘って不純物が帯状に分布するよう
に形成したことを特徴とする半導体圧力変換器の製造方
法。
1. A method for manufacturing a piezoresistive semiconductor pressure transducer in which an element is formed by ion implantation, in which a small dose amount and a low dose are first provided in a predetermined region on a silicon substrate where a piezoresistive element for pressure detection is formed. Ions are implanted with a first implantation energy, then ions are implanted into the predetermined region with a second implantation energy larger than the first implantation energy, and the implantation energy is increased as the implantation process proceeds. Then, after that, an anneal process is performed to form the piezoresistive element so that the impurities are distributed in a band shape over a predetermined range of the junction depth.
【請求項2】前記イオン注入の工程を連続的に行うこと
を特徴とする特許請求の範囲第1請求項に記載した半導
体圧力変換器の製造方法。
2. The method of manufacturing a semiconductor pressure converter according to claim 1, wherein the ion implantation step is continuously performed.
JP16548685A 1985-07-26 1985-07-26 Method for manufacturing semiconductor pressure transducer Expired - Lifetime JPH0620144B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16548685A JPH0620144B2 (en) 1985-07-26 1985-07-26 Method for manufacturing semiconductor pressure transducer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16548685A JPH0620144B2 (en) 1985-07-26 1985-07-26 Method for manufacturing semiconductor pressure transducer

Publications (2)

Publication Number Publication Date
JPS6226867A JPS6226867A (en) 1987-02-04
JPH0620144B2 true JPH0620144B2 (en) 1994-03-16

Family

ID=15813315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16548685A Expired - Lifetime JPH0620144B2 (en) 1985-07-26 1985-07-26 Method for manufacturing semiconductor pressure transducer

Country Status (1)

Country Link
JP (1) JPH0620144B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592966B2 (en) * 1988-10-31 1997-03-19 シャープ株式会社 Ion implantation method and apparatus
US5141882A (en) * 1989-04-05 1992-08-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor
JPH02280322A (en) * 1989-04-21 1990-11-16 Sony Corp Manufacture of semiconductor device
JP2626289B2 (en) * 1990-03-27 1997-07-02 松下電器産業株式会社 Method for manufacturing semiconductor device
JP4736307B2 (en) * 2002-12-13 2011-07-27 株式会社デンソー Manufacturing method of semiconductor sensor

Also Published As

Publication number Publication date
JPS6226867A (en) 1987-02-04

Similar Documents

Publication Publication Date Title
US4682405A (en) Methods for forming lateral and vertical DMOS transistors
US3936858A (en) MOS transistor structure
US4771013A (en) Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice
DE69510432T2 (en) Infrared radiation sensor
JPH051623B2 (en)
JPS6130435B2 (en)
US4171997A (en) Method of producing polycrystalline silicon components, particularly solar elements
JPH0620144B2 (en) Method for manufacturing semiconductor pressure transducer
EP0211174B1 (en) Monolithic temperature compensated voltage-reference diode and method for its manufacture
TW302517B (en)
JP2928058B2 (en) Method for manufacturing solid-state imaging device
JPH0626254B2 (en) Method for manufacturing semiconductor pressure sensor
TW452987B (en) Improved photovoltaic generator circuit
JP3314631B2 (en) Vibration transducer and manufacturing method thereof
JP3343901B2 (en) Vibration transducer and manufacturing method thereof
JP2560824B2 (en) Infrared sensor manufacturing method
WO1983003032A1 (en) Semiconductor device and method of fabricating the same
JP2662879B2 (en) Method of manufacturing insulated gate field effect transistor
JP2841419B2 (en) Polycrystalline diode and method of manufacturing the same
JP2005534186A (en) Radiation-cured visible PIN type detector
US6274401B1 (en) Method of manufacturing a CCD sensor with a deep well
JPH023291A (en) Double-implantation manufacture of zener diode
KR100201775B1 (en) Method of manufacturing semiconductor device
JPS5861673A (en) Preparation of semiconductor device
JPH07101746B2 (en) Method for manufacturing semiconductor device