Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0622239B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JPH0622239B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0622239B2
JPH0622239B2 JP61290880A JP29088086A JPH0622239B2 JP H0622239 B2 JPH0622239 B2 JP H0622239B2 JP 61290880 A JP61290880 A JP 61290880A JP 29088086 A JP29088086 A JP 29088086A JP H0622239 B2 JPH0622239 B2 JP H0622239B2
Authority
JP
Japan
Prior art keywords
region
band
layer
junction
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61290880A
Other languages
Japanese (ja)
Other versions
JPS63142864A (en
Inventor
邦一 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP61290880A priority Critical patent/JPH0622239B2/en
Publication of JPS63142864A publication Critical patent/JPS63142864A/en
Publication of JPH0622239B2 publication Critical patent/JPH0622239B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体デバイスを構成するPN接合とそれを用
いたバイポーラトランジスタに関する。
TECHNICAL FIELD The present invention relates to a PN junction forming a semiconductor device and a bipolar transistor using the same.

(従来の技術) 従来の半導体デバイスに用いられているPN接合では、
通常P型とN型のいずれか又は両方の不純物のドーピン
グレベルが低く、キャリアが縮退していないボルツマン
統計に従う場合に限られている。この場合、接合を流れ
る順方向電流は電圧の指数関数型になる。電流の対数対
電圧の勾配は温度の逆数に比例し、この勾配を大きくす
れば論理振動を小さくできる。従って電流電圧を低くで
きるのでトランジスタ回路では望ましい。このために低
温動作が望まれる。
(Prior Art) In a PN junction used in a conventional semiconductor device,
Usually, the doping level of either or both of P-type and N-type impurities is low, and it is limited to the case where Boltzmann statistics in which carriers are not degenerate are observed. In this case, the forward current through the junction is exponential in voltage. The slope of logarithm of current vs. voltage is proportional to the reciprocal of temperature, and increasing this slope can reduce the logical oscillation. Therefore, the current voltage can be lowered, which is desirable in a transistor circuit. For this reason, low temperature operation is desired.

(発明が解決しようとする問題点) しかし低温にすると、低ドープのPN接合では少くとも
P型又はN型のいずれか一方のキャリアがフリーズアウ
トしてしまい、接合に直列に寄生抵抗が発生して、良好
な電流・電圧特性が得られない。一方、P領域とN領域
のいずれの領域も高ドープにして、低温でフリーズアウ
トしないようにすると、接合はトンネル接合となって、
逆バイアスで大きな電流が流れ、また順方向では負性抵
抗が表われて、よい整流特性が得られない。
(Problems to be Solved by the Invention) However, at low temperature, at least one of P-type and N-type carriers freezes out in a low-doped PN junction, and parasitic resistance is generated in series in the junction. Therefore, good current / voltage characteristics cannot be obtained. On the other hand, if both the P region and the N region are heavily doped to prevent freeze-out at low temperatures, the junction becomes a tunnel junction,
A large current flows in reverse bias, and a negative resistance appears in the forward direction, so good rectification characteristics cannot be obtained.

(問題点を解決するための手段) 本発明は、P領域とN領域の半導体の両方が強く縮退
し、PN接合にトンネル電流が流れない程度の厚さでし
かも不純物を含まないかあるいは低不純物濃度の領域を
P領域とN領域の間に有しキャリアがポテンシャルバリ
ヤを越えて注入されるPN接合である。更に本発明には
このPN接合をエミッターベース接合あるいはベース−
コレクタ接合のいずれかまたは両方に用いる半導体装置
である。
(Means for Solving the Problems) In the present invention, both the P region and N region semiconductors are strongly degenerated, and the thickness is such that a tunnel current does not flow in the PN junction, and no impurities or low impurities are contained. It is a PN junction having a concentration region between the P region and the N region and in which carriers are injected over the potential barrier. Further, in the present invention, this PN junction is used as an emitter-base junction or a base-junction.
A semiconductor device used for either or both of collector junctions.

(実施例) 第1図に本発明の第1の実施例の構造と、熱平衡におけ
るバンド図、バイアスVを印加した時のバンド図を示
す。第1図(a)に示すように高濃度のP型不純物をドー
プした半導体1(N+層)と高濃度のN型不純物をドープ
した半導体2(P+層)の間に、ドナ・アクセプタをドー
プしないI層3を形成する。
(Embodiment) FIG. 1 shows a structure of a first embodiment of the present invention, a band diagram in thermal equilibrium, and a band diagram when a bias V is applied. As shown in FIG. 1 (a), a donor acceptor is provided between the semiconductor 1 (N + layer) doped with a high concentration of P-type impurities and the semiconductor 2 (P + layer) doped with a high concentration of N-type impurities. I layer 3 not doped with is formed.

第1図(b)は第1図(a)構造のPN接合にバイアスを印加
しない熱平衡状態を示すバンド図である。4は熱平衡状
態でのフェルミルレベル、5N,5I,5Pは夫々N,I,
P領域の伝導帯、6N,6I,6Pは夫々N,I,P領域の
価電子帯である。
FIG. 1 (b) is a band diagram showing a thermal equilibrium state in which a bias is not applied to the PN junction of the structure shown in FIG. 1 (a). 4 is Fermil level in thermal equilibrium state, 5N, 5I, 5P are N, I, and
The conduction band in the P region, 6N, 6I, and 6P are valence bands in the N, I, and P regions, respectively.

この時、バンド構造は、P+層のバンドギャップが狭く
+層のバンドギャップが広くなっている。又I層のバ
ンドギャップはN+層のバンドギャップからP+層のバン
ドギャップに連続的に変化させている。このようなバン
ド構造を形成するには、例えば、P+InGaAs上に
I層としてInAl1-xGaxAsをxの値を1から連続
的に変化させて成長させ、このI層の上にxの値を固定
したN+型InAl1-xGaxAs層を成長させればよ
い。あるいはP+GaAsの上にI層としてAl1-xGa
xAsをxの値を1から連続的に変化させて、形成し、
このI層の上にxの値を固定したN+Ga1-xGaxAs
層を成長させればよい。
At this time, in the band structure, the band gap of the P + layer is narrow and the band gap of the N + layer is wide. Further, the band gap of the I layer is continuously changed from the band gap of the N + layer to the band gap of the P + layer. In order to form such a band structure, for example, InAl 1-x Ga x As is grown as an I layer on P + InGaAs while continuously changing the value of x from 1 and grown on this I layer. An N + type InAl 1-x Ga x As layer with a fixed x value may be grown. Or Al 1-x Ga as an I layer on P + GaAs
x As is formed by continuously changing the value of x from 1.
N + Ga 1-x Ga x As with a fixed x value on this I layer
The layers can be grown.

こうして結晶成長は現在、分子線エピタキシャル(MB
E)技術や、金属有機気相成長法(MOSVD法)等によ
って容易に実現し得る。III−V族のドナー不純物には
通常Si、アクセプターにはBeが使用される。しかし
本発明は、こうした半導体材料の選択や、成長法、不純
物の種類で限定されるものではない。ここでN領域の
電子とP+領域の正孔は強く縮退していて、フェルミレ
ベル4はそれぞれ、伝導帯5N及び価電子帯6Pの中に
ある。こうした強縮退の条件は十分に高ドープすれば実
現される。即ち高ドープによって、ドナー間、又はアク
セプタ間の平均距離が、夫々のボーア半径より小さくな
ると、これらの不純物レベルの波動関数が重なり合っ
て、不純物バンドを作る。この不純物バンドは波動関数
の重なりが大きくなると広がり、それぞれ伝導帯又は価
電子帯とのギャップが消失する。このような場合、半導
体は金属的な伝導を示し、フェルミレベルは伝導帯又は
価電子帯の中にあることになる。
Thus, crystal growth is currently performed by molecular beam epitaxy (MB
E) technique, metal-organic vapor phase epitaxy (MOSVD method), etc. Si is usually used as the III-V group donor impurity, and Be is used as the acceptor. However, the present invention is not limited by the selection of such semiconductor material, the growth method, and the type of impurities. Here, the electrons in the N + region and the holes in the P + region are strongly degenerate, and the Fermi level 4 is in the conduction band 5N and the valence band 6P, respectively. The condition of such strong degeneracy is realized if the doping is sufficiently high. That is, when the average distance between donors or acceptors becomes smaller than the respective Bohr radii due to heavy doping, the wavefunctions of these impurity levels are overlapped with each other to form an impurity band. This impurity band spreads as the overlap of the wave functions increases, and the gap with the conduction band or the valence band disappears. In such a case, the semiconductor exhibits metallic conduction and the Fermi level is in the conduction band or valence band.

ドナーが不純物バンドを作る濃度の目安としてはドナー
不純物間距離がボーア半径の2倍程度になる濃度でよ
い。この時の重なりのクーロン積分を計算するとドナー
の深さの大体0.17倍位になるので、バンドを作るに
は十分である。電子又は正孔の有効質量をm半導体の
比誘導体をεとすると、ドナー又はアクセプタの有効半
径rは r=0.53×ε/mÅ となる。例えば半導体のε=13、電子の有効質量m
=0.1とするとr=73Åとなる。故、直径d=14
6Åとなり、ドナー濃度ND=1/d=3×1017cm
-3になる。正孔の有効質量m=0.2とすると、アク
セプタの有効半径r=34Å、その時のアクセプタ濃度
3×1018cm-3を得る。mが小さいと、rが大きく
なり、不純物バンドは低い濃度から形成される。
As a standard for the concentration at which the donor forms an impurity band, a concentration at which the distance between donor impurities is about twice the Bohr radius may be used. When the Coulomb integral of the overlap at this time is calculated, it becomes about 0.17 times the depth of the donor, which is sufficient to form a band. When the effective mass of electrons or holes is m *, and the specific derivative of the semiconductor is ε, the effective radius r of the donor or acceptor is r = 0.53 × ε / m * Å. For example, ε = 13 of semiconductor, effective mass of electron m *
= 0.1, r = 73Å. Therefore, diameter d = 14
6Å, donor concentration N D = 1 / d 3 = 3 × 10 17 cm
-3 . When the effective mass m of holes is m * = 0.2, the effective radius r of the acceptor is r = 34Å, and the acceptor concentration at that time is 3 × 10 18 cm −3 . When m * is small, r is large and the impurity band is formed at a low concentration.

さて、このような条件で、フェルミレベル4とP+領域
の伝導帯5Pとの差を電子の閾値電圧VTと呼ぼう。こ
れは第1図(c)に示すように、バイアスVを印加した時
に、V>VTの時、電子がN+領域の伝導帯9NからP+
領域の伝導帯9Pに注入されることから名付けるもので
ある。
Now, under such conditions, the difference between the Fermi level 4 and the conduction band 5P in the P + region will be referred to as the electron threshold voltage V T. This is because, as shown in FIG. 1 (c), when a bias V is applied and V> V T , electrons are transferred from the conduction band 9N in the N + region to P +.
It is named because it is injected into the conduction band 9P of the region.

但し、バイアスVはN側の擬フェルミ準位8Nと、P型
の擬フェルミ準位8Pの差である。VTは電子がN+層か
らP+層に注入される最小のバイアス電圧を意味する。
同様に第1図(b)でフェルミレベル4から、N領域の価
電子帯6Nとの差を、正孔の閾値電圧VT2と呼ぼう。こ
れは第1図(c)で、バイアスがV>VT2になった時、P+
領域の価電子帯10PからN+領域の価電子帯10Nに
正孔が注入される最小の電圧を意味する。この実施例で
はVT<VT2となっているので、VT<V<VT2の時に
は、N+からP+への電子の注入のみが起こる。この時の
電子の注入効率は1になっている。
However, the bias V is the difference between the N-side pseudo-Fermi level 8N and the P-type pseudo-Fermi level 8P. V T means the minimum bias voltage at which electrons are injected from the N + layer to the P + layer.
Similarly, in FIG. 1B, the difference from the Fermi level 4 to the valence band 6N in the N region will be referred to as the hole threshold voltage V T2 . This is shown in FIG. 1 (c), when the bias becomes V> V T2 , P +
It means the minimum voltage at which holes are injected from the valence band 10P in the region to the valence band 10N in the N + region. Since V T <V T2 in this embodiment, only injection of electrons from N + to P + occurs when V T <V <V T2 . The electron injection efficiency at this time is 1.

この時の電流密度Jと電圧Vとの関係を計算する。低温
で、キャリアが縮退している時には、電子の拡散係数D
は次式のように書ける。
The relationship between the current density J and the voltage V at this time is calculated. At low temperature, when the carriers are degenerate, the electron diffusion coefficient D
Can be written as

但し、μは電子の移動度、qは電子の電荷、hはプラン
クの定数、mは伝導電子の有効質量、nは電子密度であ
る。注入された電子の電子密度nは次の拡散方程式に従
う。
Here, μ is electron mobility, q is electron charge, h is Planck's constant, m is effective mass of conduction electron, and n is electron density. The electron density n of the injected electrons follows the following diffusion equation.

但し、τは注入された電子がP層1内で正孔と再結合し
て消滅する寿命である。この式はDが式(1)のようにn
に依存するので非線型方程式である。但しx座標の原点
を第1図(a)に示すI層3とP層1との界面7に取る。
今、バイアスがVの時、x=0における電子密度n(0)
は、次式で与えられる。
Here, τ is the lifetime in which the injected electrons recombine with holes in the P layer 1 and disappear. In this equation, D is n as in equation (1).
It is a nonlinear equation because it depends on. However, the origin of the x coordinate is set at the interface 7 between the I layer 3 and the P layer 1 shown in FIG.
Now, when the bias is V, the electron density n (0) at x = 0
Is given by the following equation.

この式は、絶対0度では正確な式であるが、有限温度T
でもkT≪q(V−VT)であれば正しい。但しkはボル
ツマン定数。x=∝で、n=0、dn/dx=0とし、
これと式(3)を境界条件として、式(2)を解くと、電流密
度Jの式が基まる。
This formula is accurate at absolute 0 degree, but it is finite temperature T
But if kT << q (V−V T ), it is correct. However, k is the Boltzmann constant. x = 0 and n = 0 and dn / dx = 0,
When the equation (2) is solved with this and the equation (3) as boundary conditions, the equation of the current density J is based.

この電流式ではV≦VTの時、J=0であるが、V>VT
で電圧とともにJは急激に立ち上がる式である。その物
理的理由は、電子が低温で縮退しているために、フェル
ミレベルの近くで、電子の分布関数がシャープに立ち上
がること、量子力学的状態密度が大きいことによる。
In this current formula, when V ≦ V T , J = 0, but V> V T
Therefore, J is a formula that rises sharply with voltage. The physical reason is that the electron degenerates at a low temperature, the distribution function of the electron sharply rises near the Fermi level, and the quantum mechanical density of states is large.

ここで、式(4)の数値例を示す。Here, a numerical example of Expression (4) is shown.

q=1.6×10-19C,μ=1000cm2/v・se
c,τ=10-9sec, m=0.1×9.1×10-28g, を代入すると、次式を得る。
q = 1.6 × 10 −19 C, μ = 1000 cm 2 / v · se
c, τ = 10 −9 sec, m = 0.1 × 9.1 × 10 −28 g, Substituting for, we obtain

J=1.15×107(V−VT)2 A/cm2 これにより、例えばJ=1×103〜1×105A/cm2
を得るためにはV−VT=9.3mVというきわめて小
さなバイアスで良い。即ちJはVの関数として非常にシ
ャープに立ち上がる関数となっている。
J = 1.15 × 10 7 (V−V T ) 2 A / cm 2 Due to this, for example, J = 1 × 10 3 to 1 × 10 5 A / cm 2
In order to obtain the above, a very small bias of V−V T = 9.3 mV is sufficient. That is, J is a function that rises very sharply as a function of V.

このように第1図で示した実施例では、電流が、電圧の
急激な増加関数となり、この性質を種々のデバイスに利
用出来る。
Thus, in the embodiment shown in FIG. 1, the current becomes a function of abruptly increasing the voltage, and this property can be utilized in various devices.

次に、第1図のP+領域1のバンドギャップが界面7か
らはなれるにつれて小さくなっている場合を考えよう。
簡単のために、バンドギャップEg(x)が、次にように
書ける場合を考える。
Next, let us consider a case where the band gap of the P + region 1 in FIG. 1 becomes smaller as it goes away from the interface 7.
For simplicity, consider the case where the band gap Eg (x) can be written as

Eg(x)=Eg(0)−Ex (5) (5)式でxの原点を第1図中の界面7にとり、P+領域1
へ向かう方向がxで正である。
Eg (x) = Eg (0 ) -Ex (5) (5) surface 7 Nitori in FIG. 1 the origin of the x in formula, P + region 1
The direction towards x is positive at x.

x>Eg(0)/E≡x1で、Eg(x)<0になるが、以下
の話では、このことは関係してこない。現実には、x2
<x1を満足するx2に対して、x>x2では、一様なバ
ンドギャップとするか、金属電極に結合していると考え
ることにする。さて、今このバンドギャップ勾配が十分
に急で、このバンドギャップ勾配による電界加速が、拡
散電流よりも支配的な場合を考えよう。この場合電子密
度の輸送方程式は次式のように書ける。
If x> Eg (0) / E≡x 1 , then Eg (x) <0, but in the following story, this does not matter. In reality, x 2
When x> x 2 is satisfied with respect to x 2 which satisfies <x 1 , it is considered that the bandgap is uniform or bonded to the metal electrode. Now, let us consider a case where this bandgap gradient is steep enough and the electric field acceleration due to this bandgap gradient is dominant over the diffusion current. In this case, the electron density transport equation can be written as

この一階の微分方程式を式(3)の境界条件で解くと を得る。但しLB=qμEτである。電流の式は のようになる。この式でもやはり、V<VTJ=0とな
り、V>VTで電圧の関数としてJが急激に立上る式と
なる。その理由は式(4)で述べたのと同じである。
Solving this first-order differential equation with the boundary condition of Eq. (3) To get However, L B = qμEτ. The formula for the current is become that way. In this equation as well, V <V T J = 0 and V> V T is a formula in which J rises sharply as a function of voltage. The reason is the same as described in equation (4).

式(8)の数値例を示す。An example of the numerical value of Expression (8) is shown.

q=1.6×10-19C,μ=1000cm2/v・se
c,E=0.1V/(100×10-8cm)の時には、次式
を得ます。
q = 1.6 × 10 −19 C, μ = 1000 cm 2 / v · se
When c, E = 0.1V / (100 × 10 -8 cm), the following formula is obtained.

J=2.3×108(V−VT) A/cm2 この式でJ=103〜105A/cm2を得るにはV−VT
=0.26〜5.58mVというきわめて小さなバイア
スを与えらればよい。バンドギャップ勾配がある場合の
式(8)の方が、一般には拡散電流の式(4)よりも大きな電
流が流れる。
J = 2.3 × 10 8 (V -V T) A / cm 2 V-V T to obtain J = 10 3 ~10 5 A / cm 2 in this formula
A very small bias of 0.26 to 5.58 mV may be applied. Equation (8) with a bandgap gradient generally causes a larger current to flow than equation (4) of the diffusion current.

次に、式(4)と(8)で、EF<V−VT<VT2の場合を定性
的に述べる。但し、EFは第1図(b)示すようにN+層2
の電子の伝導帯の底5Nからのフェルミレベル4までの
深さである。これは、バイアスを印加しても変らず、第
1図(c)では、N層の伝導帯の底9Nから電子の擬フェ
ルミ準位8Nまでの深さに等しい。この時は第1図(c)
で、N+領域2とI領域3における擬フェルミレベル8
N,8Iと伝導帯の底9Nが右下がりの傾きを持つよう
になる。この時はN+領域に電圧降下が生じていること
を意味しており、接合に直列の抵抗成分がつけ加わった
ことになる。この時、外部電圧Vと電流密度Jとの関係
は式(4)(8)より電圧降下分を補正した関係になる。
Next, the case of E F <V−V T <V T2 will be qualitatively described by the formulas (4) and (8). However, E F is the N + layer 2 as shown in FIG. 1 (b).
To the Fermi level 4 from the bottom 5N of the conduction band of the electron. This does not change even if a bias is applied, and is equal to the depth from the bottom 9N of the conduction band of the N layer to the pseudo-Fermi level 8N of the electron in FIG. 1 (c). At this time, Fig. 1 (c)
And pseudo-Fermi level 8 in N + region 2 and I region 3
N, 8I and the bottom 9N of the conduction band have a downward sloping slope. At this time, it means that a voltage drop has occurred in the N + region, which means that a series resistance component is added to the junction. At this time, the relationship between the external voltage V and the current density J has a relationship in which the voltage drop is corrected by the equations (4) and (8).

この時は、V−VTのかわりにV−VT−VR(J)を置き換
えた式になる。但し、VR(J)は電流密度Jに対する電圧
降下である。大雑把には次式で与えられる。
This time is represented by an expression obtained by replacing the V-V T -V R (J ) instead of the V-V T. However, V R (J) is a voltage drop with respect to the current density J. It is roughly given by the following formula.

R(J)=(N+層の厚さ)×J/(N+層の比伝導度) 更に、V>VT2の時には、更にP+からN+への正孔の注
入が始まり、接合を流れる電流はこの両方の注入電流を
加えたものになる。従って、この領域に入るとJ−V特
性は多少ゆるやかな傾きを持ち始める。
V R (J) = (thickness of N + layer) × J / (specific conductivity of N + layer) Further, when V> V T2 , injection of holes from P + to N + is further started, The current flowing through the junction is the sum of both injected currents. Therefore, in this region, the JV characteristic starts to have a slightly gentle slope.

次にP+半導体1とN+半導体2とI層3のバンドギャッ
プがすべて等しいホモ接合の場合を考える。この時は、
+からN+に、又はN+からP+への小数キャリア注入が
同時におこる場合を考えなければならない。しかし、お
の場合もPとNのドーピング濃度に差をつけることによ
ってしき値電圧VTとVT2を決めることが出来、例えば
T2>VTであれば同じ議論が成立する。又、PとNの
ドーピング濃度が同じでVT=VT2であれば、同じ閾値
を持った電流電圧特性を示し、やはり、シャープな立上
りの電流電圧特性を得る。
Next, consider a case where the P + semiconductor 1, the N + semiconductor 2, and the I layer 3 all have the same band gap and are homojunctions. At this time,
From P + to N +, or minority carrier injection from the N + to P + must consider the case that occur at the same time. However, in each case, the threshold voltages V T and V T2 can be determined by making the doping concentrations of P and N different, and the same argument holds if V T2 > V T , for example. If the doping concentrations of P and N are the same and V T = V T2 , the current-voltage characteristic having the same threshold value is exhibited, and the sharp rising current-voltage characteristic is obtained.

第2図はこの発明の第2の実施例である。第2図(a)に
構造を示す。高濃度のN+層2−1、高濃度のP+2−2
が低濃度不純物層I22−3を挟む。第2図(b)に熱平衡
状態におけるバンド図を示す。この場合は第1の実施例
と違って価電子帯にオフセットがある場合である。N,
I,P領域の伝導帯はそれぞれ、2−5N,2−5I,2
−5Pである。またそれぞれの価電子帯は、2−6N,
2−6I,2−6Pである。又フェルミレベルは2−4
である。このバンド構造を第1の実施例における第1図
(b)との違いは、N+2層とI2−P+層界面に価電子に
おけるバンドオフセットΔEv1,ΔEv2が存在する点で
ある。この時、電子の閾値電圧VTはフェルミ準位2−
4と、P+層の伝導帯2−5Pとの差として定義され
る。一方、ホールの閾値電圧V′T2はフェルミ準位とI
2層の価電子帯のエネルギーの一番低い値、即ち、N+
とI2界面における価電子帯のエネルギーとの差として
定義される。
FIG. 2 shows a second embodiment of the present invention. The structure is shown in FIG. 2 (a). High concentration N + layer 2-1 High concentration P + 2-2
Sandwich the low-concentration impurity layer I 2 2-3. FIG. 2 (b) shows a band diagram in the thermal equilibrium state. In this case, unlike the first embodiment, there is an offset in the valence band. N,
The conduction bands in the I and P regions are 2-5N, 2-5I, 2 respectively.
-5P. The valence band of each is 2-6N,
2-6I and 2-6P. Fermi level is 2-4
Is. FIG. 1 shows this band structure in the first embodiment.
The difference from (b) is that band offsets ΔE v1 and ΔE v2 in valence electrons exist at the interface between the N + I 2 layer and the I 2 -P + layer. At this time, the threshold voltage V T of the electrons is Fermi level 2-
4 and the conduction band 2-5P of the P + layer. On the other hand, the threshold voltage V 'T2 of the hole Fermi level and I
It is defined as the lowest value of the energy of the valence band of the two layers, that is, the difference between the valence band energy of the N + layer and the I 2 interface.

さて、VT<V′T2として、バイアス電圧Vを印加した
時の電流と電圧の関係を考えよう。この時のバンド図を
第2図(c)示す。バイアス電圧はP領域の擬フェルミ準
位2−8PとN領域の擬フェルミ準位2−8Nとの差で
ある。図から分かるように、VT<V<V′T2の時は、
+からP+への電子の注入だけが起こる。つまり電子
は、I2層の伝導帯のポテンシャルの山を越えることが
出来るが、ホールは、I2層の価電子帯の山を越えるこ
とが出来ないからである。
Now, let V T <V ′ T2 and consider the relationship between the current and the voltage when the bias voltage V is applied. The band diagram at this time is shown in FIG. 2 (c). The bias voltage is the difference between the pseudo Fermi level 2-8P in the P region and the pseudo Fermi level 2-8N in the N region. As can be seen from the figure, when V T <V <V ′ T2 ,
Only the injection of electrons from N + to P + occurs. This means that the electrons, but can be more than a mountain of potential of the conduction band of the I 2 layer, the hole is because it is impossible to exceed the mountain of the valence band of the I 2 layer.

さて、N+からP+に注入された電子の電流の式は実施例
1の場合と同じになる。P+層が一様なバンドキャップ
の時は、(4)式のようになる。又、P+層のバンドキャッ
プ式(5)のような勾配を持っている時は、電流の式は式
(8)のようになる。これらはいずれも、電圧の関数とし
て鋭く立上がる。
Now, the formula of the current of the electrons injected from N + to P + is the same as that of the first embodiment. When the P + layer has a uniform band cap, the formula (4) is obtained. Also, when there is a slope like the band cap formula (5) of the P + layer, the current formula is
It becomes like (8). Both of these rise sharply as a function of voltage.

又、ホールの注入の価電子帯におけるバリヤーとして
は、P+2界面における価電子帯のエネルギーが作用す
る場合も効果は同様である。このような場合としては、
ΔEV2がΔEv1に比べて大きい時に起こり得る。第3図
はこの発明の第3の実施例を示す図である。第3図(a)
に構造を示す。高濃度のN+層3−1、高濃度のP+3−
2に、低濃度不純物層I23−3を挟む。第3図(b)に熱
平衡状態におけるバンド図を示す。この場合は第2の実
施例を更に一般化した場合である。N,I,P,領域の伝
導帯はそれぞれ、3−5N,3−5I,3−5Pである。
またそれぞれの価電子帯は、3−6N,3−6I,3−6
Pである。又フェルミレベル3−4である。このバンド
構造と第2の実施例における第2図(b)との違いは、更
にN+2層とI2層とI2−P+層界面の伝導帯、価電子
帯それぞれにバンドオフセットΔEc1,ΔEc2,ΔEv1,
ΔEv2が存在する点である。又、この場合の電子の閾値
電圧V′Tは、フェルミ準位3−4と、I2−P+界面に
おけるI2層の伝導帯のトップとの差として定義されて
いる。ホールの閾値電圧V′T2は実施例2と同じであ
る。
The same effect is obtained when the energy of the valence band at the P + I 2 interface acts as a barrier in the valence band of hole injection. In this case,
This can occur when ΔE V2 is larger than ΔE v1 . FIG. 3 is a diagram showing a third embodiment of the present invention. Fig. 3 (a)
The structure is shown in. High-concentration N + layer 3-1, high-concentration P + 3-
The low concentration impurity layer I 2 3-3 is sandwiched between the two . FIG. 3 (b) shows a band diagram in the thermal equilibrium state. In this case, the second embodiment is further generalized. The conduction bands of the N, I, P, regions are 3-5N, 3-5I, 3-5P, respectively.
Moreover, each valence band is 3-6N, 3-6I, 3-6
P. It is Fermi level 3-4. The difference between this band structure and FIG. 2 (b) in the second embodiment is that the band offsets are added to the conduction band and valence band at the interface between the N + I 2 layer, the I 2 layer and the I 2 -P + layer. ΔE c1, ΔE c2, ΔE v1,
This is the point where ΔE v2 exists. The electron threshold voltage V ′ T in this case is defined as the difference between the Fermi level 3-4 and the top of the conduction band of the I 2 layer at the I 2 -P + interface. The hole threshold voltage V ′ T2 is the same as that in the second embodiment.

さて、V′T<V′T2として、バイアス電圧Vを印加し
た時の電流と電圧の関係を考えよう。この時のバンド図
を第3図(c)に示す。バイアス電圧は、P領域の擬フェ
ルミ準位3−8PとN領域の擬フェルミ準位3−8Nと
の差である。図から分かるように、V′T<VT<V′T2
の時は、N+からP+への電子の注入だけが起こる。つま
り電子は、I2層の伝導帯のポテンシャルの山を越える
ことが出来るが、ホールは、I2層の価電子帯の山を越
えることが出来ないからである。
Well, as V 'T <V' T2, consider the relationship between the current and the voltage at the time of applying a bias voltage V. The band diagram at this time is shown in FIG. 3 (c). The bias voltage is the difference between the pseudo Fermi level 3-8P in the P region and the pseudo Fermi level 3-8N in the N region. As can be seen from the Figure, V 'T <V T < V' T2
When, only injection of electrons from N + to P + occurs. This means that the electrons, but can be more than a mountain of potential of the conduction band of the I 2 layer, the hole is because it is impossible to exceed the mountain of the valence band of the I 2 layer.

さて、この実施例3で、電子の注入だけが起こる時、伝
導帯のバンドオフセットΔEc1,ΔEc2の値によって様
々のケースが起こり得る。ここで第3図(b)でN層の電
子の伝導帯3−5Nからフェルミレベル3−4までの深
さEFとこれらのオフセットの関係が重要になる。今は
F<ΔEc1の場合を考えている。ΔEc2=0の時は、
電流電圧特性は、P+層のバンドギャップが均一な場合
もバンドギャップに勾配がある場合も同様である。但
し、閾値電圧としてはV′Tを用いる。ΔEc2≪EFの時
にも基本的には状況は変わらない。電流はV=V′T
鋭く立上がる。ΔEc2が大きくなった時には注入された
電子の輸送方程式を解き、電流の式を解くのは複雑な問
題となるが、定性的には以下のように考えられる。第3
図(c)のように、V−V′T>0の時には、注入される電
子の密度は(3)式でVTのかわりにV′Tと置いたものに
なる。ΔEc2=0の時との違いは、この注入された電子
が、P+領域の伝導帯3−9Pに入ると、ΔEc2の運動
エネルギーを余分に持つことになる。このため電子は熱
平衡からずれたホットエレクトロンになる。0<V−
V′TF≪ΔEc2を考えると、この時の電子の運動エ
ネルギーは、電子のフェルミエネルギーより大きい。従
って、電子は非縮退状態にある。P+が均一なバンドギ
ャップの場合は、電子に働く電界は存在しないので拡散
電流が流れる。この時の拡散係数はアインシュタインの
関係により電子温度に比例すると考えられ、(1)式のよ
うに電子密度には依存しない。従って拡散方程式(2)は
電子密度nについて線型の方程式である。
Now, in the third embodiment, when only electron injection occurs, various cases may occur depending on the values of the band offsets ΔE c1 and ΔE c2 of the conduction band. Here, in FIG. 3 (b), the relationship between the depth E F from the electron conduction band 3-5N of the N layer to the Fermi level 3-4 and these offsets becomes important. Now, we are considering the case of E F <ΔE c1 . When ΔE c2 = 0,
The current-voltage characteristics are the same when the band gap of the P + layer is uniform and when the band gap has a gradient. However, use of V 'T as the threshold voltage. Basically, the situation does not change when ΔE c2 << E F. Current rises sharply at V = V 'T. When ΔE c2 becomes large, solving the transport equation of the injected electrons and solving the current equation is a complicated problem, but it can be qualitatively considered as follows. Third
As in FIG. (C), 'when the T> 0, the density of electrons injected V instead of V T in equation (3)' V-V become what put the T. The difference from the case of ΔE c2 = 0 is that when the injected electrons enter the conduction band 3-9P in the P + region, they have an extra kinetic energy of ΔE c2 . Therefore, the electrons become hot electrons that are out of thermal equilibrium. 0 <V-
Given the V 'T E F «ΔE c2, the kinetic energy of the electrons at this time it is greater than the electron Fermi energy. Therefore, the electron is in a non-degenerate state. When P + has a uniform bandgap, there is no electric field acting on the electrons, so a diffusion current flows. The diffusion coefficient at this time is considered to be proportional to the electron temperature due to Einstein's relation, and does not depend on the electron density as in Eq. (1). Therefore, the diffusion equation (2) is a linear equation for the electron density n.

但し、拡散係数は場所によって変化しても良い。x=0
における境界条件は、(3)式であるから、電流の表式
は、 J∝n(0) ∝(V−V′T)2/3 と書ける。この式は依然としてVの関数としてV′T
鋭く立上がる関数である。
However, the diffusion coefficient may change depending on the location. x = 0
Since the boundary condition in is the equation (3), the expression of the current can be written as J∝n (0) ∝ (V−V ′ T ) 2/3 . This equation is still a sharp rise function V 'T as a function of V.

次にEF<ΔEc1の時は、次のようにする。この時は、
+とI2層との間に高ドープのN++層を挟み、局所的に
Fを深くして、N++層とI2の界面では電子の擬フェル
ミレベルがI2層の伝導帯より上に来るようにする。
Next, when E F <ΔE c1 , the following is performed. At this time,
A highly doped N ++ layer is sandwiched between the N + and I 2 layers to locally deepen E F , and at the interface between the N ++ layer and I 2 the electron pseudo-Fermi level is equal to that of the I 2 layer. Try to be above the conduction band.

尚、実施例1,3ではN+バンドギャップがP+のバンド
ギャップよりも広く描いているが、必ずしもその必要は
なく、これらは等しくても逆でもよい。
Incidentally, in Examples 1 and 3, the N + band gap is drawn wider than the P + band gap, but it is not always necessary and these may be equal or opposite.

第4図は本発明の第4の実施例である。第4図(a)に構
造を示す。高不純物濃度のP+層4−1とN+層4−4の
間に低不純物のP−層4−2とN-層4−3をはさんで
ある。第4図(b)に熱平衡でのバンド構造を示す。4−
5はフェルミレベルである。P+,P-,N-,P+ 層の伝導
帯を夫々4−6P+,4−6P-,4−6N-,4−6N+
する。同じく価電子帯を夫々、4−7P+,4−7P-,4
−7N-,4−7N+で示してある。さて、このN-,P-
の存在によってN+,P+間にトンネル電流は流れない。
+,P+のドーピングレベルやN+層バンドギャップの巾
によって、N-,P-がなくてもトンネル電流が流れなけ
れば、N-,P-層はなくてもよい。このような構造で
も、先に述べたように、電流がある閾値電圧を境にし
て、電圧の関数として鋭く立上がる。但し閾値電圧VT
としては、フェルミレベル4−5とP+層の伝導帯4−
6P+との差と定義する。但し場合によっては、N-層の
-層との界面における伝導帯4−8が、バイアス電圧
VがV=VTの時に、電子のバリヤーとして働く場合も
あり得る。しかしこの場合も、VTに適当な補正を加え
れば話は同じである。又N-,P-層はI層(ノンドープ
層)でもよい。
FIG. 4 shows a fourth embodiment of the present invention. The structure is shown in FIG. 4 (a). A low impurity P − layer 4-2 and an N layer 4-3 are sandwiched between a high impurity concentration P + layer 4-1 and an N + layer 4-4. Figure 4 (b) shows the band structure at thermal equilibrium. 4-
5 is the Fermi level. The conduction bands of the P + , P , N and P + layers are respectively 4-6P + , 4-6P , 4-6N and 4-6N + . Similarly husband Ataidenshi band people, 4-7P +, 4-7P -, 4
It is shown by −7N and 4-7N + . Now, due to the existence of the N and P layers, no tunnel current flows between N + and P + .
The N +, P + doping level and the N + layer of the band gap width of, N -, P - if a tunnel current flows even without, N -, P - layer may be omitted. Even in such a structure, as described above, the current sharply rises as a function of the voltage with the threshold voltage as a boundary. However, the threshold voltage V T
As Fermi level 4-5 and conduction band 4- of the P + layer
It is defined as the difference from 6P + . However, in some cases, the conduction band 4-8 at the interface between the N layer and the P layer may act as a barrier for electrons when the bias voltage V is V = V T. However, in this case as well, the story is the same if V T is appropriately corrected. The N and P layers may be I layers (non-doped layers).

以上述べた全てのPN接合を用いて、接合トランジスタ
を作ることが出来る。次にこれを説明する。
A junction transistor can be formed using all the PN junctions described above. This will be explained next.

第5図は本願第2の発明の実施例である。第5図(a)は
半絶縁性のInP基板5−1の上に5×1018cm-3
ドナー(Si)をドープした厚さ5000ÅのInGaA
s層のコレクター層5−1′、5×1016cm-3のドナ
ー(Si)をドープした厚さ5000ÅのInGaAsの
コレクター層5−1”、1×1019cm-3のアクセプタ
(Be)をドープした厚さ500〜2000Åのベース層
5−2、その上にバンドギャップを連続的に変えたエミ
ッタ層5−3′、5−3、その上に2×1019cm-3
ドナー(Si)をドープしたInAlAsのエミッタ5−
4を形成したヘテロ接合バイポーラトランジスタの断面
図である。InP基板5−1上の層は気相エピタキシャ
ル成長法又は分子線エピタキシャル成長法によって形成
出来る。第5図(b)にバンド図を示す。InP基板と格
子定数が一致するためにはIII族の元素におけるInの
割合を一定値(x=0.52)に保っておけばよい。III
族元素の成分の割合の中でGaとAlの割合を変えて行
くと、InPに格子定数を一定させたバンドキャップを
InAlAsの1.45eVからInGaAsの0.7
5eVまで連続的に変えることが出来る。本実施例では
ベース層5−2でエミッタ側をInx(Ga0.85
0.15)1-xAs、コレクター側をInGaAsとして、
GaとAlの組成比を連続的に変えバンドキャップを
0.85eVから0.75eVまで変えてある。又エミ
ッターのグレーデッドギャップ層5−3,5−3′では
ベースとの界面までのGaとAlの組成比をInx(Ga
0.85Al0.15)1-xAsからInAlAsまで変えて、バ
ントギャップを0.85eVから1.45eVまで連続
的に変えてある。このエミッタグレーデッドギャップ層
では、2×10-19cm-3のドナーをドープした層5−
3とベース5−2との間にノンドープの薄い層5−3′
を挟んでいる。この厚さは、エミッタベースを低いバイ
アス電圧で順方向バイアスした時にトンネル電流が流れ
ない厚さであればよく、100Åもあれば十分である。
もう一つの考慮すべき条件として、エミッタベース間の
キャパシタンスを下げるために厚い方がよいが、順方向
の抵抗が増えてはいけない。従って大体500〜50Å
の間が適当である。又この層はこの実施例ではノンドー
プであるが、1016cm-3以下の低不純物濃度のn型又
はp型でも良い。
FIG. 5 shows an embodiment of the second invention of the present application. FIG. 5 (a) shows a 5000 Å-thick InGaA layer doped with 5 × 10 18 cm −3 donor (Si) on a semi-insulating InP substrate 5-1.
s-layer collector layer 5-1 ', 5 × 10 16 cm −3 donor (Si) -doped InGaAs collector layer 5-1 ″ with a thickness of 5000 × 1 × 10 19 cm −3
(Be) -doped base layer 5-2 having a thickness of 500 to 2000 Å, emitter layers 5-3 'and 5-3 on which a band gap is continuously changed, and 2 × 10 19 cm -3 thereon. InAlAs emitter doped with donor (Si) of
4 is a cross-sectional view of the heterojunction bipolar transistor formed with FIG. The layer on the InP substrate 5-1 can be formed by a vapor phase epitaxial growth method or a molecular beam epitaxial growth method. A band diagram is shown in FIG. 5 (b). In order for the lattice constant to match that of the InP substrate, the proportion of In in the group III element may be kept at a constant value (x = 0.52). III
When the ratio of Ga and Al in the ratio of the elements of the group elements is changed, the band cap with a constant lattice constant of InP is changed from 1.45 eV of InAlAs to 0.7 of InGaAs.
It can be continuously changed up to 5 eV. In this embodiment, the base layer 5-2 is made of In x (Ga 0.85 A
l 0.15 ) 1-x As, collector side is InGaAs,
The composition ratio of Ga and Al is continuously changed and the band cap is changed from 0.85 eV to 0.75 eV. In the emitter graded gap layer 5-3, 5-3 ', the composition ratio of Ga and Al up to the interface with the base is In x (Ga).
0.85 Al 0.15 ) 1-x As to InAlAs were changed, and the band gap was continuously changed from 0.85 eV to 1.45 eV. In this emitter graded gap layer, a layer 5 doped with a donor of 2 × 10 −19 cm −3 is used.
3 and the base 5-2 between the non-doped thin layer 5-3 '
Sandwiched between. This thickness may be such that no tunnel current flows when the emitter base is forward biased with a low bias voltage, and 100 Å is sufficient.
Another condition to consider is thicker to reduce the capacitance between the emitter and the base, but the forward resistance should not increase. Therefore, about 500 to 50Å
Between is suitable. Although this layer is not doped in this embodiment, it may be n-type or p-type having a low impurity concentration of 10 16 cm -3 or less.

さて、このトランジスタ構造での、エミッタベース間の
順方向電流Jとエミッタ接地の電流利得hFEで与えられる。但し、ΔEgはエミッタベース接合での
バンドギャップからベースクレクタ間のバンドギャップ
を差引いたバンドギャップ差、WBはベース幅である。
m=0.045×9.1×10-29g、μ=1000c
2/V・sec、Wb=500Å、ΔEg=0.1eVと
するとJ=1.4×107(V−VT)3/2A/cm2を得
る。この式で、J=103〜105A/cm2を得るにはV
−VT=1〜21.5mVをとればよい。この実施例で
は動作温度は4.2k以下の極低温のであるがエミッタ
とベースのドーピング濃度をより高くすれば77k程度
でも動作する。本願の第2の発明の第2の実施例とし
て、第5図のベース領域5−2がInGaAsで一様な
バンドギャップ0.75eVであるヘテロバイポーラト
ランジスタを考える。この時はエミッタグレーデッドギ
ャップ層5−3′,5−3で組成をInGaAsからI
nAlAsまで連続的にGaとAlの組成比を変えて、
バンドギャップを0.75eVから1.45eVまで変
える。又エミッタを例えば、Inx(Ga0.5Al0.5)1-x
Asとして、1eVにしてもよく、この時はグレーデッ
ド層のバッドギャップは0.75から1eVで良い。さ
て、この時はベース電流は拡散電流が支配的になり、ベ
ースエミッタの順方向電流密度Jと電流利得hFEは次式
のように書ける。
Now, in this transistor structure, the forward current J between the emitter and the base and the current gain h FE of the grounded emitter are Given in. However, ΔE g is a bandgap difference obtained by subtracting the bandgap between the base clecters from the bandgap at the emitter-base junction, and W B is the base width.
m = 0.045 × 9.1 × 10 −29 g, μ = 1000c
When m 2 / V · sec, W b = 500Å, and ΔE g = 0.1 eV, J = 1.4 × 10 7 (V−V T ) 3/2 A / cm 2 is obtained. In this formula, to obtain J = 10 3 to 10 5 A / cm 2 , V
It is sufficient to take −V T = 1 to 21.5 mV. In this embodiment, the operating temperature is an extremely low temperature of 4.2 k or less, but if the doping concentration of the emitter and the base is made higher, the operating temperature is about 77 k. As a second embodiment of the second invention of the present application, consider a hetero-bipolar transistor in which the base region 5-2 of FIG. 5 is InGaAs and has a uniform band gap of 0.75 eV. At this time, the composition is changed from InGaAs to I in the emitter graded gap layers 5-3 'and 5-3.
By continuously changing the composition ratio of Ga and Al up to nAlAs,
Change the bandgap from 0.75 eV to 1.45 eV. In addition, the emitter is, for example, In x (Ga 0.5 Al 0.5 ) 1-x
As may be set to 1 eV, and in this case, the bad gap of the graded layer may be 0.75 to 1 eV. At this time, the base current is dominated by the diffusion current, and the forward-direction current density J of the base emitter and the current gain h FE can be written as the following equation.

第1の実施例と同じ数値を用いると、次式を得る。 Using the same numerical values as in the first embodiment, the following equation is obtained.

J=3.2×108(V−VT) この式でJ=103〜105A/cm2であるためにはV−
T=8〜171mVであれば良い。以上から分かるよ
うに高い電流密度レベルを得るのに小さいバイアスを印
加すれば良いので、従来の素子に比べて非常に小さい論
理振幅のトランジスタが実現できる。この実施例では動
作温度は4.2k以下の極低温であるが、エミッタベー
スのドーピング濃度をより高くすれば77k程度でも動
作する。
J = 3.2 × 10 8 (V−V T ) In order to be J = 10 3 to 10 5 A / cm 2 in this formula, V−
It is sufficient if V T = 8 to 171 mV. As can be seen from the above, it is sufficient to apply a small bias to obtain a high current density level, so that a transistor having a logic amplitude extremely smaller than that of the conventional device can be realized. In this embodiment, the operating temperature is an extremely low temperature of 4.2 k or less, but if the doping concentration of the emitter base is made higher, the operating temperature is about 77 k.

次に本願第2の発明の第3の実施例として、第1の実施
例でベース幅を挟くした場合も考える。ベース幅として
は注入された電子の平均自由工程eよりも薄い幅である
とする。ベースの半導体における電子の易動度をμと
し、バンドギャップ勾配の電界F=ΔEg/gBとし、電
子の緩和時間をτとすると、平均自由工程eは 但し、vは電子のドリフト速度、τは衝突緩和時間であ
る。従って、μが大きく、Fが大きければ自由工程を大
きくすることが出来る。ベース幅がこのeより小さけれ
ば、エミッタから注入された電子は、散乱されることな
くコレクターに到達する。この条件は上の式でe=WB
とおき、WBについて解くと次式を得る。
Next, as a third embodiment of the second invention of the present application, a case where the base width is sandwiched in the first embodiment will be considered. It is assumed that the base width is thinner than the mean free path e of injected electrons. Electrons mobility and μ at the base of the semiconductor, the electric field F = ΔE g / g W B of the band gap gradient, the electrons relaxation time and tau, the mean free path e is Here, v is the electron drift velocity, and τ is the collision relaxation time. Therefore, if μ is large and F is large, the free process can be increased. If the base width is smaller than this e, the electrons injected from the emitter reach the collector without being scattered. This condition is e = W B
Then, solving for W B yields the following equation.

この式でμ=1000cm2/V・sec m=0.1×
9.1×10-28g,q=1.6×10-19C ΔEg
0.1eVとおくと WB=238Å を得る。
In this formula, μ = 1000 cm 2 / V · sec m = 0.1 ×
9.1 × 10 −28 g, q = 1.6 × 10 −19 C ΔE g =
When it is set to 0.1 eV, W B = 238Å is obtained.

従ってこの実施例のようなトランジスタの構造では、ベ
ース幅を238Å以下にすれば、注入された電子はベー
ス領域では散乱されないでコレクターに達する。
Therefore, in the structure of the transistor as in this embodiment, when the base width is 238 Å or less, the injected electrons reach the collector without being scattered in the base region.

こうした条件下ではエミッタベース間の電流はエミッタ
にある縮退した電子ガスが電子のないベース中に放出さ
れる時の電流を計算すれば良い。こうして計算した電流
密度Jとエミッタベース間のバイアス電圧Vの関係は次
式で与えられる。
Under these conditions, the current between the emitter and the base can be calculated by calculating the current when the degenerated electron gas in the emitter is released into the electron-free base. The relation between the thus calculated current density J and the bias voltage V between the emitter and the base is given by the following equation.

但し、VTは第1の実施例で定義した閾値電圧である。
今、m=0.1×9.1×10-28g,h=1.05×1
-27erg・sec,q=1.6×10-19Cを代入する
と、次式を得る。
However, V T is the threshold voltage defined in the first embodiment.
Now, m = 0.1 × 9.1 × 10 −28 g, h = 1.05 × 1
Substituting 0 −27 erg · sec, q = 1.6 × 10 −19 C, the following equation is obtained.

J=7.9×108(V−VT)2 A/cm2 JはやはりVの急速に立上がる関数である。例えばJ=
103〜105A/cm2を得るのにV−VT=1.1mV
〜11mVであれば良い。つまりこのトランジスタは非
常に小さい論理振幅で動作する。しかも、ベースで電子
が散乱されないのでしゃ断周波数が非常に高い。
J = 7.9 × 10 8 (V−V T ) 2 A / cm 2 J is also a rapidly rising function of V. For example, J =
V-V T = 1.1 mV to obtain 10 3 to 10 5 A / cm 2.
It may be about 11 mV. That is, this transistor operates with a very small logic amplitude. Moreover, since the electrons are not scattered by the base, the cutoff frequency is very high.

第1,第3の実施例ベース幅によって電子がベース中で
何回も散乱される場合と全然散乱をされない場合を示し
ている。しかし、ベース中で数回散乱されるような場合
が考えられる。いづれの場合でもJはVの急速に立上が
る関数であることに変りはない。
The first and third examples show the case where electrons are scattered many times in the base and the case where the electrons are not scattered at all depending on the base width. However, it may be scattered several times in the base. In either case, J is still a rapidly rising function of V.

これは本発明で提案したエミッタの構造によるもので、
このように第1と第3の実施例の中間的な場合にも本発
明は有効なものである。
This is due to the structure of the emitter proposed in the present invention,
As described above, the present invention is effective even in the intermediate case between the first and third embodiments.

又第2の発明の第1,第2の発明においてエミッタとベ
ースの接合の構造に関して第1の発明の第2,第3,第4
の実施例のようなPN接合を用いた場合も本発明に含ま
れる。
Further, in the first and second inventions of the second invention, regarding the structure of the junction between the emitter and the base, the second, third and fourth inventions of the first invention are provided.
The present invention also includes the case of using a PN junction as in the above embodiment.

(発明の効果) 本発明の接合を用いると、非常に小さい電圧振幅で接合
をオンオフさせることが出来る。また、これらの接合を
トランジスタに用いると論理振幅を非常に小さくするこ
とができ、高速・高集積のバイポーラLSIが実現でき
る。
(Effect of the Invention) By using the junction of the present invention, the junction can be turned on and off with a very small voltage amplitude. Further, if these junctions are used for a transistor, the logic amplitude can be made extremely small, and a high-speed and highly integrated bipolar LSI can be realized.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)(b)(c)は夫々薄いグレーディング層をはさむ
縮退したP++接合の断面図、熱平衡におけるバンド
図、バイアス印加時におけるバンド図である。 第2図(a)(b)(c)はP++接合にはさまれた薄い層がワ
イドギャップであり且つ、伝導帯がなめらかに、下がっ
た場合の同様の図である。 第3図(a)(b)(c)は、第2図と同様の図で、違いは、伝
導帯にもバンドオフセットがある場合の図である。 第4図(a)(b)はN+とP+にはさまれた層が、N-,P-
は1層である場合の断面図とバンド図である。 第5図(a)(b)はそれぞれ本願第2の発明の実施例を示す
断面図およびバンド図である。
1 (a), (b), and (c) are a cross-sectional view of a degenerated P + N + junction sandwiching a thin grading layer, a band diagram at thermal equilibrium, and a band diagram when a bias is applied. FIGS. 2 (a), (b) and (c) are similar views when the thin layer sandwiched by the P + N + junction has a wide gap and the conduction band is smoothly lowered. 3 (a) (b) (c) are similar to FIG. 2 except that the conduction band also has a band offset. FIGS. 4 (a) and 4 (b) are a sectional view and a band diagram when the layer sandwiched between N + and P + is N , P or one layer. 5 (a) and 5 (b) are a sectional view and a band diagram, respectively, showing an embodiment of the second invention of the present application.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/91 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/91

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】PN接合において、P領域とN領域の半導
体の両方が強く縮退し、PN接合にトンネル電流が流れ
ない程度の厚さの不純物を含まないかあるいは低不純物
濃度の領域をP領域とN領域の間に有し強く縮退した領
域のキャリアがポテンシャルバリヤをこえて注入される
ことを特徴とする半導体装置。
1. In a PN junction, both the P region and the semiconductor in the N region are strongly degenerated, and a region which does not contain an impurity having a thickness such that a tunnel current does not flow in the PN junction or has a low impurity concentration is formed in the P region. A semiconductor device in which carriers in a strongly degenerate region between the N and N regions are injected over a potential barrier.
【請求項2】P型領域とN型領域の間の一方のバンドギ
ャップが他方より広い特許請求の範囲第1項記載の半導
体装置。
2. The semiconductor device according to claim 1, wherein one band gap between the P-type region and the N-type region is wider than the other.
【請求項3】PN接合の間にP型、N型半導体のいずれ
よりもバンドギャップの広い半導体をはさみ、且つ伝導
帯又は価電子帯のいずれかのバンド端がなめらかにつな
がっているかそれに近い条件である特許請求の範囲第1
項または第2項記載の半導体装置。
3. A condition in which a semiconductor having a bandgap wider than that of a P-type or N-type semiconductor is sandwiched between PN junctions, and either the conduction band or the valence band has a band edge smoothly connected or close thereto. Claim 1 which is
Item 2. The semiconductor device according to Item 2.
【請求項4】P領域とN領域の半導体の両方が強く縮退
し、PN接合にトンネル電流が流れない程度の厚さでし
かも不純物を含まないかあるいは低不純物濃度の領域を
P領域とN領域の間に有し強く縮退した領域のキャリア
がポテンシャルを越えて注入されるPN接合をエミッタ
−ベース接合あるいはベース−コレクタ接合のいずれか
または両方に用いることを特徴とする半導体装置。
4. A P-region and an N-region which have a thickness such that both the P-region and the N-region semiconductor degenerate strongly and a tunnel current does not flow in a PN junction and which does not contain impurities or has a low impurity concentration. A semiconductor device characterized by using a PN junction, in which a carrier in a strongly degenerate region between the two is injected over a potential, for either or both of an emitter-base junction and a base-collector junction.
【請求項5】P型領域とN型領域の間の一方のバンドギ
ャップが他方より広い特許請求の範囲第4項記載の半導
体装置。
5. The semiconductor device according to claim 4, wherein one band gap between the P-type region and the N-type region is wider than the other.
【請求項6】PN接合の間にP型、N型半導体のいずれ
よりもバンドギャップの広い半導体をはさみ、且つ伝導
帯又は価電子帯のいずれかのバンド端がなめらかにつな
がっているかそれに近い条件である特許請求の範囲第4
項または第5項記載の半導体装置。
6. A condition in which a semiconductor having a bandgap wider than that of a P-type or N-type semiconductor is sandwiched between PN junctions, and either the conduction band or the valence band is smoothly connected or close to the band edge. Claim 4 which is
Item 5. The semiconductor device according to Item 5.
JP61290880A 1986-12-05 1986-12-05 Semiconductor device Expired - Lifetime JPH0622239B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61290880A JPH0622239B2 (en) 1986-12-05 1986-12-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61290880A JPH0622239B2 (en) 1986-12-05 1986-12-05 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS63142864A JPS63142864A (en) 1988-06-15
JPH0622239B2 true JPH0622239B2 (en) 1994-03-23

Family

ID=17761703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61290880A Expired - Lifetime JPH0622239B2 (en) 1986-12-05 1986-12-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0622239B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5225549B2 (en) * 2006-03-15 2013-07-03 日本碍子株式会社 Semiconductor element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061782B2 (en) * 1985-08-26 1994-01-05 日本電気株式会社 Semiconductor device
JPH061783B2 (en) * 1985-08-27 1994-01-05 日本電気株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPS63142864A (en) 1988-06-15

Similar Documents

Publication Publication Date Title
US4695857A (en) Superlattice semiconductor having high carrier density
US5179037A (en) Integration of lateral and vertical quantum well transistors in the same epitaxial stack
US4821082A (en) Heterojunction bipolar transistor with substantially aligned energy levels
US20060284165A1 (en) Silicon-based backward diodes for zero-biased square law detection and detector arrays of same
US5561306A (en) Hetero-bipolar transistor having a plurality of emitters
EP0256759B1 (en) Resonant tunneling semiconductor device
US4559696A (en) Ion implantation to increase emitter energy gap in bipolar transistors
KR920006434B1 (en) Resonant Tunneling Barrier Structure Device
US5404028A (en) Electrical junction device with lightly doped buffer region to precisely locate a p-n junction
JP3252805B2 (en) Bipolar transistor
Hampshire et al. The silicon-germanium np heterojunction
JPH0665216B2 (en) Semiconductor device
US5912480A (en) Heterojunction semiconductor device
JP2505805B2 (en) Hot carrier transistor
Bertness et al. Tunnel junction interconnects in GaAs-based multijunction solar cells
JPH0622239B2 (en) Semiconductor device
US5461245A (en) Article comprising a bipolar transistor with floating base
US4772932A (en) Bipolar transistor and including gas layers between the emitter and base and the base and collector
US6812070B2 (en) Epitaxially-grown backward diode
JPS6247157A (en) semiconductor equipment
JPH04221834A (en) Double hetero bipolar transistor
JP2658934B2 (en) Tunnel transistor
JPH07326629A (en) Heterojunction bipolar transistor
Huang et al. Relation between the collector current and the two-dimensional electron gas stored in the base-collector heterojunction notch of InAlAs/InGaAs/InAlGaAs DHBTs
JPH061782B2 (en) Semiconductor device