JPH0626367B2 - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH0626367B2 JPH0626367B2 JP1106527A JP10652789A JPH0626367B2 JP H0626367 B2 JPH0626367 B2 JP H0626367B2 JP 1106527 A JP1106527 A JP 1106527A JP 10652789 A JP10652789 A JP 10652789A JP H0626367 B2 JPH0626367 B2 JP H0626367B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- signal
- synchronization signal
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はデータ送信タイミングを改良した通信制御装置
に関する。
に関する。
（従来の技術） 例えば、自動販売機の機器内に使用される通信制御装置
は、自動販売機の扉側に設けた主制御部と自動販売機本
体に設けられた端末とから構成されている。主制御部に
はセレクションスイッチや販売スイッチが接続されると
ともに硬貨を処理するコインメック等が接続されてい
る。又、端末には売切れスイッチや商品を搬出するため
のソレノイドコイル等が接続されている。そして、セレ
クションスイッチの操作内容等のデータは主制御部から
通信回線を通して端末の制御部へ送信される。第４図は
かかる通信制御装置の概略構成図であって、主制御部１
から端末２へはデータを送信する際に同期信号が送出さ
れる。ここで、データ及び同期信号の送出タイミングは
第５図に示すように同期信号をローレベルとして所定期
間ｔ経過後にデータを送出するように設定されている。
具体的な動作を第６図に示す送信流れ図を参照して説明
すると、主制御部１はステップs1においてローレベルの
同期信号を送出するとともにステップs2においてタイマ
３からの信号をカウントする。そして、カウントの結
果、所定期間ｔだけ経過すると主制御部１はステップs4
においてデータを送出する。
は、自動販売機の扉側に設けた主制御部と自動販売機本
体に設けられた端末とから構成されている。主制御部に
はセレクションスイッチや販売スイッチが接続されると
ともに硬貨を処理するコインメック等が接続されてい
る。又、端末には売切れスイッチや商品を搬出するため
のソレノイドコイル等が接続されている。そして、セレ
クションスイッチの操作内容等のデータは主制御部から
通信回線を通して端末の制御部へ送信される。第４図は
かかる通信制御装置の概略構成図であって、主制御部１
から端末２へはデータを送信する際に同期信号が送出さ
れる。ここで、データ及び同期信号の送出タイミングは
第５図に示すように同期信号をローレベルとして所定期
間ｔ経過後にデータを送出するように設定されている。
具体的な動作を第６図に示す送信流れ図を参照して説明
すると、主制御部１はステップs1においてローレベルの
同期信号を送出するとともにステップs2においてタイマ
３からの信号をカウントする。そして、カウントの結
果、所定期間ｔだけ経過すると主制御部１はステップs4
においてデータを送出する。
以上のようにデータは同期信号の送出の後、所定期間ｔ
だけ経過してから送出されるが、実際には所定期間ｔ経
過後に送出されない場合がある。次表は同期信号の送出
時からデータの送出までの許容期間範囲とそれに対する
実際の期間を示している。
だけ経過してから送出されるが、実際には所定期間ｔ経
過後に送出されない場合がある。次表は同期信号の送出
時からデータの送出までの許容期間範囲とそれに対する
実際の期間を示している。
この表から分かるように規格Ａの場合、許容期間範囲の
最大値は規格値３１３μsecを大きく越えて５３０μsec
となり、又規格Ｂの場合に許容期間範囲の最小値は規格
値１６６７μsecよりもかなり短い１１４０μsecとなっ
ている。このようにデータが許容時間範囲内に送出され
なければ、端末においてデータを正確に受信することが
困難となる。
最大値は規格値３１３μsecを大きく越えて５３０μsec
となり、又規格Ｂの場合に許容期間範囲の最小値は規格
値１６６７μsecよりもかなり短い１１４０μsecとなっ
ている。このようにデータが許容時間範囲内に送出され
なければ、端末においてデータを正確に受信することが
困難となる。
（発明が解決しようとする課題） 以上のように同期信号の送出時から許容期間範囲内にデ
ータが送出されない場合があり、端末においてデータを
正確に受信することが困難となっている。
ータが送出されない場合があり、端末においてデータを
正確に受信することが困難となっている。
そこで本発明は、同期信号の送出時から許容期間範囲内
にデータを送出できる信頼性の高い通信制御装置を提供
することを目的とする。
にデータを送出できる信頼性の高い通信制御装置を提供
することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は、同期信号を受信すると、この同期信号の受信
時から許容期間範囲内にデータ受信を開始する端末に対
してデータを送出する通信制御装置において、 データを送出するとともに所定周期のクロック信号を発
生し、かつ端末から異常発生の旨を受けたときに同期信
号のレベル変化により強制リセットする信号を送出する
マイクロコンピュータと、 このマイクロコンピュータから送出されたデータの出力
を検出して前記同期信号を発生して端末へ送出し、かつ
マイクロコンピュータから強制リセットの信号を受ける
と同期信号の送出を強制的にリセットする同期信号発生
回路と、 クロック信号に基づいてデータを許容期間範囲内で遅延
して端末へ送出するデータ送信回路と、 を備えて上記目的を達成しようとする通信制御装置であ
る。
時から許容期間範囲内にデータ受信を開始する端末に対
してデータを送出する通信制御装置において、 データを送出するとともに所定周期のクロック信号を発
生し、かつ端末から異常発生の旨を受けたときに同期信
号のレベル変化により強制リセットする信号を送出する
マイクロコンピュータと、 このマイクロコンピュータから送出されたデータの出力
を検出して前記同期信号を発生して端末へ送出し、かつ
マイクロコンピュータから強制リセットの信号を受ける
と同期信号の送出を強制的にリセットする同期信号発生
回路と、 クロック信号に基づいてデータを許容期間範囲内で遅延
して端末へ送出するデータ送信回路と、 を備えて上記目的を達成しようとする通信制御装置であ
る。
（作用） このような手段を備えたことにより、データがマイクロ
コンピュータから送出されると、同期信号発生回路によ
りデータの出力を検出して同期信号を発生し、これと共
にデータ送信回路によりデータを許容期間範囲内で遅延
して端末に送出する。これにより、端末では、同期信号
を受けてから正確に許容期間範囲内でデータの受信を開
始する。
コンピュータから送出されると、同期信号発生回路によ
りデータの出力を検出して同期信号を発生し、これと共
にデータ送信回路によりデータを許容期間範囲内で遅延
して端末に送出する。これにより、端末では、同期信号
を受けてから正確に許容期間範囲内でデータの受信を開
始する。
この場合に、端末からマイクロコンピュータに対して異
常発生の旨を示す信号が送られると、このマイクロコン
ピュータから強制リセットする信号が送出され、これに
より同期信号の送出が強制的にリセットされる。
常発生の旨を示す信号が送られると、このマイクロコン
ピュータから強制リセットする信号が送出され、これに
より同期信号の送出が強制的にリセットされる。
（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は通信制御装置の構成図である。１０はマイクロ
コンピュータであって、このマイクロコンピュータ１０
はデータＴＸＤをｐ１端子から送出するとともにこのデ
ータＴＸＤの送出後に同期信号ＳＹＮの終了信号ｅを送
出しかつ400nsのクロック信号をCLK端子から送出する機
能を有するものである。
コンピュータであって、このマイクロコンピュータ１０
はデータＴＸＤをｐ１端子から送出するとともにこのデ
ータＴＸＤの送出後に同期信号ＳＹＮの終了信号ｅを送
出しかつ400nsのクロック信号をCLK端子から送出する機
能を有するものである。
１１は同期信号発生回路であって、この回路１１はデー
タＴＸＤの立ち下がりを検出して同期信号ＳＹＮを発生
して端末１２へ送出しかつ同期信号ＳＹＮの終了信号ｅ
を受けて６２５μｓ〜１６６７μｓ期間ローレベルとす
る同期信号ＳＹＮの発生を終了する機能を有するもので
ある。具体的な構成はフリップフロップ１３が設けら
れ、このフリップフロップ１３に同期信号の終了信号ｅ
がセット信号として入力されるとともにデータＴＸＤが
入力信号として入力している。このフリップフロップ１
３の出力端子はゲート回路１４の一端を通してインバー
タ１５に接続されている。なお、ゲート回路１４の他端
はマイクロコンピュータ１０のｐ３端子と接続されてい
る。
タＴＸＤの立ち下がりを検出して同期信号ＳＹＮを発生
して端末１２へ送出しかつ同期信号ＳＹＮの終了信号ｅ
を受けて６２５μｓ〜１６６７μｓ期間ローレベルとす
る同期信号ＳＹＮの発生を終了する機能を有するもので
ある。具体的な構成はフリップフロップ１３が設けら
れ、このフリップフロップ１３に同期信号の終了信号ｅ
がセット信号として入力されるとともにデータＴＸＤが
入力信号として入力している。このフリップフロップ１
３の出力端子はゲート回路１４の一端を通してインバー
タ１５に接続されている。なお、ゲート回路１４の他端
はマイクロコンピュータ１０のｐ３端子と接続されてい
る。
一方、１６はデータ送信回路であって、この回路１６は
クロック信号に基づいてデータＴＸＤを所定期間ｔ例え
ば１０４μｓ〜３１３μｓだけ遅延して端末１２へ送出
する機能を有するものである。具体的な構成はクロック
信号を３２分周するカウンタ１７と、このカウンタ１７
の出力を１８クロックだけシフトして出力するシフトレ
ジスタ１８とから構成されている。なおマイクロコンピ
ュータ１０は、データＴＸＤを送出する際に、端末１２
において暴走等の異常が発生し、この端末１２から異常
発生の旨を示す信号が送出されると、この信号を受けて
ｐ３端子の出力信号ａを１００ms〜８００msの期間ロー
レベルとする強制リセットを行う機能を有している。
クロック信号に基づいてデータＴＸＤを所定期間ｔ例え
ば１０４μｓ〜３１３μｓだけ遅延して端末１２へ送出
する機能を有するものである。具体的な構成はクロック
信号を３２分周するカウンタ１７と、このカウンタ１７
の出力を１８クロックだけシフトして出力するシフトレ
ジスタ１８とから構成されている。なおマイクロコンピ
ュータ１０は、データＴＸＤを送出する際に、端末１２
において暴走等の異常が発生し、この端末１２から異常
発生の旨を示す信号が送出されると、この信号を受けて
ｐ３端子の出力信号ａを１００ms〜８００msの期間ロー
レベルとする強制リセットを行う機能を有している。
次に上記の如く構成された装置の作用について第２図に
示すタイミング図を参照して説明する。データＴＸＤを
送出する際、マイクロコンピュータ１０はｐ２端子の出
力ｅをハイレベルとするとともにｐ３端子の出力ａをハ
イレベルとする。これにより、フリップフロップ１３が
セットされるとともにゲート回路１４にｐ３端子の出力
ａがゲート信号として入力する。この状態にマイクロコ
ンピュータ１０は時刻t1においてｐ１端子からデータＴ
ＸＤを送出する。なお、このデータＴＸＤの先頭はスタ
ートビットであり、そのレベルはローレベルとなってい
る。しかるに、このデータＴＸＤはフリップフロップ１
３に送られるとともにシフトレジスタ１８に送られる。
示すタイミング図を参照して説明する。データＴＸＤを
送出する際、マイクロコンピュータ１０はｐ２端子の出
力ｅをハイレベルとするとともにｐ３端子の出力ａをハ
イレベルとする。これにより、フリップフロップ１３が
セットされるとともにゲート回路１４にｐ３端子の出力
ａがゲート信号として入力する。この状態にマイクロコ
ンピュータ１０は時刻t1においてｐ１端子からデータＴ
ＸＤを送出する。なお、このデータＴＸＤの先頭はスタ
ートビットであり、そのレベルはローレベルとなってい
る。しかるに、このデータＴＸＤはフリップフロップ１
３に送られるとともにシフトレジスタ１８に送られる。
フリップフロップ１３はデータＴＸＤのスタートビット
の立ち下がりを検出すると、出力信号ｂをローレベルと
する。これにより、ゲート回路１４の出力レベルがハイ
レベルとなってインバータ１５からはローレベルの同期
信号ＳＹＮが送出される。端末１２はこの同期信号ＳＹ
Ｎを受けると、この受けたときから許容期間範囲内にデ
ータＴＸＤが送られてくると判断する。
の立ち下がりを検出すると、出力信号ｂをローレベルと
する。これにより、ゲート回路１４の出力レベルがハイ
レベルとなってインバータ１５からはローレベルの同期
信号ＳＹＮが送出される。端末１２はこの同期信号ＳＹ
Ｎを受けると、この受けたときから許容期間範囲内にデ
ータＴＸＤが送られてくると判断する。
一方、カウンタ１７はクロック信号を３２分周してシフ
トレジスタ１８に送出する。このシフトレジスタ１８は
データＴＸＤをカウンタ１７の出力に従って１８シフト
して遅延して送出する。具体的には400nsのクロック信
号を３２分周すると12.8μｓとなり、さらに１８シフト
することによってデータＴＸＤの遅延期間ｔは230.4μ
ｓとなる。従って、ローレベルの同期信号ＳＹＮが送出
されてから期間ｔ経過後にデータＴＸＤ′が端末１２に
送出される。かくして、端末１２はデータＴＸＤ′を受
信する。そうして、マイクロコンピュータ１０はデータ
ＴＸＤを送出してから所定時間経過後の時刻t2において
ｐ２端子の出力信号ｅをハイレベルとし、この信号を同
期信号ＳＹＮの終了信号としてフリップフロップ１３へ
送出する。これにより、フリップフロップ１３の出力ｂ
はハイレベルとなって同期信号ＳＹＮはハイレベルとな
る。かくして、625μｓ〜1667μｓの期間範囲の同期信
号ＳＹＮが作成される。
トレジスタ１８に送出する。このシフトレジスタ１８は
データＴＸＤをカウンタ１７の出力に従って１８シフト
して遅延して送出する。具体的には400nsのクロック信
号を３２分周すると12.8μｓとなり、さらに１８シフト
することによってデータＴＸＤの遅延期間ｔは230.4μ
ｓとなる。従って、ローレベルの同期信号ＳＹＮが送出
されてから期間ｔ経過後にデータＴＸＤ′が端末１２に
送出される。かくして、端末１２はデータＴＸＤ′を受
信する。そうして、マイクロコンピュータ１０はデータ
ＴＸＤを送出してから所定時間経過後の時刻t2において
ｐ２端子の出力信号ｅをハイレベルとし、この信号を同
期信号ＳＹＮの終了信号としてフリップフロップ１３へ
送出する。これにより、フリップフロップ１３の出力ｂ
はハイレベルとなって同期信号ＳＹＮはハイレベルとな
る。かくして、625μｓ〜1667μｓの期間範囲の同期信
号ＳＹＮが作成される。
ところで、端末１２に暴走や断線等の異常が発生する
と、この端末１２は異常発生の旨を示す信号をマイクロ
コンピュータ１０に対して送出する。そして、マイクロ
コンピュータ１０は、データＴＸＤを送出する際、端末
１２から異常発生の旨を示す信号を受信すると、この信
号を受けて、例えばｐ３端子の出力信号ａを１００ms〜
８００msの期間ローレベルとする。これにより、同期信
号ＳＹＮはハイレベルとなり、この時刻t3にデータＴＸ
Ｄの送信は強制的にリセットされる。
と、この端末１２は異常発生の旨を示す信号をマイクロ
コンピュータ１０に対して送出する。そして、マイクロ
コンピュータ１０は、データＴＸＤを送出する際、端末
１２から異常発生の旨を示す信号を受信すると、この信
号を受けて、例えばｐ３端子の出力信号ａを１００ms〜
８００msの期間ローレベルとする。これにより、同期信
号ＳＹＮはハイレベルとなり、この時刻t3にデータＴＸ
Ｄの送信は強制的にリセットされる。
このように上記一実施例においては、データＴＸＤが送
出されると、データＴＸＤのスタートビットを検出して
同期信号ＳＹＮを端末１２へ送出してこの同期信号を終
了信号ｅにより終了し、かつデータＴＸＤをクロック信
号に基づいて所定期間ｔだけ遅延して端末１２へ送出す
るようにしたので、同期信号ＳＹＮがローレベルとなっ
た時から許容期間範囲内にデータＴＸＤを確実に送出で
きる。又、同期信号ＳＹＮの期間及び同期信号ＳＹＮが
送出されてからデータＴＸＤが送出される間での期間は
マイクロコンピュータ１０によって直接制御されている
ので、外部ノイズの影響を受けずかつコストダウンが図
れる。さらに、端末１２に暴走や断線等の異常が発生し
た場合には、同期信号ＳＹＮの送出を強制的にリセット
して、データＴＸＤの送信を強制的にリセットできる。
出されると、データＴＸＤのスタートビットを検出して
同期信号ＳＹＮを端末１２へ送出してこの同期信号を終
了信号ｅにより終了し、かつデータＴＸＤをクロック信
号に基づいて所定期間ｔだけ遅延して端末１２へ送出す
るようにしたので、同期信号ＳＹＮがローレベルとなっ
た時から許容期間範囲内にデータＴＸＤを確実に送出で
きる。又、同期信号ＳＹＮの期間及び同期信号ＳＹＮが
送出されてからデータＴＸＤが送出される間での期間は
マイクロコンピュータ１０によって直接制御されている
ので、外部ノイズの影響を受けずかつコストダウンが図
れる。さらに、端末１２に暴走や断線等の異常が発生し
た場合には、同期信号ＳＹＮの送出を強制的にリセット
して、データＴＸＤの送信を強制的にリセットできる。
次に上記一実施例を自動販売機に適用した場合について
第３図を参照して説明する。同図は自動販売機を扉側と
本体側に分けて示してあり、扉側には主制御部２０が設
けられている。この主制御部２０は第１図に示すマイク
ロコンピュータ１０、同期信号発生回路１１及びデータ
送信回路１６を備えている。この主制御部２０には金額
表示器２１やコインメック２２、さらにセレクションス
イッチ、販売ランプ、売切れランプなどが接続されてい
る。一方、本体側には端末制御部２３が設けられ、この
端末制御部２３と主制御部２０とが通信回線２４を介し
て接続されている。端末制御部２３には紙弊を処理する
ビルバリ２５が接続されるとともに売切れスイッチやソ
レノイドがなどが接続されている。
第３図を参照して説明する。同図は自動販売機を扉側と
本体側に分けて示してあり、扉側には主制御部２０が設
けられている。この主制御部２０は第１図に示すマイク
ロコンピュータ１０、同期信号発生回路１１及びデータ
送信回路１６を備えている。この主制御部２０には金額
表示器２１やコインメック２２、さらにセレクションス
イッチ、販売ランプ、売切れランプなどが接続されてい
る。一方、本体側には端末制御部２３が設けられ、この
端末制御部２３と主制御部２０とが通信回線２４を介し
て接続されている。端末制御部２３には紙弊を処理する
ビルバリ２５が接続されるとともに売切れスイッチやソ
レノイドがなどが接続されている。
このような構成であれば、主制御部２０はローレベルの
同期信号ＳＹＮを端末制御部２３へ送出して所定期間経
過後にデータＴＸＤを同端末制御部２３へ送出する。し
かるに、端末制御部２３はデータＴＸＤの内容に従って
ソレノイドなどを動作させて商品を搬出する。
同期信号ＳＹＮを端末制御部２３へ送出して所定期間経
過後にデータＴＸＤを同端末制御部２３へ送出する。し
かるに、端末制御部２３はデータＴＸＤの内容に従って
ソレノイドなどを動作させて商品を搬出する。
以上のように上記第１図に示す装置を自動販売機に適用
すれば、自動販売機の通信方式に適合しかつ確実にデー
タＴＸＤを送信できる。又、例えば端末制御部２３にお
いて暴走が発生したり、ソレノイドが故障した場合、こ
のときにデータＴＸＤの送信を強制的にリセットでき
る。
すれば、自動販売機の通信方式に適合しかつ確実にデー
タＴＸＤを送信できる。又、例えば端末制御部２３にお
いて暴走が発生したり、ソレノイドが故障した場合、こ
のときにデータＴＸＤの送信を強制的にリセットでき
る。
なお、本発明は上記一実施例に限定されるものでなくそ
の主旨を逸脱しない範囲で変形してもよい。
の主旨を逸脱しない範囲で変形してもよい。
［発明の効果］ 以上詳記したように本発明によれば、同期信号の発生時
から端末の許容期間範囲内にデータの送信を開始でき
て、端末はデータを確実に受信でき、かつ端末に異常が
発生した場合にはデータの送信を強制的にリセットでき
る通信制御装置を提供できる。
から端末の許容期間範囲内にデータの送信を開始でき
て、端末はデータを確実に受信でき、かつ端末に異常が
発生した場合にはデータの送信を強制的にリセットでき
る通信制御装置を提供できる。
第１図及至第３図は本発明に係わる通信制御装置を説明
するための図であって、第１図は構成図、第２図は動作
タイミング図、第３図は自動販売機に適用した場合を説
明するための図、第４図乃至第６図は従来技術を説明す
るための図である。 １０……マイクロコンピュータ、１１……同期信号発生
回路、１２……端末、１３……フリップフロップ、１４
……ゲート回路、１５……インバータ、１６……データ
送信回路、１７……カウンタ、１８……シフトレジス
タ。
するための図であって、第１図は構成図、第２図は動作
タイミング図、第３図は自動販売機に適用した場合を説
明するための図、第４図乃至第６図は従来技術を説明す
るための図である。 １０……マイクロコンピュータ、１１……同期信号発生
回路、１２……端末、１３……フリップフロップ、１４
……ゲート回路、１５……インバータ、１６……データ
送信回路、１７……カウンタ、１８……シフトレジス
タ。
Claims (1)
- 【請求項１】同期信号を受信すると、この同期信号の受
信時から許容期間範囲内にデータ受信を開始する端末に
対して前記データを送出する通信制御装置において、 前記データを送出するとともに所定周期のクロック信号
を発生し、かつ前記端末から異常発生の旨を受けたとき
に前記同期信号のレベル変化により強制リセットする信
号を送出するマイクロコンピュータと、 このマイクロコンピュータから送出された前記データの
出力を検出して前記同期信号を発生して前記端末へ送出
し、かつ前記マイクロコンピュータから強制リセットの
信号を受けると前記同期信号の送出を強制的にリセット
する同期信号発生回路と、 前記クロック信号に基づいて前記データを前記許容期間
範囲内で遅延して前記端末へ送出するデータ送信回路
と、 を具備したことを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106527A JPH0626367B2 (ja) | 1989-04-26 | 1989-04-26 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106527A JPH0626367B2 (ja) | 1989-04-26 | 1989-04-26 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02285750A JPH02285750A (ja) | 1990-11-26 |
| JPH0626367B2 true JPH0626367B2 (ja) | 1994-04-06 |
Family
ID=14435868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106527A Expired - Lifetime JPH0626367B2 (ja) | 1989-04-26 | 1989-04-26 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0626367B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119253U (ja) * | 1981-08-28 | 1983-08-13 | 株式会社東芝 | ２線式半二重通信用モデム |
| JPS6286945A (ja) * | 1985-10-11 | 1987-04-21 | Sumitomo Electric Ind Ltd | デ−タ通信方式 |
-
1989
- 1989-04-26 JP JP1106527A patent/JPH0626367B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02285750A (ja) | 1990-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6763413B2 (en) | Method for the serial transfer of data between two electronic bus stations and bus station for use in said method | |
| EP0910823B1 (en) | Method for resetting processor, and watchdog | |
| US5978927A (en) | Method and system for measuring a maximum and minimum response time of a plurality of devices on a data bus and adapting the timing of read and write time slots | |
| CN100449518C (zh) | 数据传送电路 | |
| JPH0626367B2 (ja) | 通信制御装置 | |
| JP2970836B2 (ja) | データ信号送受信システム | |
| EP0378546A1 (en) | Data carrying devices | |
| US5661736A (en) | Multiple use timer and method for pulse width generation, echo failure detection, and receive pulse width measurement | |
| US20010020857A1 (en) | Device for the regeneration of a clock signal | |
| JP2001077800A (ja) | シリアル伝送送受信回路 | |
| US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
| JPH11177543A (ja) | シリアル通信装置及びシリアル通信方法 | |
| JPS5818727A (ja) | 分散形優先競合の自己制御方法および装置 | |
| EP1128272A1 (en) | Method for the serial transfer of data between two electronic bus stations and bus station for use in said method | |
| JP3016852B2 (ja) | データ処理装置 | |
| US5617562A (en) | Receiving circuit reset upon reception of burst data and transmission/reception system utilizing the same | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP3095576B2 (ja) | 通信異常検出装置 | |
| AU623607C (en) | Data carrying devices | |
| US5483648A (en) | Circuit for determining the arrival times of control signals supplied to microprocessors | |
| JPH0715419A (ja) | 機器の制御装置 | |
| KR100291387B1 (ko) | 비동기적 버스 종료 신호의 동기화방법 | |
| JPH11120424A (ja) | 自動販売機の制御装置 | |
| KR100622943B1 (ko) | 자동적으로 타이밍 스펙 제어가 가능한 컨트롤러 및 그타이밍 스펙 제어방법 | |
| JP2000092034A (ja) | カウンタインタフェース |