JPH0628351B2 - スペクトラム拡散通信方式の通信チャンネル分割方法 - Google Patents
スペクトラム拡散通信方式の通信チャンネル分割方法Info
- Publication number
- JPH0628351B2 JPH0628351B2 JP59002733A JP273384A JPH0628351B2 JP H0628351 B2 JPH0628351 B2 JP H0628351B2 JP 59002733 A JP59002733 A JP 59002733A JP 273384 A JP273384 A JP 273384A JP H0628351 B2 JPH0628351 B2 JP H0628351B2
- Authority
- JP
- Japan
- Prior art keywords
- communication channel
- code
- shift register
- microprocessor
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 21
- 238000001228 spectrum Methods 0.000 title claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000004364 calculation method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000013598 vector Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、擬似雑音符号としてM系列(最大長系列)符
号を用いたスペクトラム拡散通信方式(Spread spectr
um communication 方式、以下SS通信方式という)に
関し、特にその通信チャンネルの分割方法に係る。
号を用いたスペクトラム拡散通信方式(Spread spectr
um communication 方式、以下SS通信方式という)に
関し、特にその通信チャンネルの分割方法に係る。
[従来の技術] 従来のSS通信方式における通信チャンネルの分割手段
としては、異種のM系列符号を使用するものがある。
としては、異種のM系列符号を使用するものがある。
例えば、M系列符号の符号長を127 とすると、異種の符
号の数は、18となって通信チャンネル数は18という少数
に限定される。
号の数は、18となって通信チャンネル数は18という少数
に限定される。
[従来技術の課題] 前記のような従来の通信チャンネルの分割手段では、そ
れに使用するM系列符号の符号長がそれほど長くない場
合は符号の種類が限られた少数になってしまうため、マ
ルチユーザーに対して通信チャンネルを十分に割当てら
れないという課題がある。
れに使用するM系列符号の符号長がそれほど長くない場
合は符号の種類が限られた少数になってしまうため、マ
ルチユーザーに対して通信チャンネルを十分に割当てら
れないという課題がある。
本願発明は、通信チャンネルの分割手段としてM系列符
号の種類とともに送・受信両側のM系列符号の初期位相
を予め取り決めておくことによって上記課題を解決する
ことを目的としている。
号の種類とともに送・受信両側のM系列符号の初期位相
を予め取り決めておくことによって上記課題を解決する
ことを目的としている。
[課題を解決するための手段] 本願発明は、送信側からの擬似雑音符号と、当該受信側
で発生された擬似雑音符号との相関出力により、所要の
情報伝達を行なうスペクトラム拡散通信方式の通信チャ
ンネル分割方法において、 縦続接続された複数のシフトレジスタ及び前記シフトレ
ジスタの出力を初期のシフトレジスタに帰還するための
帰還回路を並設した擬似雑音符号発生器と、 キー入力に基づく計算を実行して上記擬似雑音符号発生
器の制御を行なうマイクロプロセッサと、を上記送信側
と受信側の両方に備え、 このキー入力に基づいて上記送信側並びに受信側のマイ
クロプロセッサが上記各擬似雑音符号発生器のシフトレ
ジスタの段数並びに出力端子を設定する第1のステップ
と、 上記キー入力に基づいて上記送信側のマイクロプロセッ
サが上記受信側の擬似雑音符号発生器を構成するシフト
レジスタの初期位相を設定する第2のステップと、 前記第1のステップ並びに第2のステップの設定に対応
し、上記受信側のマイクロプロセッサが上記受信側の擬
似雑音符号発生器を構成する第3のステップとを含み、 前記送信側及び受信側の両擬似雑音符号の初期位相を予
め設定することにより通信チャンネルを分割することを
特徴とするスペクトラム通信チャンネルの通信チャンネ
ル分割方法である。
で発生された擬似雑音符号との相関出力により、所要の
情報伝達を行なうスペクトラム拡散通信方式の通信チャ
ンネル分割方法において、 縦続接続された複数のシフトレジスタ及び前記シフトレ
ジスタの出力を初期のシフトレジスタに帰還するための
帰還回路を並設した擬似雑音符号発生器と、 キー入力に基づく計算を実行して上記擬似雑音符号発生
器の制御を行なうマイクロプロセッサと、を上記送信側
と受信側の両方に備え、 このキー入力に基づいて上記送信側並びに受信側のマイ
クロプロセッサが上記各擬似雑音符号発生器のシフトレ
ジスタの段数並びに出力端子を設定する第1のステップ
と、 上記キー入力に基づいて上記送信側のマイクロプロセッ
サが上記受信側の擬似雑音符号発生器を構成するシフト
レジスタの初期位相を設定する第2のステップと、 前記第1のステップ並びに第2のステップの設定に対応
し、上記受信側のマイクロプロセッサが上記受信側の擬
似雑音符号発生器を構成する第3のステップとを含み、 前記送信側及び受信側の両擬似雑音符号の初期位相を予
め設定することにより通信チャンネルを分割することを
特徴とするスペクトラム通信チャンネルの通信チャンネ
ル分割方法である。
[発明の作用] 本願発明は、前記第1のステップ、第2のステップ及び
第3のステップで送信側と受信側の両M系列の初期位相
を予め取り決めておくことによって通信チャンネルを分
割するので、送・受信側ともに同一のM系列符号を使用
して通信チャンネルを分割する。
第3のステップで送信側と受信側の両M系列の初期位相
を予め取り決めておくことによって通信チャンネルを分
割するので、送・受信側ともに同一のM系列符号を使用
して通信チャンネルを分割する。
すなわち、送信側及び受信側の各テンキーによって所定
のキー入力をすると、双方のマイクロプロセッサがシフ
トレジスタの段数及び出力端子の番号をそれぞれ計算し
設定する。
のキー入力をすると、双方のマイクロプロセッサがシフ
トレジスタの段数及び出力端子の番号をそれぞれ計算し
設定する。
続いて、双方のテンキーによる設定に基づいて、送信側
のマイクロプロセッサが前記受信側の擬似雑音符号発生
器を構成するシフトレジスタの初期位相を設定する。
のマイクロプロセッサが前記受信側の擬似雑音符号発生
器を構成するシフトレジスタの初期位相を設定する。
さらに、前記各設定に対応して、前記受信側のマイクロ
プロセッサが前記受信側の擬似雑音符号発生器を構成す
ることにより、前記送信側及び受信側の両擬似雑音符号
の初期位相を予め設定して通信チャンネルを分割するも
のである。
プロセッサが前記受信側の擬似雑音符号発生器を構成す
ることにより、前記送信側及び受信側の両擬似雑音符号
の初期位相を予め設定して通信チャンネルを分割するも
のである。
例えば、M系列符号長が127 の時、本願発明では、上記
のように送・受信同一のM系列符号を用いて通信するこ
とができるので、異種の符号数18、その通信チャンネル
数はその乗積で2286(127x18)である。
のように送・受信同一のM系列符号を用いて通信するこ
とができるので、異種の符号数18、その通信チャンネル
数はその乗積で2286(127x18)である。
[実施例] 以下本願発明を図面に基づいて説明する。
第1図〜第8図A、Bは本願発明の実施例を示す図であ
る。
る。
第1図において符号U1 U2 は、送・受信両局に備えら
れたSS送受信機で、一方のSS送受信機U1 について
その構成を説明する。
れたSS送受信機で、一方のSS送受信機U1 について
その構成を説明する。
K1 はテンキー、U1aはマイクロプロセッサシステム、
M1 はM系列発生器、U1bは相関器、1は相関出力の端
子、ANT1 はアンテナである。M系列発生器M1 には
第2図に示すようにシフトレジスタSR1 〜SRn が縦
続接続され、これに各シフトレジスタSR1 に帰還する
ための帰還回路が並設されている。
M1 はM系列発生器、U1bは相関器、1は相関出力の端
子、ANT1 はアンテナである。M系列発生器M1 には
第2図に示すようにシフトレジスタSR1 〜SRn が縦
続接続され、これに各シフトレジスタSR1 に帰還する
ための帰還回路が並設されている。
帰還回路はアンドゲートAND1 〜ANDn-1 及び排他
的オアゲートEOR1 〜EORn-1 で構成され、各アン
ドゲートAND1 〜ANDn-1 からの帰還線h1 〜h
n-1 がそれぞれ対応した排他的オアゲートEOR1 〜E
ORn-1 に接続されている。
的オアゲートEOR1 〜EORn-1 で構成され、各アン
ドゲートAND1 〜ANDn-1 からの帰還線h1 〜h
n-1 がそれぞれ対応した排他的オアゲートEOR1 〜E
ORn-1 に接続されている。
各アンドゲートAND1 〜ANDn-1 の一方の入力端子
には、マイクロプロセッサシステムU1aからの開閉用制
御線j1 〜jn-1 がそれぞれ接続されている。
には、マイクロプロセッサシステムU1aからの開閉用制
御線j1 〜jn-1 がそれぞれ接続されている。
T0 〜Tn-1 はそれぞれM系列信号の出力端子である。
また、相関器U2bは、一例としてコンボルバが使用され
る。
また、相関器U2bは、一例としてコンボルバが使用され
る。
しかして、テンキーK1 により、所要のM系列符号を発
生させるために必要なシフトレジスタSR1 〜SRn の
段数nの設定、及び所要のアンドの所要の設定操作が行
なわれ、これに基づいて以下に述べるようにマイクロプ
ロセッサシステムU1aにより所要の演算処理がされてM
系列発生器M1 が制御される。
生させるために必要なシフトレジスタSR1 〜SRn の
段数nの設定、及び所要のアンドの所要の設定操作が行
なわれ、これに基づいて以下に述べるようにマイクロプ
ロセッサシステムU1aにより所要の演算処理がされてM
系列発生器M1 が制御される。
他方のSS送受信機U2 についても上記とほぼ同様に構
成される。
成される。
次に、原理作用を順に説明することにより、その構成に
ついても詳細に説明する。
ついても詳細に説明する。
第1図の2台のSS送受信機U1 U2 において、U1 か
らU2 側へ送信を行なっている場合について説明する。
らU2 側へ送信を行なっている場合について説明する。
イ)『第2図、第3図に示す送信側及び受信側M系列発
生器M1 M2 の状態方程式』 第2図及び第3図における初段のシフトレジスタSR1
〜SR1 への入力信号をそれぞれx(k)、y(k)《kは離散
時間を表す》とすると、 j=1と表すことができる。ここで、 とおくと(=は”定義”を表わす)、前記及び式は x(k)=xn(k+1) =h1xn(k)+h2xn-1(k)+…+hnx1(k)… y(k)=y1(k+1) =l1y1(k)+l2y2(k)+…+lnyn(k) … となり、両式、及び両式は、次のようにベクト
ルと行列で表現できる。
生器M1 M2 の状態方程式』 第2図及び第3図における初段のシフトレジスタSR1
〜SR1 への入力信号をそれぞれx(k)、y(k)《kは離散
時間を表す》とすると、 j=1と表すことができる。ここで、 とおくと(=は”定義”を表わす)、前記及び式は x(k)=xn(k+1) =h1xn(k)+h2xn-1(k)+…+hnx1(k)… y(k)=y1(k+1) =l1y1(k)+l2y2(k)+…+lnyn(k) … となり、両式、及び両式は、次のようにベクト
ルと行列で表現できる。
送信側 ただし、 受信側 ただし、 前記式でfor ∀kとは”任意のkに対して”という
ことを意味している。すなわち、 X(k) =O for ∀kとは離間時間kをどのように選ん
でもベクトルX(k) はゼロベクトルにはならないという
意味である。
ことを意味している。すなわち、 X(k) =O for ∀kとは離間時間kをどのように選ん
でもベクトルX(k) はゼロベクトルにはならないという
意味である。
及び式は、それぞれ送信側及び受信側のM系列発生
器M1 M2 の状態方程式であり、X(k) ,Y(k) はシフ
トレジスタの状態ベクトル(nx1) ,A,Bは、シフトレ
ジスタ状態遷移行列(nxn) ,nはシフトレジスタの段数
である。
器M1 M2 の状態方程式であり、X(k) ,Y(k) はシフ
トレジスタの状態ベクトル(nx1) ,A,Bは、シフトレ
ジスタ状態遷移行列(nxn) ,nはシフトレジスタの段数
である。
また、hj ,lj (j=1〜n)は前述のように帰還線
を示しており、 である。帰還線hj lj の”ON””OFF”はマイク
ロプロセッサシステムU1aU2aからの制御信号によって
アンドゲートAND1 〜ANDn-1、AND′1 〜AN
D′n-1 が開閉制御されることによりなされ、この制御
により各M系列発生器M1 M2 からは所望の種類のM系
列符号が発生する。
を示しており、 である。帰還線hj lj の”ON””OFF”はマイク
ロプロセッサシステムU1aU2aからの制御信号によって
アンドゲートAND1 〜ANDn-1、AND′1 〜AN
D′n-1 が開閉制御されることによりなされ、この制御
により各M系列発生器M1 M2 からは所望の種類のM系
列符号が発生する。
なお、状態遷移行列A、Bの間には次のような関係があ
る(出力符号がM系列でかつイメージ関係にある場
合)。
る(出力符号がM系列でかつイメージ関係にある場
合)。
AB=In … 即ち、A=B-1又はB=A-1…イメージ関係 AN =BN =In … ただし、N=2n −1;符号長 ロ)『出力端子Ti T′j から出力されるM系列符号パ
ターン』 〈送信側〉 X(0) をシフトレジスタの初期状態とする(時刻k=0)
と、時刻k=N−1までに出力端子Ti から出力される
符号パターンUi は、X(0) 及びAを用いて次のように
表現できる。
ターン』 〈送信側〉 X(0) をシフトレジスタの初期状態とする(時刻k=0)
と、時刻k=N−1までに出力端子Ti から出力される
符号パターンUi は、X(0) 及びAを用いて次のように
表現できる。
ただし ここで とおくと、式は次のように書ける。
すなわち、送信側の出力端子Ti から出力される符号パ
ターンUi は式で表される。
ターンUi は式で表される。
〈受信側〉 Y(0) をシフトレジスタの初期状態とする(時刻(k=0)
と、時刻k=N-1 までに出力端子Ti から出力される符
号パターンWi は、Y(0) 及びBを用いて次のように表
現できる。
と、時刻k=N-1 までに出力端子Ti から出力される符
号パターンWi は、Y(0) 及びBを用いて次のように表
現できる。
なお、式における各パラメータの定義は前記式と同
様である。ここで とおくと式は次のように書ける。
様である。ここで とおくと式は次のように書ける。
すなわち、受信側の出力端子T′i から出力される符号
パターンWi は式で表される。
パターンWi は式で表される。
ハ)『送受信両側の位相を変えることによる通信チャン
ネルの分割の基本的方法』 まず、第4図〜第7図A,Bについて説明する。第4図
は前記第1図に示した受信側相関器U2bへの送、受信両
M系列符号入力及び相関出力のモデル図であり、2つの
M系列符号入力は互いにイメージ関係にある。ここでイ
メージ関係とは第5図に示すように a1 ,a2 ,…,aN ;送信側M系列符号 b1 ,b2 ,…,bN ;受信側M系列符号 とすると a1 =bN a2 =bN-1 … aN =b1 となるような関係である。
ネルの分割の基本的方法』 まず、第4図〜第7図A,Bについて説明する。第4図
は前記第1図に示した受信側相関器U2bへの送、受信両
M系列符号入力及び相関出力のモデル図であり、2つの
M系列符号入力は互いにイメージ関係にある。ここでイ
メージ関係とは第5図に示すように a1 ,a2 ,…,aN ;送信側M系列符号 b1 ,b2 ,…,bN ;受信側M系列符号 とすると a1 =bN a2 =bN-1 … aN =b1 となるような関係である。
第6図及び第7図は、時刻 k=k0 において受信側相関
器U2b中に存在する送受信M系列パターン と、時刻 k>k0 における相関出力の発生タイミングと
の関係を示したものである。
器U2b中に存在する送受信M系列パターン と、時刻 k>k0 における相関出力の発生タイミングと
の関係を示したものである。
第6図はAのa〜dに示すように時刻k=k0 においてU
2b内に存在する送受信両M系列符号パターンがそれぞれ
異なっていても同図Bに示すように時刻 k=k0 におい
て相関出力がある固定したタイミングで発生する場合の
図である。
2b内に存在する送受信両M系列符号パターンがそれぞれ
異なっていても同図Bに示すように時刻 k=k0 におい
て相関出力がある固定したタイミングで発生する場合の
図である。
一方、第7図は時刻 k=k0 においてU2b内に存在する
送信側M系列符号パターンは共通で受信側M系列符号パ
ターンが同図Aのa〜dのように1ビットずつ位相がず
れている場合、時刻 k>k0 における相関出力の発生タ
イミングが同図Bのa〜dのようにΔTづつずれていく
様子を示したものである。
送信側M系列符号パターンは共通で受信側M系列符号パ
ターンが同図Aのa〜dのように1ビットずつ位相がず
れている場合、時刻 k>k0 における相関出力の発生タ
イミングが同図Bのa〜dのようにΔTづつずれていく
様子を示したものである。
ここで、同図Aのa〜dとBのa〜dはそれぞれ対応す
る関係にある。なお、両図においてkは時刻、Tは符号
の1周期時間、Nは符号の1周期長、ΔTは ΔT=T/2N … である。
る関係にある。なお、両図においてkは時刻、Tは符号
の1周期時間、Nは符号の1周期長、ΔTは ΔT=T/2N … である。
ここでSS受信機U2 において所要伝送情報の復調動作
をさせるためには、1周期の時間T内で少なくとも1つ
の相関出力を検出することが必要である。
をさせるためには、1周期の時間T内で少なくとも1つ
の相関出力を検出することが必要である。
しかし、相関出力の検出タイミングと相関出力の発生タ
イミングが一致しないときは相関出力を検出できない。
例えば、第7図Bb〜dのような相関出力に対してその
検出タイミングをk=k o,k0 +T/2、…としても
相関出力は検出できない。
イミングが一致しないときは相関出力を検出できない。
例えば、第7図Bb〜dのような相関出力に対してその
検出タイミングをk=k o,k0 +T/2、…としても
相関出力は検出できない。
すなわち、復調情報として必要な相関出力を確実に得る
ためには、その発生タイミングと検出タイミングとを一
致させなければならない。このことは言い換えればその
発生タイミングと検出タイミングとを一致させれば復調
情報として不必要な相関出力は検出されないことにな
る。
ためには、その発生タイミングと検出タイミングとを一
致させなければならない。このことは言い換えればその
発生タイミングと検出タイミングとを一致させれば復調
情報として不必要な相関出力は検出されないことにな
る。
従って、検出タイミング又は発生タイミングを適宜に制
御することにより通信符号として送受同一符号(今の場
合はイメージ関係にある符号)を用いても通信チャンネ
ルを分割できることを意味している。
御することにより通信符号として送受同一符号(今の場
合はイメージ関係にある符号)を用いても通信チャンネ
ルを分割できることを意味している。
第6図A、B及び第7図A、Bを用いた上記の考察か
ら、送受ともに同一M系列符号による通信チャンネルの
分割方法として、少なくとも次の2通りのものがあるこ
とが分かる。
ら、送受ともに同一M系列符号による通信チャンネルの
分割方法として、少なくとも次の2通りのものがあるこ
とが分かる。
<分割法I> i)相関出力の検出タイミングは固定とする。例えば第
6図Aでaはビットb1 が、同図bではビットbN が、
同図cではビットbN-1 が、同図dではビットb2 が、
前記第4図中bで示される相関器U2bの入口点に差し掛
かった時点を相関出力の検出タイミングとする。
6図Aでaはビットb1 が、同図bではビットbN が、
同図cではビットbN-1 が、同図dではビットb2 が、
前記第4図中bで示される相関器U2bの入口点に差し掛
かった時点を相関出力の検出タイミングとする。
ii)通信チャンネルを分割するためには、送受信の両M
系列符号の初期位相(すなわち送受信両側におけるM系
列発生器M1 M2 内のレフトレジスタの初期状態)を変
えなければならない。
系列符号の初期位相(すなわち送受信両側におけるM系
列発生器M1 M2 内のレフトレジスタの初期状態)を変
えなければならない。
このためには送受両者内で使用する符号の初期位相を予
め取り決めておけばよい。
め取り決めておけばよい。
<分割法II> i)相関出力のタイミングは、受信側M系列符号の位相
状態に関わらず例えば第7図Aのaのビットb1 が、前
記第4図中bで示される相関器U2bの入口にさしかかっ
た時点を相関出力の検出タイミングとする。したがって
受信側M系列符号の位相が変われば、これに伴なって検
出タイミングも変わる。
状態に関わらず例えば第7図Aのaのビットb1 が、前
記第4図中bで示される相関器U2bの入口にさしかかっ
た時点を相関出力の検出タイミングとする。したがって
受信側M系列符号の位相が変われば、これに伴なって検
出タイミングも変わる。
ii)通信チャンネルを分割するためには、送信側M系列
符号の初期位相は固定でよく、受信側M系列符号の初期
位相は固定でよく、受信側M系列符号の初期位相のみを
変えればよい。
符号の初期位相は固定でよく、受信側M系列符号の初期
位相は固定でよく、受信側M系列符号の初期位相のみを
変えればよい。
ニ)『分割法Iについてのより詳細な説明』 上述の分割法I、IIの何れを適用しても通信チャンネル
を分割することができるが、この両法のうち分割法Iに
ついて以下により詳細に説明する。
を分割することができるが、この両法のうち分割法Iに
ついて以下により詳細に説明する。
送受信両側のM系列発生器M1 M2 内のレフトレジスタ
の初期状態(時刻K=0 における状態)をそれぞれX(0)
Y(0) としたとき、それぞれのM系列発生器M1 M2
の出力端子T1 T1 から出力される符号パターン1周期
長(=N)Ui Wi はすでに式および式で与えられ
た。
の初期状態(時刻K=0 における状態)をそれぞれX(0)
Y(0) としたとき、それぞれのM系列発生器M1 M2
の出力端子T1 T1 から出力される符号パターン1周期
長(=N)Ui Wi はすでに式および式で与えられ
た。
る符号パターン1周期長(=N)Ui Wi はすでに式お
よび式で与えられた。
よび式で与えられた。
相関出力の検出タイミングを受信側M系列符号の先頭ビ
ットが第4図中符号bで示される相関器U2bにさしかか
った時点とすれば、通信チャンネルを分割するためには
次式が成立しなければならない。
ットが第4図中符号bで示される相関器U2bにさしかか
った時点とすれば、通信チャンネルを分割するためには
次式が成立しなければならない。
Ui=Wi … すなわち となり次式が求まる。
上式から が求まれば、受信側におけるシフトレジスタの初期状態
Y(0) は、前記及び式より と求められる。以上からY(0) を求める手順は次のよう
にまとめられる。
Y(0) は、前記及び式より と求められる。以上からY(0) を求める手順は次のよう
にまとめられる。
上記の諸設定操作及び計算は、各テンキーK1 、K2 及
びマイクロプロセッサシステムU1a、U2aによって行な
われる。
びマイクロプロセッサシステムU1a、U2aによって行な
われる。
この時<ステップ3>及び<ステップ4>における計算
はプール代数に従って行なわれる。すなわち、加算はE
OR、乗算はANDである。なお、この<ステップ3>
及び<ステップ4>で行なわれる行列Aのべき乗の計算
は次のようなアルゴリズムで行なうと簡単にできる。
はプール代数に従って行なわれる。すなわち、加算はE
OR、乗算はANDである。なお、この<ステップ3>
及び<ステップ4>で行なわれる行列Aのべき乗の計算
は次のようなアルゴリズムで行なうと簡単にできる。
Ad の計算アルゴリズム(I); Ad の計算アルゴリズム(I)についてさらに検討を加
える。
える。
、式よりAd はBを用いて次のように表せる。
Ad =A-N+d=(A-1)N-d =BN-d … 式において N−d=r … とおくと Ad =Br … となり、Ad は次のように行列Bを用いても求められ
る。
る。
Ad の計算アルゴリズム(II); i)Br (=Ad )の第2行〜第n行にはBr-1の第1行
〜第(n−1)行がそのままシフト。
〜第(n−1)行がそのままシフト。
ii)Br (=Ad )の第1行は次の演算に従う。
ただし、r=1〜N−2 計算アルゴリズム(I)を使うか(II)を使うかはAd
の次数dの値に依存する。
の次数dの値に依存する。
すなわち d(N/2)→(I)を使用 d(N/2)→(II)を使用 としておけば計算時間を短縮できる。
例えば、<ステップ3>の行列Cを求めるためにはA
(m-1)n とAmnとを計算しなければならないが、次表に
示すように次数(m−1)n及びmnは(m−1),m
n>(N/2)となっているため、この場合はアルゴリ
ズム(II)を使う。
(m-1)n とAmnとを計算しなければならないが、次表に
示すように次数(m−1)n及びmnは(m−1),m
n>(N/2)となっているため、この場合はアルゴリ
ズム(II)を使う。
表からd1 、d2 の値を使用するのと比較してr1 、r
2 を使用した方が行列Aのべき乗の計算を簡単にできる
ことが分かる。
2 を使用した方が行列Aのべき乗の計算を簡単にできる
ことが分かる。
以上、詳述したように本願発明によれば、送信側と受信
側の両M系列符号の初期位相を前述しように<ステップ
1>〜<ステップ4>の手順で予め取り決めておくこと
により通信チャンネルを分割するようにしたから、送、
受同一のM系列符号を用いても通信チャンネルを分割す
ることができ、通信チャンネル数を飛躍的に増大させる
ことができいマルチユーザーに対しても十分に対応する
ことができる効果が得られる。
側の両M系列符号の初期位相を前述しように<ステップ
1>〜<ステップ4>の手順で予め取り決めておくこと
により通信チャンネルを分割するようにしたから、送、
受同一のM系列符号を用いても通信チャンネルを分割す
ることができ、通信チャンネル数を飛躍的に増大させる
ことができいマルチユーザーに対しても十分に対応する
ことができる効果が得られる。
即ち、マイクロプロセッサによって設定されたデータを
各シフトレジスタに入力することによって、所定の符号
出力位相を変化させているので、例えば出力端子が単一
でも位相の異なる符号を得ることができ、回路規模の大
型化を防止できるだけでなく、プログラム制御が容易と
なるために柔軟性のあるシステム構成を実現できる。
各シフトレジスタに入力することによって、所定の符号
出力位相を変化させているので、例えば出力端子が単一
でも位相の異なる符号を得ることができ、回路規模の大
型化を防止できるだけでなく、プログラム制御が容易と
なるために柔軟性のあるシステム構成を実現できる。
第1図〜第7図Aa〜d、同図Ba〜d及び第8図A,
Bはこの発明に係るスペクトラム拡散通信方式の実施例
を示すもので、第1図は送・受両側におけるSS送受信
機を示すブロック図、第2図は同上SS送信機に装備さ
れたM系列発生器を示す回路図、第3図はSS受信機に
装備されたM系列発生器を示す回路図、第4図はSS受
信機に装備された相関器を取り出して示すブロック図、
第5図は送・受両M系列符号がイメージ関係にあること
を説明するための図、第6図Aa〜d、Bは送受両M系
列符号の初期位相を変えたときの相関出力の発生タイミ
ングを説明するための図、第7図Aa〜d、同図Ba〜
dは受信側M系列符号の初期位相のみを変えたときの相
関出力の発生タイミングを説明するための図及び第8図
AはU1 を送信機、U2 を受信機として使用する場合の
マイクロプロセッサ動作フローチャート図、第8図Bは
U2 を送信機、U1 を受信機として使用した場合のマイ
クロプロセッサの動作フローチャート図である。 AND1 〜ANDn-1 ,AND1 〜ANDn-1 ……アン
ドゲート EOR1 〜EORn-1 ,EOR1 〜EORn-1 ……排他
的オアゲート K1 ,K2 ……テンキー、M1 M2 ……M系列発生器、
SR1 〜SRn 、SR1 〜SRn ……シフトレジスタ、
T0 〜Tn-1 ……M系列発生器の出力端子、U1 U2 …
…SS送受信機、U1a,U2a……マイクロプロセッサシ
ステム、U1b,U2b……相関器、h1 〜hn ,l1 〜l
n ……帰還線、1,2……相関出力の端子。
Bはこの発明に係るスペクトラム拡散通信方式の実施例
を示すもので、第1図は送・受両側におけるSS送受信
機を示すブロック図、第2図は同上SS送信機に装備さ
れたM系列発生器を示す回路図、第3図はSS受信機に
装備されたM系列発生器を示す回路図、第4図はSS受
信機に装備された相関器を取り出して示すブロック図、
第5図は送・受両M系列符号がイメージ関係にあること
を説明するための図、第6図Aa〜d、Bは送受両M系
列符号の初期位相を変えたときの相関出力の発生タイミ
ングを説明するための図、第7図Aa〜d、同図Ba〜
dは受信側M系列符号の初期位相のみを変えたときの相
関出力の発生タイミングを説明するための図及び第8図
AはU1 を送信機、U2 を受信機として使用する場合の
マイクロプロセッサ動作フローチャート図、第8図Bは
U2 を送信機、U1 を受信機として使用した場合のマイ
クロプロセッサの動作フローチャート図である。 AND1 〜ANDn-1 ,AND1 〜ANDn-1 ……アン
ドゲート EOR1 〜EORn-1 ,EOR1 〜EORn-1 ……排他
的オアゲート K1 ,K2 ……テンキー、M1 M2 ……M系列発生器、
SR1 〜SRn 、SR1 〜SRn ……シフトレジスタ、
T0 〜Tn-1 ……M系列発生器の出力端子、U1 U2 …
…SS送受信機、U1a,U2a……マイクロプロセッサシ
ステム、U1b,U2b……相関器、h1 〜hn ,l1 〜l
n ……帰還線、1,2……相関出力の端子。
Claims (1)
- 【請求項1】送信側からの擬似雑音符号と、当該受信側
で発生された擬似雑音符号との相関出力により、所要の
情報伝達を行なうスペクトラム拡散通信方式の通信チャ
ンネル分割方法において、 縦続接続された複数のシフトレジスタ及び前記シフトレ
ジスタの出力を初段のシフトレジスタに帰還するための
帰還回路が並設されている擬似雑音符号発生器と、 キー入力に基づき計算を実行して上記擬似雑音符号発生
器の制御を行なうマイクロプロセッサと、を上記送信側
及び受信側に備え、 上記キー入力に基づいて上記送信側並びに受信側のマイ
クロプロセッサが上記各符号発生器のシフトレジスタの
段数並びに出力端子を設定せしめる第1のステップと、 上記キー入力に基づいて上記送信側のマイクロプロセッ
サが上記送信側の符号発生器を構成するシフトレジスタ
の初期位相を設定する第2のステップと、 上記第1のステップ並びに第2のステップの設定に対応
し、上記受信側のマイクロプロセッサが上記受信側の符
号発生器を構成するシフトレジスタの所期位相を計算
し、設定する第3のステップとを含み、 前記送信側及び受信側の両擬似雑音符号の初期位相を予
め設定することにより通信チャンネルを分割することを
特徴とするスペクトラム通信チャンネルの通信チャンネ
ル分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002733A JPH0628351B2 (ja) | 1984-01-12 | 1984-01-12 | スペクトラム拡散通信方式の通信チャンネル分割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002733A JPH0628351B2 (ja) | 1984-01-12 | 1984-01-12 | スペクトラム拡散通信方式の通信チャンネル分割方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60148245A JPS60148245A (ja) | 1985-08-05 |
| JPH0628351B2 true JPH0628351B2 (ja) | 1994-04-13 |
Family
ID=11537522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59002733A Expired - Lifetime JPH0628351B2 (ja) | 1984-01-12 | 1984-01-12 | スペクトラム拡散通信方式の通信チャンネル分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628351B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245237A (ja) * | 1985-08-23 | 1987-02-27 | Nec Home Electronics Ltd | スペクトラム拡散電力線伝送方式 |
| US4911834A (en) * | 1988-10-27 | 1990-03-27 | Triton Engineering Services Company | Drilling mud separation system |
| JP2749237B2 (ja) * | 1992-12-24 | 1998-05-13 | エヌ・ティ・ティ移動通信網株式会社 | 移動通信用基地局送信装置および移動通信システム |
| JPH06164546A (ja) * | 1992-11-20 | 1994-06-10 | N T T Idou Tsuushinmou Kk | 移動通信システム |
| DE69433336T3 (de) * | 1993-03-05 | 2008-06-19 | Ntt Mobile Communications Network Inc. | Cdma kommunikationsverfahren mit selektivem zugriff und anordnung für mobile stationen in denen dieses verfahren angewandt wird |
| JP3003839B2 (ja) * | 1993-11-08 | 2000-01-31 | エヌ・ティ・ティ移動通信網株式会社 | Cdma通信方法および装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5862947A (ja) * | 1981-10-08 | 1983-04-14 | Nec Corp | スペクトラム拡散ル−プ伝送方法及び制御端末装置 |
-
1984
- 1984-01-12 JP JP59002733A patent/JPH0628351B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60148245A (ja) | 1985-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1031934B1 (en) | Method and apparatus for dot product calculation | |
| US6408018B1 (en) | Complex matched filter with reduced power consumption | |
| KR100267009B1 (ko) | 고속 암호화 처리를 위한 어레이 구조를 가지는 모듈러 곱셈장치 | |
| JPH0786982A (ja) | 同期式pn符号系列発生回路 | |
| JPH10163924A (ja) | 遅延相関基準送信スペクトル拡散信号方式用の直接変換受信器 | |
| EP1306996A3 (en) | Apparatus and method for transmitting/receiving error detection information in a communication system | |
| US6282230B1 (en) | Block pseudo-noise generating circuit | |
| Rankine | Thomas—a complete single chip RSA device | |
| JPH0628351B2 (ja) | スペクトラム拡散通信方式の通信チャンネル分割方法 | |
| JPH11265276A (ja) | M系列の位相シフト係数算出方式 | |
| AU753041B2 (en) | Sequence generator | |
| JP2620069B2 (ja) | スペクトラム拡散通信方式 | |
| GB2236934A (en) | Maximum length shift register sequence generator circuit | |
| CN100423463C (zh) | 计算回馈位移寄存器装置叠代状态的方法及装置 | |
| US20040179579A1 (en) | Method and apparatus for determination of initialization states in pseudo-noise sequences | |
| US20020186755A1 (en) | Method for parallel type interference cancellation in code division multiple access receiver | |
| RU2363963C1 (ru) | Многоканальная система для предупреждения о возникновении сейсмических толчков и цунами | |
| Jansen et al. | Cascade jump controlled sequence generator and Pomaranch stream cipher | |
| JPH05130068A (ja) | 周波数拡散変調装置 | |
| US7457365B2 (en) | Circuit arrangement having a transmitter and a receiver | |
| JP3097081B2 (ja) | 段数可変m系列符号発生器 | |
| KR100320430B1 (ko) | 의사잡음 코드 발생 방법 | |
| US6928105B2 (en) | Vector tree correlator for variable spreading rates | |
| SU1667059A2 (ru) | Устройство дл умножени двух чисел | |
| JP2000350262A (ja) | 符号生成方法および符号生成回路 |