JPH0630501B2 - Bus transfer control method - Google Patents
Bus transfer control methodInfo
- Publication number
- JPH0630501B2 JPH0630501B2 JP23579186A JP23579186A JPH0630501B2 JP H0630501 B2 JPH0630501 B2 JP H0630501B2 JP 23579186 A JP23579186 A JP 23579186A JP 23579186 A JP23579186 A JP 23579186A JP H0630501 B2 JPH0630501 B2 JP H0630501B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer bus
- transmission
- bus
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012546 transfer Methods 0.000 title claims description 141
- 238000000034 method Methods 0.000 title claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 104
- 230000015654 memory Effects 0.000 claims description 48
- 238000004891 communication Methods 0.000 claims description 6
- 238000012795 verification Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバス転送制御方式に関し、特にデータ転送バス
とステータス転送バスとの2種類の転送バスを使用して
複数のデータ送受信装置間でデータ通信を行なう際のバ
ス転送制御方式に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus transfer control system, and more particularly to data transfer between a plurality of data transmitters / receivers using two kinds of transfer buses, a data transfer bus and a status transfer bus. The present invention relates to a bus transfer control method when performing communication.
複数のデータ送受信装置を共通バスにより接続し、共通
バスを介してデータの授受を行なう方式としては、従
来、次のような方式が知られている。As a method for connecting a plurality of data transmitting / receiving devices via a common bus and exchanging data via the common bus, the following methods are conventionally known.
複数のデータ送受信装置を1種類の共通バスで接続
し、発信側装置がその共通バスの使用権を獲得した時に
その共通バスを介して受信側装置がデータ受信可能状態
にあるか否かのステータスの検証を行ない、可能であれ
ばその共通バスを介してデータ転送をも行なう方式。Status of whether or not the receiving side device is in a data receivable state via the common bus when a plurality of data transmitting / receiving devices are connected by one kind of common bus and the transmitting side device acquires the right to use the common bus The method of verifying, and if possible, data transfer via the common bus.
複数のデータ送受信装置をデータ転送バスとステータ
ス転送バスとの2種類の転送バスで接続し、発信側装置
が受信側装置のデータ受信バッファメモリの空き、塞が
りを、使用権を獲得したステータス転送バスを介して検
証し、空き状態であればデータ転送バスの使用権を獲得
してそのデータ転送バスを介してデータ転送を行ない、
塞がり状態であれば例えば所定時間の待ち時間の後に再
び上記検証処理を繰返す方式。A status transfer bus in which a plurality of data transmitters / receivers are connected by two kinds of transfer buses, a data transfer bus and a status transfer bus, and the sender device has acquired the right to use for vacancy and blockage of the data reception buffer memory of the receiver device. Via the data transfer bus to obtain the right to use the data transfer bus and transfer the data via the data transfer bus.
In the closed state, for example, a method of repeating the above verification process after waiting for a predetermined time.
しかし、上述した従来の方式は、データ転送とステー
タスの検証とを同一バスで行なうため、何れかのデータ
送受信装置間でデータ転送が行なわれている間は、他の
データ送受信装置間でのステータスの検証ができず、そ
のためのステータス検証待ち時間が多大に発生するとい
う欠点がある。However, in the above-described conventional method, since data transfer and status verification are performed on the same bus, while data transfer is being performed between any one of the data transmitting / receiving devices, the status between the other data transmitting / receiving devices is However, there is a drawback in that the status verification waiting time for the verification cannot be performed.
これに対し従来の方式は、転送バスがデータ転送バス
とステータス転送バスとに二重化されていることから、
ステータス検証の為の待ち時間は従来方式に比べ減少
するが、ステータス転送バスの使用権を獲得しても受信
側装置のデータ受信バスに空きがないと何の処理も行な
わず、後にもう一度ステータス転送バスの使用権を獲
得,検証を繰返さなければならばいという欠点がある。
このため、ステータス転送バスの使用率が増大し、ま
た、受信側装置でデータ受信バッファメモリに空きが生
じた時点で速やかにデータ転送することができないとい
う問題点がある。On the other hand, in the conventional method, since the transfer bus is duplicated in the data transfer bus and the status transfer bus,
The waiting time for status verification is reduced compared to the conventional method, but even if the right to use the status transfer bus is acquired, if there is no free space in the data reception bus of the receiving side device, no processing is performed and the status transfer will be performed again later. It has the drawback of having to acquire the right to use the bus and repeat verification.
Therefore, there is a problem that the usage rate of the status transfer bus increases and that data cannot be transferred promptly when the receiving side device has a vacancy in the data receiving buffer memory.
本発明は上記従来方式の持つ欠点を解決したもので、
その目的は、ステータス転送バスの使用率を低減させ、
且つ、受信側装置でデータ受信バッファメモリに空きが
生じた時点で速やかにデータ転送を行なわせることがで
きるようにすることにある。The present invention solves the drawbacks of the above conventional methods,
Its purpose is to reduce the utilization of the status transfer bus,
In addition, it is to enable the receiving side device to promptly transfer data when the data receiving buffer memory becomes vacant.
本発明は上記目的を達成するために、複数のデータ送受
信装置と、該複数のデータ送受信装置間を相互に接続す
るデータ転送バス及びステータス転送バスと、前記デー
タ転送バス及びステータス転送バスの使用要求の調停を
行なうデータ転送バス用競合調停回路及びステータス転
送バス用競合調停回路とを備えたデータ通信システムに
おけるバス転送制御方式において、 データ送受信装置が他のデータ送受信装置にデータを送
信する場合、該送信側のデータ送受信装置は、自データ
送受信装置内の送信データバッファメモリに送信データ
をセットした後、前記ステータス転送バス用競合調停回
路により前記ステータス転送バスの使用権を獲得し、該
ステータス転送バスを介して受信側のデータ送受信装置
に、前記セットした送信データの量および位置情報を含
むデータ転送要求制御情報を送出してステータス転送バ
スの使用権を解放し、 前記データ転送要求制御情報を受信した受信側のデータ
送受信装置は、自データ送受信装置内の受信データバッ
ファメモリに空きがあり受信可能状態となった時点で、
前記データ転送バス用競合調停回路により前記データ転
送バスの使用権を獲得し、該データ転送バスを介して前
記受信したデータ転送要求制御情報に従って前記送信側
のデータ送受信装置内の送信データバッファメモリにセ
ットされた自己宛の送信データを前記受信データバッフ
ァメモリに転送する。In order to achieve the above object, the present invention provides a plurality of data transmission / reception devices, a data transfer bus and a status transfer bus interconnecting the plurality of data transmission / reception devices, and a request for using the data transfer bus and the status transfer bus. In a bus transfer control system in a data communication system including a contention arbitration circuit for data transfer bus and a contention arbitration circuit for status transfer bus, the data transmission / reception device transmits data to another data transmission / reception device. The data transmission / reception device on the transmission side sets the transmission data in the transmission data buffer memory in its own data transmission / reception device, and then acquires the right to use the status transfer bus by the contention arbitration circuit for the status transfer bus. To the data transmitter / receiver on the receiving side via the And data transfer request control information including position information is released to release the right to use the status transfer bus, and the data transmitter / receiver on the receiving side that has received the data transfer request control information is the reception data buffer in its own data transmitter / receiver. At the time when there is free space in the memory and reception is possible,
A right to use the data transfer bus is acquired by the contention arbitration circuit for the data transfer bus, and a transmission data buffer memory in the data transmitter / receiver on the transmitting side is acquired according to the data transfer request control information received via the data transfer bus. The set transmission data addressed to itself is transferred to the reception data buffer memory.
送信側のデータ送受信装置は、ステータス転送バスを獲
得したときには、自己の送信データバッファメモリにセ
ットした送信データの量,位置情報を含むデータ転送要
求制御情報を受信側のデータ送受信装置に通知し、受信
側のデータ送受信装置内の受信データバッファメモリの
空き,塞がりのステータスは検証せずにステータス転送
バスの使用権を明け渡す。上記の検証は受信側のデータ
送受信装置に任され、受信側のデータ送受信装置が受信
可能と判断した時点で、データ転送バスの使用権を獲得
し、上記の送信データバッファメモリにセットされた送
信データを、通知されたデータ転送要求制御情報に従っ
て自己の受信データバッファメモリ内にデータ転送バス
を介して受信する。When the data transmission / reception device on the transmission side acquires the status transfer bus, it notifies the data transmission / reception device on the reception side of data transfer request control information including the amount of transmission data set in its own transmission data buffer memory and position information, The right to use the status transfer bus is handed over without verifying the free / closed status of the receive data buffer memory in the data transmitter / receiver on the receiving side. The above verification is left to the data transmitting / receiving device on the receiving side, and when the data transmitting / receiving device on the receiving side determines that the data can be received, the right to use the data transfer bus is acquired and the transmission set in the transmission data buffer memory is sent. The data is received in its own reception data buffer memory via the data transfer bus according to the notified data transfer request control information.
次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明を実施するデータ通信システムの一例を
示すブロック図であり、複数のデータ送受信装置10,n0
と、各データ送受信装置10,n0に接続されたデータ転送
バス1と、このデータ転送バス1用の競合調停回路2
と、各データ送受信装置10,n0に接続されたステータス
転送バス3と、このステータス転送バス3用の競合調停
回路4とを含んでている。FIG. 1 is a block diagram showing an example of a data communication system for carrying out the present invention.
And a data transfer bus 1 connected to each data transmission / reception device 10, n0, and a contention arbitration circuit 2 for this data transfer bus 1.
And a status transfer bus 3 connected to each data transmission / reception device 10, n0, and a contention arbitration circuit 4 for the status transfer bus 3.
各データ送受信装置10,n0は、データ送受信制御部13,n3
と、送信データバッファメモリ11,n1と、受信データバ
ッファメモリ12,n2とを有し、データ送受信制御部13,n3
は、送信データバッファメモリ11,n1と送信データバッ
ファメモリ書込み信号線131,n31及び送信データバッフ
ァメモリ読出し指示信号線180,n80により、受信データ
バッファメモリ12,n2と受信データバッファメモリ読取
り信号線132,n32及び受信データバッファメモリ書込み
指示信号線170,n70によりそれぞれ接続され、送信デー
タバッファメモリ11,n1とデータ転送バス1とはデータ
送信信号線111,n11で接続され、受信データバッファメ
モリ12,n2とデータ転送バス1とはデータ受信信号線12
1,n21で接続されている。また、データ送受信制御部13,
n3は、データ転送バス1にデータ転送終了報告線140,n4
0,データ転送終了指示線141,n41,アドレス信号線150,
n50及びリード指示信号線160,n60で接続され、ステータ
ス転送バス3にステータス指示線133,n33及びステータ
ス読取り線134,n34で接続されている。Each data transmission / reception device 10, n0 includes a data transmission / reception control unit 13, n3.
And a transmission data buffer memory 11, n1 and a reception data buffer memory 12, n2, and a data transmission / reception control unit 13, n3
The transmission data buffer memories 11, n1 and the transmission data buffer memory write signal lines 131, n31 and the transmission data buffer memory read instruction signal lines 180, n80 are used for the reception data buffer memories 12, n2 and the reception data buffer memory read signal lines 132. , n32 and reception data buffer memory write instruction signal lines 170, n70, respectively, and the transmission data buffer memories 11, n1 and the data transfer bus 1 are connected by data transmission signal lines 111, n11, and the reception data buffer memory 12, n2 and the data transfer bus 1 are the data reception signal line 12
Connected with 1, n21. In addition, the data transmission / reception control unit 13,
n3 is a data transfer end reporting line 140, n4 on the data transfer bus 1.
0, data transfer end instruction lines 141, n41, address signal line 150,
It is connected by n50 and read instruction signal lines 160, n60, and is connected to the status transfer bus 3 by status instruction lines 133, n33 and status read lines 134, n34.
データ転送バス用競合調停回路2は、データ転送バス1
の使用権の調停を行なうもので、データ送受信制御部1
3,n3とデータ転送バス使用要求線137,n37及びデータ転
送バス使用許可線138,n38で接続されている。また、ス
テータス転送バス用競合調停回路4は、データ転送バス
用競合調停回路2とは独立にステータス転送バス3の使
用権の調停を行なうもので、データ送受信制御部13,n3
にステータス転送バス使用要求線135,n35およびステー
タス転送バス使用許可線136,n36で接続されている。The contention arbitration circuit 2 for the data transfer bus is the data transfer bus 1
The data transmission / reception control unit 1
3, n3 are connected to data transfer bus use request lines 137, n37 and data transfer bus use permission lines 138, n38. The status transfer bus contention arbitration circuit 4 arbitrates the right to use the status transfer bus 3 independently of the data transfer bus contention arbitration circuit 2.
Are connected to the status transfer bus use request lines 135 and n35 and the status transfer bus use permission lines 136 and n36.
以下、データ送受信装置10からデータ送受信装置n0へデ
ータを通信する場合を例にして本実施例の動作を説明す
る。なお、第2図はその際のデータ送受信装置10のデー
タ送受信制御部13が行なう送信時処理の一例を示す流れ
図、第3図はデータ送受信制御部n3が行なう受信時処理
の一例を示す流れ図である データ送受信装置10においてデータ送信要求が発生する
と、そのデータ送受信制御部13は、第2図に示すように
送信データバッファメモリ11に、送信データバッファメ
モリ書込み信号線131を介して送信データを書込み(S
1)、次に、ステータス転送バス使用要求線135をアク
ティブ(以下ONと称す)にしてステータス転送バス使
用要求を行なう(S2)。Hereinafter, the operation of the present embodiment will be described by taking as an example the case of communicating data from the data transmitting / receiving apparatus 10 to the data transmitting / receiving apparatus n0. FIG. 2 is a flow chart showing an example of a transmission process performed by the data transmission / reception control unit 13 of the data transmission / reception device 10 at that time, and FIG. 3 is a flow chart showing an example of a reception process performed by the data transmission / reception control unit n3. When a data transmission request is generated in a certain data transmission / reception device 10, the data transmission / reception control unit 13 writes the transmission data to the transmission data buffer memory 11 via the transmission data buffer memory write signal line 131 as shown in FIG. (S
1) Next, the status transfer bus use request line 135 is activated (hereinafter referred to as ON) to make a status transfer bus use request (S2).
ステータス転送バス用競合調停回路4は、データ送受信
装置10からのステータス転送バス使用要求を受けると、
この要求と他のデータ送受信装置からのステータス転送
バス使用要求とを調停し、最も優先順位の高いものにバ
ス使用許可を与える。今、データ送受信装置10に使用許
可が与えられたとすると、ステータス転送バス用競合調
停回路4は、ステータス転送バス使用許可線136をON
にしてデータ送受信装置10にステータス転送バス3の使
用許可を与える。When the status transfer bus contention arbitration circuit 4 receives a status transfer bus use request from the data transmitter / receiver 10,
This request is arbitrated between the status transfer bus use request from another data transmission / reception device, and the bus use permission is given to the highest priority one. Now, assuming that the data transmission / reception device 10 is permitted to use, the status transfer bus contention arbitration circuit 4 turns on the status transfer bus use permission line 136.
Then, the data transmission / reception device 10 is permitted to use the status transfer bus 3.
使用許可が与えられたことを処理S3で判別すると、デ
ータ送受信装置10のデータ送受信制御部13は、送信デー
タバッファメモリ11にセットした送信データのバイト
数,バッファアドレス情報及び必要に応じて自装置の識
別情報を含むデータ転送バス要求制御情報をステータス
指示線133に送出する(S4)。このデータ転送要求制
御情報は、ステータス転送バス3およびステータス読取
り線n34を介してデータ送受信装置n0のデータ送受信制
御部n3に伝えられる。ステータス転送バスを使ってデー
タ転送要求制御情報を送出したデータ送受信制御部13
は、その後、ステータス転送バス使用要求線135をノン
アクティブ(以下OFFと称す)にすることによって
(S5)、ステータス転送バスの使用権を明け渡す。When it is determined in step S3 that the use permission is given, the data transmission / reception control unit 13 of the data transmission / reception device 10 determines the number of bytes of the transmission data set in the transmission data buffer memory 11, buffer address information, and if necessary, its own device. The data transfer bus request control information including the identification information is sent to the status indication line 133 (S4). This data transfer request control information is transmitted to the data transmission / reception control unit n3 of the data transmission / reception device n0 via the status transfer bus 3 and the status read line n34. Data transmission / reception control unit 13 that has sent data transfer request control information using the status transfer bus
After that, the status transfer bus use request line 135 is made inactive (hereinafter referred to as OFF) (S5) to yield the status transfer bus use right.
一方、データ転送要求制御情報を受信したデータ送受信
装置n0は、第3図に示すように、自己の受信データバッ
ファメモリn2の空き状態を監視し(S10)、受信可能状態
であれば直ちに、そのとき受信不可能であれば受信可能
状態になった時点で、データ転送バス使用要求線n37を
ONにしてデータ転送バス1の使用要求を行う(S11)。On the other hand, the data transmitter / receiver n0, which has received the data transfer request control information, monitors the free state of its own receive data buffer memory n2 (S10), as shown in FIG. At this time, if reception is not possible, the data transfer bus use request line n37 is turned on to request use of the data transfer bus 1 at the time of the receivable state (S11).
データ転送バス用競合調停回路2は、データ送受信装置
n0からデータ転送バス使用要求を受けると、この要求と
他のデータ送受信装置からのデータ転送バス使用要求と
を調停し、最も優先順位の高いものにバス使用許可を与
える。今、データ送受信装置n0にデータ転送バス1の使
用許可が与えられたとすると、データ転送バス用競合調
停回路2は、データ転送バス使用許可線n38をONにし
てデータ送受信装置n0にデータ転送バス1の使用許可を
与える。The data transfer bus contention arbitration circuit 2 is a data transmission / reception device.
When a data transfer bus use request is received from n0, this request is arbitrated between the data transfer bus use request from another data transmitting / receiving device, and the bus use permission is given to the highest priority one. Now, assuming that the data transmission / reception device n0 is given permission to use the data transfer bus 1, the data transfer bus contention arbitration circuit 2 turns on the data transfer bus use permission line n38 to cause the data transmission / reception device n0 to perform data transfer bus 1 Give permission to use.
上記使用許可により、データ送受信装置n0はデータ転送
バス1を使用してデータ送受信装置10と通信できるの
で、データ送受信装置n0のデータ送信制御部n3は、使用
許可で出たことを確認した後(S12)、データ送受信装置1
0からのデータ転送要求制御情報で報告されたデータバ
イト数およびバッファアドレス情報に従い、データ受信
信号線n21,データ転送バス1およびデータ送信信号線1
21を介して、送信データバッファメモリ11中の自己宛の
送信データを受信データバッファメモリn2に転送する(S
13)。With the use permission, the data transmission / reception device n0 can communicate with the data transmission / reception device 10 using the data transfer bus 1. Therefore, after confirming that the data transmission control unit n3 of the data transmission / reception device n0 has issued the use permission ( S12), data transmitter / receiver 1
According to the number of data bytes and buffer address information reported in the data transfer request control information from 0, the data reception signal line n21, the data transfer bus 1 and the data transmission signal line 1
The transmission data addressed to itself in the transmission data buffer memory 11 is transferred to the reception data buffer memory n2 via 21 (S
13).
上記の転送方式としては各種の方式が採用可能であり、
例えば次のようにして行なわれる。先ずデータ送受信制
御部n3は、アドレス信号線n50,データ転送バス1,ア
ドレス信号線150を介して先に通知された送信データバ
ッファメモリ11における自己宛送信データの先頭アドレ
シをデータ送受信制御部13に送り、次いでリード指示信
号線n60,データ転送バス1,リード指示信号線160を介
して1回目のリード指示をデータ送受信制御部13に与え
る。データ送受信制御部13は、アドレス信号線150を介
してアドレスが与えられ、最初のリード指示が加えられ
ると、送信データバッファメモリ11におけるそのアドレ
スのデータを送信データバッファ読出し指示信号線180
により指示で読出してデータ送信信号線111,データ転
送バス1,データ受信信号線n21を介して受信データバ
ッファメモリn2に送出する。データ送受信制御部13は、
リード指示の送出タイミングに同期して受信データバッ
ファメモリ書込み指示信号線n70を使用して上記転送さ
れたデータを受信データバッファメモリn2に格納し、一
つのデータの受信が完了すると、リード指示信号線n60
に再びリード指示を出す。データ送受信制御部13はこの
リード指示を受けることにより、送信データバッファメ
モリ11の読出しアドレスを更新し、次のデータをデータ
送信信号線111,データ転送バス1,データ受信信号線n
21を介して受信データバッファメモリn2に送出する。こ
のような動作が繰返され、データ送受信制御部13が、報
告されたバイト数分のデータの受信を完了すると、デー
タ転送終了報告線n40をONにすることにより(S14)、こ
の報告線n40に接続されるデータ転送バス1の信号線お
よびデータ転送終了線141をONにしてデータ送受信制
御部13にデータ転送の終了を伝え、またデータ転送バス
使用要求線n37をOFFにすることで(S15)、データ転送
バス1の使用権を明け渡す。Various methods can be adopted as the above transfer method,
For example, it is performed as follows. First, the data transmission / reception control unit n3 transmits to the data transmission / reception control unit 13 the start address of the self-addressed transmission data in the transmission data buffer memory 11 which is previously notified via the address signal line n50, the data transfer bus 1, and the address signal line 150. Then, the first read instruction is given to the data transmission / reception control unit 13 via the read instruction signal line n60, the data transfer bus 1, and the read instruction signal line 160. When the address is given through the address signal line 150 and the first read instruction is applied, the data transmission / reception control unit 13 sends the data at the address in the transmission data buffer memory 11 to the transmission data buffer read instruction signal line 180.
Is read out in accordance with an instruction and is sent to the reception data buffer memory n2 via the data transmission signal line 111, the data transfer bus 1, and the data reception signal line n21. The data transmission / reception control unit 13
When the reception data buffer memory write instruction signal line n70 is used to store the transferred data in the reception data buffer memory n2 in synchronization with the read instruction transmission timing, and when the reception of one data is completed, the read instruction signal line n60
Give the lead instruction again. Upon receiving the read instruction, the data transmission / reception control unit 13 updates the read address of the transmission data buffer memory 11 and sends the next data to the data transmission signal line 111, the data transfer bus 1, the data reception signal line n.
It is sent to the reception data buffer memory n2 via 21. When such operation is repeated and the data transmission / reception control unit 13 completes the reception of the data of the reported number of bytes, the data transfer end report line n40 is turned on (S14), and this report line n40 is displayed. By turning on the signal line and the data transfer end line 141 of the connected data transfer bus 1 to notify the data transmission / reception control unit 13 of the end of the data transfer, and turning off the data transfer bus use request line n37 (S15). , Yields the right to use the data transfer bus 1.
以上説明したように、本発明は、送信側のデータ送受信
装置がステータス転送バスの使用権を獲得したときに、
自データ送受信装置の送信データバッファメモリにセッ
トした送信データの量,アドレス情報を含むデータ転送
要求制御情報を受信側のデータ送受信装置にステータス
転送バスを介して通知し、受信側のデータ送受信装置
は、自己の受信データバッファメモリに空きがあり受信
可能状態となった時点で、データ転送バスの使用権を獲
得してこのデータ転送バスを介して前記送信側のデータ
送受信装置内のデータ送信バッファメモリにセットされ
た送信データを、先に通知されたデータ転送要求制御情
報に従って取込むようにしたので、送信時におけるステ
ータス転送バスの使用権を獲得は一度で済むことにな
り、ステータス転送バスの使用率を低下させることがで
きる効果がある。また、受信側に、自己の受信データバ
ッファメモリの検証を任せ、受信可能状態になった時点
で送信側に既に用意されたデータを取込むようにしたの
で、速やかなデータ通信が可能となる効果もある。As described above, according to the present invention, when the data transmission / reception device on the transmission side acquires the right to use the status transfer bus,
The data transfer request control information including the amount of transmission data set in the transmission data buffer memory of the own data transmission / reception device and the address information is notified to the data transmission / reception device on the reception side via the status transfer bus, and the data transmission / reception device on the reception side , The data transmission buffer memory in the data transmission / reception device on the transmission side is acquired through the acquisition of the right to use the data transfer bus when the reception data buffer memory of its own becomes available for reception. Since the transmission data set to is fetched according to the previously notified data transfer request control information, the right to use the status transfer bus at the time of transmission can be acquired only once. There is an effect that the rate can be reduced. In addition, the receiving side is responsible for verifying its own received data buffer memory, and when the receiving side becomes ready to receive the data already prepared, the effect that prompt data communication is possible There is also.
第1図は本発明を実施するデータ通信システムの一例を
示すブロック図、 第2図はデータ送受信制御部の送信時処理例の流れ図お
よび、 第3図はデータ送受信制御部の受信時処理例の流れ図で
ある。 図において、1……データ転送バス、2……データ転送
バス用競合調停回路、3……ステータス転送バス、4…
…ステータス転送バス用競合調停回路、10,n0……デー
タ送受信装置、11,n1……送信データバッファメモリ、1
2,n2……受信データバッファメモリ、13,n3……データ
送受信制御部、111,n11……データ送信信号線、121,n21
……データ受信信号線、131,n31……送信データバッフ
ァメモリ書込み信号線、132,n32……受信データバッフ
ァメモリ読取り信号線、133,n33……ステータス指示
線、134,n34……ステータス読取り線、135,n35……ステ
ータス転送バス使用要求線、136,n36……ステータス転
送バス使用許可線、137,n37……データ転送バス使用要
求線、138,n38……データ転送バス使用許可線、140,n40
……データ転送終了報告線、141,n41……データ転送終
了指示線、150,n50……アドレス信号線、160,n60……リ
ード指示信号線、170,n70……受信データバッファメモ
リ書込み指示信号線、180,n80……送信データバッファ
メモリ読出し指示信号線。FIG. 1 is a block diagram showing an example of a data communication system embodying the present invention, FIG. 2 is a flow chart of an example of processing at the time of transmission of a data transmission / reception control unit, and FIG. 3 is an example of processing at the time of reception of a data transmission / reception control unit. It is a flow chart. In the figure, 1 ... Data transfer bus, 2 ... Contention arbitration circuit for data transfer bus, 3 ... Status transfer bus, 4 ...
… Competitive arbitration circuit for status transfer bus, 10, n0 …… Data transceiver, 11, n1 …… Transmit data buffer memory, 1
2, n2 …… Reception data buffer memory, 13, n3 …… Data transmission / reception control unit, 111, n11 …… Data transmission signal line, 121, n21
...... Data reception signal line, 131, n31 …… Transmission data buffer memory write signal line, 132, n32 …… Reception data buffer memory read signal line, 133, n33 …… Status indication line, 134, n34 …… Status read line , 135, n35 …… Status transfer bus use request line, 136, n36 …… Status transfer bus use permission line, 137, n37 …… Data transfer bus use request line, 138, n38 …… Data transfer bus use permission line, 140 , n40
...... Data transfer end report line, 141, n41 ...... Data transfer end instruction line, 150, n50 ...... Address signal line, 160, n60 ...... Read instruction signal line, 170, n70 ...... Reception data buffer memory write instruction signal Line, 180, n80 ... Transmission data buffer memory read instruction signal line.
Claims (1)
タ送受信装置間を相互に接続するデータ転送バス及びス
テータス転送バスと、前記データ転送バス及びステータ
ス転送バスの使用要求の調停を行なうデータ転送バス用
競合調停回路及びステータス転送バス用競合調停回路と
を備えたデータ通信システムにおけるバス転送制御方式
において、 データ送受信装置が他のデータ送受信装置にデータを送
信する場合、該送信側のデータ送受信装置は、自データ
送受信装置内の送信データバッファメモリに送信データ
をセットした後、前記ステータス転送バス用競合調停回
路により前記ステータス転送バスの使用権を獲得し、該
ステータス転送バスを介して受信側のデータ送受信装置
に、前記セットした送信データの量および位置情報を含
むデータ転送要求制御情報を送出してステータス転送バ
スの使用権を解放し、 前記データ転送要求制御情報を受信した受信側のデータ
送受信装置は、自データ送受信装置内の受信データバッ
ファメモリに空きがあり受信可能状態となった時点で、
前記データ転送バス用競合調停回路により前記データ転
送バスの使用権を獲得し、該データ転送バスを介して前
記受信したデータ転送要求制御情報に従って前記送信側
のデータ送受信装置内の送信データバッファメモリにセ
ットされた自己宛の送信データを前記受信データバッフ
ァメモリに転送することを特徴とするバス転送制御方
式。1. A plurality of data transmission / reception devices, a data transfer bus and a status transfer bus interconnecting the plurality of data transmission / reception devices, and a data transfer for arbitrating use requests of the data transfer bus and the status transfer bus. In a bus transfer control system in a data communication system including a bus contention arbitration circuit and a status transfer bus contention arbitration circuit, when a data transceiver transmits data to another data transceiver, the data transceiver on the transmitting side After setting the transmission data in the transmission data buffer memory in its own data transmitter / receiver, the status transfer bus contention arbitration circuit acquires the right to use the status transfer bus, and the receiving side of the status transfer bus receives the right to use the status transfer bus. The data transmission / reception device stores the data including the set amount of transmission data and position information. Data transfer request control information is released to release the right to use the status transfer bus, and the data transmitting / receiving device on the receiving side that has received the data transfer request control information has a vacant receive data buffer memory in its own data transmitting / receiving device. When it becomes ready to receive,
A right to use the data transfer bus is acquired by the contention arbitration circuit for the data transfer bus, and a transmission data buffer memory in the data transmitter / receiver on the transmitting side is acquired according to the data transfer request control information received via the data transfer bus. A bus transfer control method characterized in that the set transmission data addressed to itself is transferred to the reception data buffer memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23579186A JPH0630501B2 (en) | 1986-10-03 | 1986-10-03 | Bus transfer control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23579186A JPH0630501B2 (en) | 1986-10-03 | 1986-10-03 | Bus transfer control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390240A JPS6390240A (en) | 1988-04-21 |
| JPH0630501B2 true JPH0630501B2 (en) | 1994-04-20 |
Family
ID=16991311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23579186A Expired - Lifetime JPH0630501B2 (en) | 1986-10-03 | 1986-10-03 | Bus transfer control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630501B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728299B2 (en) * | 1989-10-23 | 1995-03-29 | 日本電気株式会社 | Status transfer control method and packet transfer device |
-
1986
- 1986-10-03 JP JP23579186A patent/JPH0630501B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6390240A (en) | 1988-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5915101A (en) | Arbitration in the case of a delaying bus coupling | |
| CA2050129C (en) | Dynamic bus arbitration with grant sharing each cycle | |
| CA2223930C (en) | Burst-broadcasting on a peripheral component interconnect bus | |
| JPH10177545A (en) | Bus communication system, bus arbitration method, and data transfer method | |
| US5584033A (en) | Apparatus and method for burst data transfer employing a pause at fixed data intervals | |
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| JP3664664B2 (en) | Bus system and bus arbitration method thereof | |
| JPH0554144B2 (en) | ||
| US6748505B1 (en) | Efficient system bus architecture for memory and register transfers | |
| US5787263A (en) | Method of an apparatus for controlling data transfer | |
| US6732210B1 (en) | Communication bus for a multi-processor system | |
| JP2734246B2 (en) | Pipeline bus | |
| JPH0630501B2 (en) | Bus transfer control method | |
| US10489319B2 (en) | Automatic transmission of dummy bits in bus master | |
| US7107374B1 (en) | Method for bus mastering for devices resident in configurable system logic | |
| JP2666782B2 (en) | Multiple bus control system | |
| JPH04225458A (en) | Computer | |
| JPH01276263A (en) | Bus communicating device | |
| JP2758752B2 (en) | Common bus contention arbitration method | |
| JPS62252237A (en) | Data communication equipment | |
| JPH0642233B2 (en) | Data transfer control method | |
| JPH09259071A (en) | Communication control device | |
| JPS59160256A (en) | Processor controlling system | |
| JPH0624382B2 (en) | Line adapter | |
| JPH04238566A (en) | Inter-multi-processor bus communication system |