JPH0632141B2 - 光電式煙感知器の間欠駆動回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光電式煙感知器の間欠駆動回路に関するもの
である。

［従来の技術］ 第１１図は光電式煙感知器の従来例(特公昭６０−１４
３９８号公報参照)を示すブロック図である。図中、l₁,
l₂は感知器回線であり、受信機に接続されている。受信
機は感知器回線l₁,l₂間に直流電源電圧を供給してお
り、感知器回線l₁,l₂間が短絡されると、回線電流の増
大を検出して火災報知信号を発報する。１はダイオード
ブリッジであり、その交流入力端子は感知器回線l₁,l₂
に接続されており、直流出力端子は感知器の内部回路に
接続されている。このダイオードブリッジ１は無くても
良いが、施工時に作業員が感知器回線l₁,l₂を逆極性に
配線しても正常に動作可能とするために設けられてい
る。２はスイッチング回路であり、サイリスタ素子やト
ランジスタによる自己保持回路よりなり、カウント回路
１２からのトリガ信号によりターンオンされて、感知器
回線l₁,l₂間を短絡させ、受信機に煙感知信号を送出す
るものである。３は定電圧回路であり、ダイオードブリ
ッジ１の直流出力端子に得られる直流電圧を所定の定電
圧に変換して内部回路に供給する。４は発振回路であ
り、基準クロック信号を発生している。５はタイミング
制御回路であり、発振回路４からの基準クロック信号を
分周して、発光素子６の発光タイミングを制御するため
の発光制御信号を発生する。６はＬＥＤ(発光ダイオー
ド)よりなる発光素子である。７はドライブ回路であ
り、タイミング制御回路５から出力される発光制御信号
に従って発光素子６を間欠的に駆動する。８は受光素子
であり、発光素子６からのパルス光が煙の粒子に当たっ
て散乱することにより生じた微弱なパルス光を受光す
る。９は増幅器であり、受光素子８からの微弱な電気信
号を増幅する。１０は比較器であり、増幅器９からの出
力信号と基準電圧源１１からの基準信号とを比較するこ
とにより、煙の有無を判定し、煙流入と判定したときに
出力信号を発生させる。１１は基準電圧源であり、比較
器１０に煙の有無を判定するための基準信号を供給す
る。１２はカウント回路であり、比較器１０からの出力
信号が、少なくとも２回以上得られたときにスイッチン
グ回路２にトリガ信号を供給する。

［発明が解決しようとする課題］ 上述のように、光電式の煙感知器は、煙の侵入による微
弱な散乱光を受光素子８により検出するために、発光素
子６から高輝度の光を放射する必要がある。この発光素
子６を連続駆動すると、消費電力が増大するので、上述
のように、間欠駆動することが望ましいが、発光素子６
の発光量は温度変化に対して所定の負勾配で減少するよ
うに駆動電流を制御する必要があり、そのためドライブ
回路７はアナログ電位を扱うことになる。このようなア
ナログ電位を扱う回路では、間欠駆動の休止区間中にお
いても電源ラインから電流が流れることが一般的であ
り、このため、間欠駆動しても消費電流低減の効果が少
なかった。そこで、間欠駆動の休止区間中においては、
アナログ電位を発生させるための回路に電流を流さない
ことが考えられる。しかしながら、その場合、間欠駆動
の休止区間に移行するときに、アナログ電位が不安定な
状態に陥る可能性があり、発光素子６に電流を流すため
のトランジスタに発熱が生じたり、スイッチング損失を
生じる可能性がある。

なお、特開昭５４−２６６９７号公報には、光電式煙感
知器の間欠駆動回路において、間欠駆動の休止区間中
に、アナログ電位を発生させるための回路に電流を流さ
ない回路構成が開示されているが、この公報に開示され
た回路構成では、発光素子と直列的に２個のトランジス
タを介在させる必要があり、各トランジスタに共に発光
素子駆動用の大電流が流れるので、電力損失が大きくな
るという欠点がある。特に、２個のトランジスタのうち
の１個には、アナログ電位を発生させるための回路の電
流と、発光素子の電流が同時に流れることになるので、
ベース駆動電流も大きくする必要があり、電力損失が大
きくなる。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、光電式煙感知器の間欠駆動回路
において、休止区間中の電源電流を確実に遮断すると共
に、休止区間に移行するときの不安定な動作を防止し、
且つ間欠駆動に用いるトランジスタによる電力損失も低
減することにある。

［課題を解決するための手段］ 本発明に係る光電式煙感知器の間欠駆動回路にあって
は、上記の課題を解決するために、第１図に示すよう
に、第１の電源ラインＶ_CCと第２の電源ラインＶ_SS1の
電位差により給電され、光電式煙感知器の発光素子６を
間欠駆動用の制御信号ＬＥＤＯＮに基づいて間欠的に駆
動するためのドライブ回路であって、間欠駆動用の制御
信号ＬＥＤＯＮに基づいて発光素子６の休止区間にオフ
となり、発光素子６の駆動区間にオンとなるように制御
され、第１及び第２の電源ラインＶ_CC,Ｖ_SS1の間にて、
定電圧素子ＺＤ₃及び第１の抵抗素子Ｒ₆と直列的に接続
された第１のトランジスタＴr₆と、第１のトランジスタ
Ｔr₆がオンのときに前記定電圧素子ＺＤ₃に生じるアナ
ログ電位を受けて導通状態となり、第１及び第２の電源
ラインＶ_CC,Ｖ_SS1の間にて、発光素子６及び第２の抵抗
素子Ｒ₇と直列的に接続された第２のトランジスタＴr₇
と、前記定電圧素子ＺＤ₃に対して並列的に接続され、
間欠駆動用の制御信号に基づいて発光素子６の駆動区間
にオフとなり、発光素子６の休止区間にオンとなるよう
に制御される絶縁ゲート型のトランジスタＴr₁₀とを備
えることを特徴とするものである。

［作用］ 本発明にあっては、このように、光電式煙感知器の間欠
駆動回路において、アナログ電位を扱う回路を外部から
の制御信号ＬＥＤＯＮにより間欠駆動させており、間欠
駆動の休止期間においては電流が流れないように構成し
ている。したがって、制御信号ＬＥＤＯＮが“High”レ
ベルの区間における消費電流が大きくても、制御信号Ｌ
ＥＤＯＮが“Low”レベルの区間が十分に長ければ消費
電流には大幅に低減される。

また、間欠駆動の休止期間中においても、電源ラインＶ
_CCと電源ラインＶ_SS1の間は所定の電位差に充電されて
おり、電源電圧自体を落としてしまうものではないの
で、制御信号ＬＥＤＯＮが“High”レベルになれば、ア
ナログ電位が所定の有効状態に達するまでの時間は短縮
され、したがって、制御信号ＬＥＤＯＮを“High”レベ
ルとする期間を短くすることができ、この点でも低消費
電流化を図れることになるものである。

このように、電源電圧自体を落とさずに、電源ラインＶ
_CCと電源ラインＶ_SS1の間を所定の電位差に充電してい
る場合、駆動区間から休止区間に移行するときに、アナ
ログ電位を急激に落とさないと、発光素子６を駆動する
ためのトランジスタＴr₇がオン状態とオフ状態の中間的
な状態となり、トランジスタＴr₇の発熱を生じたり、ス
イッチングに伴う電力損失を生じる場合がある。そこ
で、第１図に示すドライブ回路では、制御信号ＬＥＤＯ
Ｎが“High”レベルから“Low”レベルに移行すると、
絶縁ゲート型のトランジスタＴr₁₀をオンさせて、定電
圧素子ＺＤ₃の両端に生じていたアナログ電位を電源ラ
インＶ_SS1の電位に急峻に変化させるものであり、これ
により、発光素子６を駆動するためのバイポーラトラン
ジスタＴr₇のベース電位は、（ｎ−１）個のダイオード
列の順方向降下電圧（ｎ−１）×Ｖ_Fにより逆バイアス
されて、急激にオフ状態に移行する。したがって、オン
状態とオフ状態の中間的な状態が生じないものであり、
トランジスタＴr₇の発熱やスイッチングに伴う電力損失
を低減できる。また、絶縁ゲート型のトランジスタＴr
₁₀は、ひとたびゲート入力容量を充電してしまえば、そ
れ以上はゲート駆動電流を流し続けなくても低インピー
ダンス状態を維持することができるので、休止期間中の
電源電流を遮断することができ、間欠駆動の休止期間が
長くても消費電流が増えることはない。

［実施例］ 第２図は本発明の一実施例の回路構成を示す図であり、
第１１図に示す従来例のブロック図において、スイッチ
ング回路２と定電圧回路３及びドライブ回路７の回路構
成を具体的に例示したものである。まず、スイッチング
回路２はＰＮＰトランジスタＴr₁とＮＰＮトランジスタ
Ｔr₂を含み、これらが自己保持回路を構成するように接
続されている。ＰＮＰトランジスタＴr₁のエミッタは、
ダイオードブリッジ１の正出力端子に接続され、ＮＰＮ
トランジスタＴr₂のエミッタはダイオードブリッジ１の
負出力端子に接続されている。ＰＮＰトランジスタＴr₁
のベースはＮＰＮトランジスタＴr₂のコレクタに接続さ
れて、ＰＮＰトランジスタＴr₁のコレクタはＮＰＮトラ
ンジスタＴr₂のベースに接続されている。各トランジス
タＴr₁，Ｔr₂のベース・エミッタ間には抵抗Ｒ₁,Ｒ₂が
並列接続されている。ＮＰＮトランジスタＴr₂のベース
はトリガ端子となり、ダイオードＤ₀を介してカウント
回路１２の出力に接続されている。

カウント回路１２の出力信号ＯＵＴが“High”レベルに
なると、ダイオードＤ₀を介してＮＰＮトランジスタＴr
₂にベース電流が流れ、ＮＰＮトランジスタＴr₂のコレ
クタ電流によりＰＮＰトランジスタＴr₁にベース電流が
流れ、以後、ＰＮＰトランジスタＴr₁のコレクタ電流に
よりＮＰＮトランジスタＴr₂のベース電流が供給され
て、スイッチング回路は自己保持状態（ラッチアップ状
態）となり、ダイオードブリッジ１の直流出力端子間を
短絡するので、感知器回線l₁,l₂間は短絡される。これ
によって、感知器回線l₁,l₂に流れる回線電流は増大
し、感知器回線l₁,l₂の他端に接続された受信機は、煙
感知信号を検出する。その後、受信機側でリセットスイ
ッチを操作して、感知器回線l₁,l₂に流れる回線電流を
遮断するまで、スイッチング回路２は自己保持状態を維
持する。

次に、定電圧回路３の構成について説明する。定電圧回
路３は３個のＮＰＮトランジスタＴr₃,Ｔr₄,Ｔr₅を含
む。トランジスタＴr₃のコレクタは、ダイオードブリッ
ジ１の正出力端子に接続されている。トランジスタＴr₃
のベースは、ツェナダイオードＺＤ₁とダイオードＤ₁の
直列回路よりなる第１の定電圧素子と、ツェナダイオー
ドＺＤ₂とダイオードＤ₂の直列回路よりなる第２の定電
圧素子を介して、ダイオードブリッジ１の負出力端子に
接続されている。ダイオードＤ₁,Ｄ₂はツェナダイオー
ドＺＤ₁,ＺＤ₂のツェナ電圧の温度係数を補償するため
に設けられている。第１及び第２の定電圧素子には、ト
ランジスタＴr₃のコレクタ・ベース間に接続されたバイ
アス抵抗Ｒ₃を介してダイオードブリッジ１の正出力端
子から電流が流れる。これによって、第１の定電圧素子
の両端には、ツェナダイオードＺＤ₁のツェナ電圧Ｖ_ZD1
とダイオードＤ₁の順方向降下電圧Ｖ_Fを加え合わせた定
電圧(Ｖ_ZD1＋Ｖ_F)が発生する。また、第２の定電圧素子
の両端には、ツェナダイオードＺＤ₂ツェナ電圧Ｖ_ZD2と
ダイオードＤ₂の順方向降下電圧Ｖ_Fを加え合わせた定電
圧(Ｖ_ZD2＋Ｖ_F)が発生する。したがって、トランジスタ
Ｔr₃のベースには、第１及び第２の定電圧素子の両端電
圧を加え合わせた電圧(Ｖ_ZD1＋Ｖ_ZD2＋２×Ｖ_F)が発生
する。トランジスタＴr₃のベース・エミッタ間電圧をＶ
_BE3とすると、トランジスタＴr₃のエミッタ電圧は、(Ｖ
_ZD1＋Ｖ_ZD1＋２×Ｖ_F−Ｖ_BE3)で一定となる。この電圧
は、低抵抗Ｒ₄を介して電源用コンデンサＣ₁に充電さ
れ、電源ラインＶ_CC,Ｖ_SS1間の電源電圧となる。また、
トランジスタＴr₅のベース・エミッタ間電圧をＶ_BE5と
すると、トランジスタＴr₅のエミッタ電圧は、(Ｖ_ZD2＋
Ｖ_F−Ｖ_BE5)で一定となる。この電圧は、電源用コンデ
ンサＣ₂に充電され、電源ラインＶ_DD,Ｖ_SS2間の電源電
圧となる。トランジスタＴr₄は過電流を防止するために
設けられており、トランジスタＴr₃のエミッタ電流が適
正なレベルであれば低抵抗Ｒ₄の両端に生じる電圧が小
さいので、トランジスタＴr₄は動作しないが、トランジ
スタＴr₃のエミッタ電流が異常に増大すると、低抵抗Ｒ
₄の両端に生じる電圧によりトランジスタＴr₄にベース
電流が流れ、そのコレクタ・エミッタ間を介してトラン
ジスタＴr₃のベース電流を分流し、トランジスタＴr₃の
エミッタ電流を制限する。

次に、ドライブ回路７の構成について説明する。ドライ
ブ回路７は２個のＮＰＮトランジスタＴr₆,Ｔr₇と、３
個のＮＭＯＳトランジスタＴr₈,Ｔr₉,Ｔr₁₀と、１個の
ＰＭＯＳトランジスタＴr₁₁を含み、タイミング制御回
路５からの発光制御信号ＬＥＤＯＮが“High”レベルの
ときには、発光素子６に駆動電流Ｉ₆を通電するが、発
光制御信号ＬＥＤＯＮが“Low”レベルのときには、発
光素子６に電流を通電しないのみならず、ドライブ回路
７自体が全く電流を消費しない高インピーダンス状態と
なることを特徴としている。

タイミング制御回路５からの発光制御信号ＬＥＤＯＮ
は、ＮＭＯＳトランジスタＴr₈のゲートに印加されてい
る。ＮＭＯＳトランジスタＴr₈のソースは電源ラインＶ
_SS1に接続され、ドレインはバイアス用の抵抗Ｒ₅を介し
て電源ラインＶ_CCに接続されている。抵抗Ｒ₅とＮＭＯ
ＳトランジスタＴr₈のドレインの接続点は、ＮＭＯＳト
ランジスタＴr₉,Ｔr₁₀及びＰＭＯＳトランジスタＴr₁₁
のゲートに接続されている。ＮＭＯＳトランジスタＴ
r₉，Ｔr₁₀のソースは電源ラインＶ_SS1に接続され、ＰＭ
ＯＳトランジスタＴr₁₁のソースは電源ラインＶ_CCに接
続されている。ＮＭＯＳトランジスタＴr₉のドレインと
ＰＭＯＳトラジスタＴr₁₁のドレインは、ＮＰＮトラン
ジスタＴr₆のベースに共通接続されている。ＮＰＮトラ
ンジスタＴr₆のコレクタは電源ラインＶ_CCに接続され、
エミッタは抵抗Ｒ₆を介してツェナダイオードＺＤ₃のカ
ソードに接続され、ツェナダイオードＺＤ₃のアノード
は電源ラインＶ_SS1に接続されている。ツェナダイオー
ドＺＤ₃のカソードには、ＮＭＯＳトランジスタＴr₁₀の
ドレインが接続されると共に、（ｎ−１）個のダイオー
ド直列アレイを介して、ＮＰＮトランジスタＴr₇のベー
スが接続されている。ＮＰＮトランジスタＴr₇のエミッ
タは、抵抗Ｒ₇を介して電源ラインＶ_SS1に接続されてい
る。また、ＮＰＮトランジスタＴr₇のコレクタは、発光
素子６のカソードに接続され、発光素子６のアノードは
電源ラインＶ_CCに接続されている。

以下、ドライブ回路７の動作について説明する。タイミ
ング制御回路５からの発光制御信号ＬＥＤＯＮが“Hig
h”レベルになると、ＮＭＯＳトランジスタＴr₈がオン
状態となり、ＮＭＯＳトランジスタＴr₉,Ｔr₁₀及びＰＭ
ＯＳトランジスタＴr₁₁のゲート電位が低下するので、
ＮＭＯＳトランジスタＴr₉，Ｔr₁₀はオフ状態、ＰＭＯ
ＳトランジスタＴr₁₁はオン状態となる。故に、ＮＰＮ
トランジスタＴr₆のベース電位は上昇し、ＮＰＮトラン
ジスタＴr₆のコレクタ・エミッタ間を介して抵抗Ｒ₆と
ツェナダイオードＺＤ₃の直列回路に電流が流れる。こ
れにより、ツェナダイオードＺＤ₃のカソードには、そ
のツェナ電圧Ｖ_ZD3に等しい電圧が発生する。この電圧
から（ｎ−１）個分のダイオード直列アレイの順方向電
圧降下（ｎ−１）×Ｖ_Fを差し引いた電圧が、ＮＰＮト
ランジスタＴr₇のベースに印加されて、ＮＰＮトランジ
スタＴr₇がオン状態となり、発光素子６に駆動電流Ｉ₆
が流れる。

次に、タイミング制御回路５からの発光制御信号ＬＥＤ
ＯＮが“Low”レベルになると、ＮＭＯＳトランジスタ
Ｔr₈がオフ状態となり、バイアス用の抵抗Ｒ₅によりＮ
ＭＯＳトランジスタＴr₉,Ｔr₁₀及びＰＭＯＳトランジス
タＴr₁₁のゲート電位が上昇するので、ＮＭＯＳトラン
ジスタＴr₉,Ｔr₁₀はオン状態、ＰＭＯＳトランジスタＴ
r₁₁はオフ状態となる。故に、ＮＰＮトランジスタＴｒ₆
のベース電位は降下し、ＮＰＮトランジスタＴr₆のコレ
クタ・エミッタ間を介して電流は流れない。また、ツェ
ナダイオードＺＤ₃の両端はＮＭＯＳトランジスタＴr₁₀
により短絡されるので、ツェナダイオードＺＤ₃のカソ
ード電位は低下し、ＮＰＮトランジスタＴr₇はオフ状態
となり、発光素子６の駆動電流Ｉ₆は停止する。

パワーオンリセット回路１３は、電源用コンデンサＣ₁
の電圧上昇を検出し、発振回路４とタイミング制御回路
５及びカウント回路１２にパワーオンリセット信号ＲＥ
ＳＥＴを供給する。アナログ信号処理回路１４は、第１
１図に示す増幅器９と比較器１０及び基準電圧源１１を
含んでいる。発振回路４は基準クロック信号ＯＳＣをタ
イミング制御回路５に供給する。タイミング制御回路５
は基準クロック信号ＯＳＣを分周して、ドライブ回路７
に発光制御信号ＬＥＤＯＮを供給すると共に、アナログ
信号処理回路１４にタイミング制御信号ＰＨＩ１及びＰ
ＨＩ２を供給し、カウント回路１２にリセット信号ＲＳ
Ｔ及びアップクロック信号ＵＰＣＬＫを供給する。アナ
ログ信号処理回路１４からはカウント回路１２に比較出
力信号ＣＯＭＰが供給される。発振回路４とタイミング
制御回路５、アナログ信号処理回路１４及びカウント回
路１２は低電圧で動作し、消費電流も少ないので、コン
デンサＣ₂から給電されている。一方、発光素子６のド
ライブ回路７は瞬間的に大電流を消費するので、コンデ
ンサＣ₁から給電されている。このように、ドライブ回
路７の電源ラインＶ_SSを、他の回路の電源ラインＶ_DDか
ら分離することにより、発光素子６の発光時に他の回路
の電源電圧が瞬時低下する恐れがなくなり、他の回路の
誤動作を防止できるものである。

第３図は発振回路４とタイミング制御回路５、アナログ
信号処理回路１４及びカウント回路１２の構成を具体的
に示す回路図である。

まず、発振回路４は時定数設定用のコンデンサＣ_T及び
抵抗Ｒ_Tと、２個のインバータＧ₁,Ｇ₂及び発振制御用の
ＮＡＮＤゲートＧ₃よりなる。ＮＡＮＤゲートＧ₃の一方
の入力は、抵抗Ｒ_Tを介してインバータＧ₁の出力に接続
されると共に、コンデンサＣ_Tを介してインバータＧ₁の
入力とインバータＧ₂の出力に接続されている。ＮＡＮ
ＤゲートＧ₃の出力はインバータＧ₂の入力に接続され、
ＮＡＮＤゲートＧ₃の他方の入力には、インバータＧ₄を
介してパワーオンリセット信号ＲＥＳＥＴが入力されて
いる。パワーオンリセット信号ＲＥＳＥＴが“Low”レ
ベルになると、インバータＧ₄の出力が“High”レベル
となり、ＮＡＮＤゲートＧ₃が信号通過可能な状態とな
って、インバータＧ₂の出力には、抵抗Ｒ_Tとコンデンサ
Ｃ_Tの時定数で決まる周期の基準クロック信号ＯＳＣが
得られる。

この基準クロック信号ＯＳＣは、タイミング制御回路５
における分周回路５aに入力されている。分周回路５a
は、１５段のＤフリップフロップを縦続接続して成り、
各段のＤフリピュフロップは、その反転出力を自己の
データ入力Ｄに接続されると共に、次段のクロック入力
ＣＬＫに接続されている。初段のＤフリップフロップの
クロック入力ＣＬＫには基準クロック信号ＯＳＣが供給
され、終段のＤフリップフロップの出力Ｑからは、基準
クロック信号ＯＳＣの分周出力Ｂ₁₅が得られる。

この分周出力Ｂ₁₅は、タイミング制御回路５におけるシ
フトレジスタ回路５bに入力されている。シフトレジス
タ回路５bは、７段のＤフリップフロップを縦続接続し
て成り、各段のＤフリップフロップは、その出力Ｑを次
段のデータ入力Ｄに接続されている。初段のＤフリップ
フロップのデータ入力Ｄには、分周回路５aの分周出力
Ｂ₁₅が供給されている。各段のＤフリップフロップのク
ロック入力ＣＬＫには、分周回路５aにおける２段目の
Ｄフリップフロップの出力Ｑ(分周出力Ｂ₂)が供給され
ている。

なお、分周回路５a及びシフトレジスタ回路５bにおける
各Ｄフリップフロップのリセット入力Ｒには、パワーオ
ンリセット信号ＲＥＳＥＴが供給されている。

シフトレジスタ回路５bにおける３段目〜７段目のＤフ
リップフロップの出力Ｑ₃,₃,Ｑ₄,Ｑ₅,₅,₆,₇及
び分周回路５aの分周出力Ｂ₁₄は、タイミング制御回路
５における論理回路５cのＡＮＤゲートＧ₅〜Ｇ₉に図示
のように入力されて、制御信号ＰＨＩ１、ＰＨＩ２、Ｌ
ＥＤＯＮ、ＲＳＴ、ＵＰＣＬＫを夫々生成する。

次に、増幅器９と比較器１０及び基準電圧源１１を含む
アナログ信号処理回路１４の構成について説明する。

増幅器９は、３段のオペアンプＯＰ₁,ＯＰ₂,ＯＰ₃を縦
続接続して成り、各オペアンプの非反転入力には、基準
電圧回路１５からの基準電圧Ｖrが印加されている。初
段のオペアンプＯＰ₁の反転入力にはシリコンフォトダ
イオード(ＳＰＤ)よりなる受光素子８のカソードが接続
されている。受光素子８のアノードは電源ラインＶ_SS2
に接続されている。したがって、受光素子８のＰＮ接合
は逆バイアスされており、光照射によってＰＮ接合に逆
方向に流れる光電流をオペアンプＯＰ₁により電圧信号
として検出するものである。このために、オペアンプＯ
Ｐ₁の出力と反転入力の間に接続される帰還抵抗Ｒ₈とし
ては高抵抗が使用されている。２段目のオペアンプＯＰ
₂は電圧増幅回路を構成しており、その電圧増幅率は、
入力抵抗Ｒ₉と帰還抵抗Ｒ₁₀の比率で決まる。３段目の
オペアンプＯＰ₃も電圧増幅回路を構成しており、その
電圧増幅率は、入力抵抗Ｒ₁₁と帰還抵抗Ｒ₁₂の比率で決
まる。オペアンプＯＰ₃の出力は、直流カット用のコン
デンサＣ₃の一端に接続されており、コンデンサＣ₃の他
端はオペアンプＯＰ₄の非反転入力に接続されている。
オペアンプＯＰ₄の出力はその反転入力に帰還されてお
り、したがって、オペアンプＯＰ₄はインピーダンス変
換器として作用するバッファアンプである。オペアンプ
ＯＰ₄の出力は、抵抗Ｒ₁₃とコンデンサＣ₄よりなるロー
パスフィルタを介して、コンパレータ用のオペアンプＯ
Ｐ₅の非反転入力に接続されている。なお、直流カット
用のコンデンサＣ₃の他端は、アナログスイッチＳＷ₁を
介して基準電圧回路１５の出力に接続されている。基準
電圧回路１５の出力は、オペアンプＯＰ₆の非反転入力
に印加されている。オペアンプＯＰ₆の出力は、抵抗Ｒ
₁₄と抵抗Ｒ₁₅を介して電源ラインＶ_SS2に接続されてい
る。抵抗Ｒ₁₄と抵抗Ｒ₁₅の接続点はオペアンプＯＰ₆の
反転入力に帰還されている。抵抗Ｒ₁₄から得られる基準
電圧Ｖ_REFは、コンパレータ用のオペアンプＯＰ₅の反転
入力に印加されている。オペアンプＯＰ₅の出力は、Ｎ
ＯＲゲートＧ₁₀,Ｇ₁₁よりなるＲＳフリップフロップ１
２aのセット入力とされている。このＲＳフリップフロ
ップ１２aのリセット入力には、ＡＮＤゲートＧ₈から出
力されるリセット信号ＲＳＴが供給されている。また、
ＲＳフリップフロップ１２aの出力は、アップダウンカ
ウンタ１２bのアップダウン選択信号ＵＤＳとされてい
る。アップダウンカウンタ１２bのリセット入力Ｒに
は、パワーオンリセット信号ＲＥＳＥＴが供給されてお
り、アップクロック入力ＵＰＣＬＫには、ＡＮＤゲート
Ｇ₉から出力されるアップクロック信号ＵＰＣＬＫが供
給されている。

第４図はカウント回路１２の回路構成を示している。カ
ウント回路１２は、上述のＮＯＲゲートＧ₁₀,Ｇ₁₁より
なるＲＳフリップフロップ１２aと、アップダウンカウ
ンタ１２bを備えている。アップダウンカウンタ１２b
は、２個のＤフリップフロップを備えている。各Ｄフリ
ップフロップのリセット入力Ｒには、パワーオンリセッ
ト信号ＲＥＳＥＴが供給され、クロック入力ＣＫＬに
は、アップクロック信号ＵＰＣＬＫが供給されている。
また、各Ｄフリップフロップの出力Ｑ₁₀,Ｑ₂₀は、ＡＮ
ＤゲートＧ₁₂に入力され、ＡＮＤゲートＧ₁₂の出力がカ
ウント回路１２の出力信号ＯＵＴとなる。なお、各Ｄフ
リップフロップのデータ入力Ｄ₁₀,Ｄ₂₀は、アップダウ
ン選択信号ＵＤＳと各Ｄフリップフロップの出力Ｑ₁₀,
Ｑ₂₀に基づいて、論理回路Ｇ₁₃,Ｇ₁₄により夫々生成さ
れ、過去３回連続して煙の散乱光の検出信号ＣＯＭＰが
“High”レベルトなったときには、出力信号ＯＵＴが
“High”レベルとなり、スイッチング回路２がトリガさ
れるように構成されている。

ところで、上述の第２図に示したドライブ回路７では、
ツェナダイオードＺＤ₃のツェナ電圧をＶ_ZD3とすると、
発光素子６の駆動電流は Ｉ₆＝{Ｖ_ZD3−(ｎ−１)×Ｖ_F−Ｖ_BE7}／Ｒ₇ ＝(Ｖ_ZD3−ｎ×Ｖ_F)／Ｒ₇ となる。ただし、トランジスタＴr₇のベース・エミッタ
間電圧Ｖ_BE7は(ｎ−１)個のダイオードの各々の順方向
降下電圧Ｖ_Fと等しいものとする。以上のことから明ら
かなように、第２図に示したドライブ回路７では、トラ
ンジスタＴr₇のベース・エミッタ間電圧Ｖ_BE7の温度特
性が発光素子６の駆動電流Ｉ₆の温度特性に影響を与え
ることになる。

第５図はドライブ回路７の他の回路例を示している。第
２図に示すドライブ回路７と比較すると、ＰＮＰトラン
ジスタＴr₁₄,Ｔr₁₅よりなるカレントミラー回路を追加
した点、並びにトランジスタＴr₇のベース・エミッタ間
電圧Ｖ_BE7をトランジスタＴr₁₇のベース・エミッタ間電
圧Ｖ_BE17により打ち消して、発光素子６の駆動電流Ｉ₆
の温度特性が、ツェナダイオードＺＤ₃と(ｎ−１)個の
ダイオードのみにより決定されるようにした点が異な
る。

まず、発光制御信号ＬＥＤＯＮが“High”レベルのとき
には、上述のように、ＮＭＯＳトランジスタＴr₈がオン
状態、ＮＭＯＳトランジスタＴr₉,Ｔr₁₀がオフ状態、Ｐ
ＭＯＳトランジスタＴr₁₁がオン状態となるので、ＰＭ
ＯＳトランジスタＴr₁₂とＮＭＯＳトランジスタＴr₁₃の
ゲート電位が上昇し、ＰＭＯＳトランジスタＴr₁₂はオ
フ状態、ＮＭＯＳトランジスタＴr₁₃はオン状態とな
る。このため、ＰＮＰトランジスタＴr₁₄には抵抗Ｒ₁₆
で決まる定電流が流れ、同じ電流がＰＮＰトランジスタ
Ｔr₁₅を介してトランジスタＴr₆のベースに流れる。こ
のとき、ＮＭＯＳトランジスタＴr₁₆のゲート電位は低
いので、ＮＭＯＳトランジスタＴr₁₆はオフ状態であ
り、ＮＰＮトランジスタＴr₁₇は動作可能な状態となっ
ている。このＮＰＮトランジスタＴr₁₇は、抵抗Ｒ₆の両
端電圧が上昇すると、ＮＰＮトランジスタＴr₆のベース
電流を分流させて、抵抗Ｒ₆の両端電圧を低下させ、ト
ランジスタＴr₁₇のベース・エミッタ間電圧Ｖ_BE17に等
しくなるように負帰還制御を行っている。このため、こ
のドライブ回路７では、発光素子６の駆動電流Ｉ₆は、 Ｉ₆＝{Ｖ_VD3−(ｎ−１)×Ｖ_F}／Ｒ₇ となる。これは、トランジスタＴr₇のベース・エミッタ
間電圧Ｖ_BE7とトランジスタＴr₁₇のベース・エミッタ間
電圧Ｖ_BE17が打ち消し合うからである。

次に、発光制御信号ＬＥＤＯＮが“Low”レベルのとき
には、上述のように、ＮＭＯＳトランジスタＴr₈がオフ
状態、ＮＭＯＳトランジスタＴr₉,Ｔr₁₀がオン状態、Ｐ
ＭＯＳトランジスタＴr₁₁がオフ状態となるので、ＰＭ
ＯＳトランジスタＴr₁₂とＮＭＯＳトランジスタＴr₁₃の
ゲート電位は降下し、ＲＯＭＳトランジスタＴr₁₂はオ
ン状態、ＮＭＯＳトランジスタＴr₁₃はオフ状態とな
る。このため、ＰＮＰトランジスタＴr₁₄には電流が流
れなくなり、ＰＮＰトランジスタＴr₁₅にも電流が流れ
なくなる。ＮＭＯＳトランジスタＴr₁₆,Ｔr₁₀がオン状
態となるので、ＮＰＮトランジスタＴr₆,Ｔr₇のベース
電位は低下し、ＮＰＮトランジスタＴr₆,Ｔr₇は完全に
オフ状態となる。したがって、制御信号ＰＨＩ１が“Lo
w”レベルのときには、電源ラインＶ_CCから電源ライン
Ｖ_SS1には全く電流が流れなくなる。

ここで、ドライブ回路７に用いる(ｎ−１)個のダイオー
ドは、ツェナダイオードＺＤ₃のツェナ電圧Ｖ_ZD3の温度
係数、発光素子６の発光効率の温度係数、受光素子８の
受光効率及び電流−電圧変換用の高抵抗Ｒ₈の温度係数
を考慮し、発光側と受光側の温度係数が全体としてほぼ
ゼロとなるように、その個数を選ぶものである。その具
体的な方法については後述する。

次に、オペアンプＯＰ₁〜ＯＰ₆の具体的な回路構成を第
６図に例示する。このオペアンプは、ＭＯＳトランジス
タＴr₁₈〜Ｔr₃₀と抵抗Ｒ₁₇及びインバータＧ₁₅を含み、
制御信号ＰＨＩ１が“High”レベルであるときには、入
力端子ＩＮ１，ＩＮ２に印加される電圧の差分を増幅し
た電圧信号を出力端子ＯＵＴ１に発生し、制御信号ＰＨ
Ｉ１が“Low”レベルであるときには、出力端子ＯＵＴ
１が“Low”レベルになると共に、電源ラインＶ_DDとＶ
_SS2の間に全く電流が流れなくなるように動作すること
を特徴としている。以下、その動作を簡単に説明する
と、まず、制御信号ＰＨＩ１が“High”レベルのときに
は、ＰＭＯＳトランジスタＴr₁₈とＮＭＯＳトランジス
タＴr₂₀のゲート電位が上昇するので、ＰＭＯＳトラン
ジスタＴr₁₈はオフ状態となり、ＮＭＯＳトランジスタ
Ｔr₂₀はオン状態となる。したがって、ＰＭＯＳトラン
ジスタＴr₁₉,Ｔr₂₁,Ｔr₂₆,Ｔr₂₈はゲート電位が低下
し、抵抗素子として作用する。このため、入力端子ＩＮ
１，ＩＮ２に印加された電圧の差分に相当する電圧がＭ
ＯＳトランジスタＴr₂₂〜Ｔr₂₅よりなる差動増幅器によ
り生成され、この電圧がＭＯＳトランジスタＴr₂₇,Ｔr
₂₉にて２段増幅されて出力端子ＯＵＴ１に出力される。
このとき、ＭＯＳトランジスタＴr₂₆,Ｔr₂₈はＭＯＳト
ランジスタＴr₂₇,Ｔr₂₉の負荷抵抗として作用する。次
に、制御信号ＰＨＩ１が“Low”レベルになると、ＰＭ
ＯＳトランジスタＴr₁₈とＮＭＯＳトランジスタＴr₂₀の
ゲート電位が低下するので、ＰＭＯＳトランジスタＴr
₁₈はオン状態、ＮＭＯＳトランジスタＴr₂₀はオフ状態
となる。したがって、ＰＭＯＳトランジスタＴr₁₉,Ｔr
₂₁,Ｔr₂₆,Ｔr₂₈はゲート電位が上昇し、遮断状態とな
る。このため、電源ラインＶ_DDから電源ラインＶ_SS2に
は全く電流が流れなくなる。また、インバータＧ₁₅は電
源ラインＶ_DDとＶ_SS2により給電されているが、本実施
例のインバータは全てＣＭＯＳインバータよりなるの
で、状態が遷移した後は電流が流れない。よって、制御
信号ＰＨＩ１が“Low”レベルの状態ではオペアンプＯ
Ｐ₁〜ＯＰ₆は全く電流を消費しなくなる。

次に、基準電圧回路１５の具体的な回路構成を第７図に
示す。この回路は、制御信号ＰＨＩ１の反転信号を▲
▼とすると、▲▼が“High”レベルのと
きには、出力端子ＯＵＴ２に基準電圧Ｖrを発生し、制
御信号ＰＨＩ１が“Low”レベルのときには、電源ライ
ンＶ_DDから電源ラインＶ_SS2への電流が遮断されるよう
に動作することを特徴としている。以下、制御信号ＰＨ
Ｉ１が“High”レベルのときに、基準電圧Ｖrが一定の
電圧として発生する原理について説明する。

トランジスタＴr₃₆,Ｔr₃₉のベース・エミッタ間電圧を
Ｖ_EB36,Ｖ_EB39とし、トランジスタＴr₃₉とＴr₃₆に流れ
る電流をＩとすると、 Ｖ_BE36＝Ｖ_BE39＋Ｉ・Ｒ … となる。トランジスタＴr₃₆のエミッタ面積とトランジ
スタＴr₃₉のエミッタ面積の比率を１：Ｓに選ぶと、そ
れぞれのコレクタ電流Ｉc₃₆,Ｉc₃₉は次のようになる。

Ｉc₃₆＝Ｉs・exp(Ｖ_BE3／Ｖ_T) Ｉc₃₉＝Ｓ×Ｉs・exp(Ｖ_BE2／Ｖ_T) ここで、Ｉsは飽和電流、Ｖ_T＝kＴ／ｑ、kはボルツマン
定数、qは電子電荷、Ｔは絶対温度である。

これを式に代入すると、 Ｉ＝(Ｖ_T／Ｒ)lnＳ 直列接続されたトランジスタＴr₄₁,Ｔr₄₂,…の個数をｍ
個とすると、 Ｖo＝Ｉ・kＲ＋ｍＶ_BE ＝ｍＶ_BE＋(Ｖ_T／Ｒ)lnＳ 温度特性を０とするには、 ｍ＝２，Ｓ＝２と選び、 とすると、k＝６７．８９ したがって、Ｒ＝１kΩとすると、kＲは６７．９kΩと
なり、温度係数０の定電圧回路となる。このように、ｍ
とＳを適当に選び、出力電圧Ｖrを一定に保つことがで
きる。

また、本実施例にあっては、発光素子６と受光素子８、
電流−電圧変換用の高抵抗Ｒ₈、基準電圧回路１５の内
力電圧Ｖrの温度係数を元に、ドライブ回路７の駆動電
流Ｉ₆の温度特性を以下のように調整することで、受光
出力Ｖoが温度に対して変動しない光検出回路を実現し
ている。

受光素子８の受光出力電流Ｉ₈は、初段のオペアンプＯ
Ｐ₁の高抵抗Ｒ₈に流れ、電圧信号に変換される。基準電
圧回路１５の出力電圧をＶrとすると、オペアンプＯＰ₁
の出力電圧Ｖoは、 Ｖo＝Ｖr−Ｉ₈・Ｒ₈ となる。両辺について、温度Ｔの変化∂Ｔに対する偏微
分係数を求めると、 ここで、 となるようにすると、 ここで、電流−電圧変換用の高抵抗Ｒ₈が集積回路の拡
散抵抗よりなるものとし、その温度変動分(∂Ｒ₈／∂
Ｔ)／Ｒ₈を２０００ppm／℃と仮定する。また、受光素
子８の受光出力電流Ｉ₈の温度変動分(∂Ｉ₈／∂Ｔ)／Ｉ
₈を−２０００ppm／℃と仮定すれば、 となる。しかしながら、受光素子８が一般的なシリコン
フォトダイオード(ＳＰＤ)であるとすると、その受光出
力電流Ｉ₈の温度係数は正であり、上記のように出力電
圧Ｖoの温度変動を０とすることができない。そこで、
温度上昇と共に発光素子８の発光量を減少させて、受光
素子８の受光出力電流Ｉ₈の温度変動分が負の勾配を持
つようにすれば良い。つまり、受光素子８の受光出力電
流Ｉ₈は発光素子６の発光量に比例し、発光素子６の発
光量は駆動電流Ｉ₆に比例すると考えられるので、発光
素子６の発光量を温度上昇と共に減少させれば良いと考
えられる。今、受光素子８単独の受光出力電流の温度係
数を３０００ppm／℃とすると、発光素子６の発光量の
温度係数を−５０００ppm／℃とすれば、(∂Ｖo／∂Ｔ)
ほぼ０に近似できる。

次に、ドライブ回路７の温度特性について説明する。第
２図において、ツェナダイオードＺＤ₃ツェナ電圧をＶ
_ZD3、トランジスタＴr₇のベース・エミッタ間電圧及び
(ｎ−１)個のダイオード直列アレイの各々の順方向降下
電圧をＶ_Fとすると、発光素子６に流れる電流Ｉ₆は Ｉ₆＝{Ｖ_ZD3−ｎ・Ｖ_F}／Ｒ₇ となる。両辺について、温度Ｔの変化∂Ｔに対する偏微
分係数を求めると、 今、発光素子６の発光効率の温度変動を−６２５０ppm
／℃とする。このとき、−１５℃〜６５℃の温度範囲で
は、発光素子６の発光量は＋２５％〜−２５％まで変動
する。発光素子６の発光量は温度上昇と共に減少し、受
光素子８の受光出力電流Ｉ₈を減少させるが、受光素子
８単独での受光出力電流と、電流−電圧変換用の高抵抗
Ｒ₈の抵抗値は、温度上昇と共に逆に増加する特性を有
している。したがって、発光素子の発光量が−５０００
ppm／℃であるとすると、受光回路の出力電圧Ｖoの温度
係数(∂Ｖo／∂Ｔ)を０にできるから、結局、発光素子
６のドライブ回路７における駆動電流Ｉ₆の温度係数を
１２５０ppm／℃とすれば、回路全体として温度係数を
ゼロにすることができる。

ここで、式の抵抗Ｒ₇は温度係数が無視できるディス
クリートの部分とし、Ｖ_ZD3＝６．９Ｖ、∂Ｖ_ZD3／∂Ｔ
＝３mＶ／℃、∂Ｖ_F／∂Ｔ＝−２mＶ／℃、Ｖ_F＝０．７
Ｖとすると、 の値が１２５０ppm／℃＝１．２５×１０^-3となるよう
にすれば良い。このとき、ｎ＝１．９５６≒２となる。
したがって、ダイオードの個数は、(ｎ−１)＝１個とす
れば良い。

以上のように、ドライブ回路７における(ｎ−１)個のダ
イオードの個数を適当に選ぶことにより、光検出回路の
出力電圧Ｖoの温度係数を０にすることができる。

また、第５図に示す他のドライブ回路４を用いた場合に
は、 Ｉ₆＝{Ｖ_ZD3＋Ｖ_BE−(ｎ−１)Ｖ_F−Ｖ_BE}／Ｒ₇ ＝{Ｖ_ZD3−(ｎ−１)Ｖ_F}／Ｒ₇ となり、上記と同様の計算を行なえばｎ＝３となるか
ら、ダイオードの個数を(ｎ−１)＝２個とすれば良い。

このようにして、本実施例にあっては、出力電圧の温度
係数が一定な光検出回路を実現しているものである。

以上の回路のタイムチャートを第８図に示す。発振回路
４からの基準クロック信号ＯＳＣの周波数を１０kＨzと
すると、１５段の分周回路５aの分周出力Ｂ₁₅は、周期
３．２７６８秒のクロック信号とうなる。この分周出力
Ｂ₁₄を７段のシフトレジスタ回路５bに入力し、分周回
路５aの２段目の分周出力Ｂ₂を用いてシフトさせ、シフ
トレジスタ回路５bの各段の出力Ｑ₁〜Ｑ₇を作る。この
信号を論理回路５cによってデコードし、制御信号ＰＨ
Ｉ１，ＰＨＩ２、発光制御信号ＬＥＤＯＮ、アップクロ
ック信号ＵＰＣＬＫ、リセット信号ＲＳＴを作成するも
のである。

制御信号ＰＨＩ１は増幅器９と比較器１０及び基準電圧
源１１を含むアナログ信号処理回路１４を有効にするた
めの制御信号であり、この制御信号が“Low”レベルの
区間においては、アナログ信号処理回路１４の電源電流
を遮断して、低消費電流化を図るものである。これと同
時に、制御信号ＰＨＩ２が立ち上がり、アナログスイッ
チＳＷ₁がオンし、直流カット用コンデンサＣ₃のバッフ
ァアンプ側の端子を基準電圧Ｖoに充電し、この結果、
コンデンサＣ₃の両端は基準電圧Ｖoに等しくなる。制御
信号ＰＨＩ２が“Low”レベルとなり、アナログスイッ
チＳＷ₁がオフした後、発光制御信号ＬＥＤＯＮが“Hig
h”レベルとなり、ドライブ回路７により、発光素子６
には駆動電流Ｉ₆が流れる。発光制御信号ＬＥＤＯＮが
“Low”レベルの区間には、ドライブ回路７の消費電流
もゼロとなる。発光素子６の発光により煙の散乱光を受
けて得られた受光素子８の出力信号が増幅器９にて増幅
され、受光信号ＣＰＬＳが比較器１０の基準電圧Ｖ_REF
以上になると、比較器１０の比較出力信号ＣＯＭＰは
“High”レベルトなる。この信号ＣＯＭＰはカウント回
路１２のＲＳフリップフロップ１２aによりラッチさ
れ、アップダウン選択信号ＵＤＳが“High”レベルとな
っているときに、アップクロック信号ＵＰＣＬＫにより
カウント回路１２のアップダウンカウンタ１２bに取り
込まれる。カウント回路１２では、３回連続、受光信号
ＣＰＬＳが基準電圧Ｖ_REFを越えたときのみ、そのカウ
ント出力信号ＯＵＴが“High”レベルとなる。この動作
のタイムシャートを第９図に示す。なお、連続回数はカ
ウンタ１２bに回路構成により自由に設定できる。この
カウント出力信号ＯＵＴが“High”レベルになると、ス
イッチング回路２にトリガ信号が供給され、感知器回線
l₁,l₂間が短絡状態となり、受信機側へ煙感知信号を電
流信号として送出する。なお、スイッチング回路２のト
リガ端子に接続されたダイオードＤ₀は、スイッチング
回路２の自己保持動作時に、カウント出力信号ＯＵＴが
“Low”レベルに復帰しても自己保持状態を保証するた
めに挿入したものである。

このように、本実施例では、感知器に流入した煙による
散乱光が３回連続して基準値を越えたときに、スイッチ
ング回路２がオンし、受信機側へ煙感知信号を送出する
ものである。このような感知器は広い範囲に分散して配
置され、感知器回線l₁,l₂間に多数個が並列的に接続さ
れるものであるから、その消費電流は少なく抑制するこ
とが望まれる。

そこで、本実施例にあっては、まず、アナログ信号処理
回路１４の低消費電流化を図るために、上述のように、
タイミング制御回路５により発生させた制御信号ＰＨＩ
１によりアナログ信号処理回路１４を間欠駆動させてい
る。電源電圧Ｖ_CCを１０Ｖ、Ｖ_DDを５Ｖとし、アナログ
信号処理回路１４を有効にする制御信号ＰＨＩ１の“Hi
gh”レベル区間を１．４msecとすると、アナログ信号処
理回路１４の全体で１０mＡの電流を消費させたとして
も、約３．２secに一度１．４msecの電流消費区間が存
在するだけであるから、１０mＡ×１．４msec／３．２s
ec＝４．３８μＡとなり、大幅な低消費電力化が可能と
なる。また、ドライブ回路７は発光制御信号ＬＥＤＯＮ
が“Low”レベルの区間においては全く電流が流れない
ので、発光素子６に流す駆動電流Ｉ₆１００mＡとして
も、発光制御信号ＬＥＤＯＮの“High”レベル区間を２
００μsecとすると、１００mＡ×２００μsec／３．２s
ec＝６．２５μＡとなり、これも大幅な低消費電力化が
可能となる。

その他、定電圧回路３及びパワーオンリセット回路１３
で約７μＡの電流消費があり、タイミング制御回路５及
びカウント回路１２を含むロジック回路部はＣＭＯＳ構
成で消費電流が少なく、これと１０kＨzの発振回路４の
消費電流(５μＡ)を含めても全体で１０μＡ以内に収ま
る。したがって、上記の消費電流を全て加え合わせて
も、全体として ４．３８＋６．２５＋７＋１０＝２７．６３μＡとな
り、３０μＡ以下の低消費電流となる。

また、本実施例では、ドライブ回路７やアナログ信号処
理回路１４等のアナログ回路部の間欠駆動のために、電
源ラインＶ_CCやＶ_DDの電圧を入切して低消費電流化を図
っているのではなく、各アナログ回路部に電流遮断制御
用のトランジスタを個別に設けて電流の遮断を行うもの
であるから、電源ラインの電圧を入切する方式に比べ
て、各アナログ回路部が有効状態に達するまでの時間が
短く、その結果、全体として１．４msecという短期間の
間に、煙による散乱光で生じた受光素子８の受光出力を
カウント回路１２まで取り込むことができる。このた
め、アナログ回路部の有効時間が短くて済み、従来に比
べて大幅な低消費電流化を図ることができるものであ
る。

以上のような本実施例の感知器回路は、誘電体分離技術
を用いた半導体集積回路として構成される。以下、第１
０図により誘電体分離基板の製造工程について説明す
る。まず、Ｎ^-型の単結晶シリコン基板２１上に、周知
の半導体プロセスの手法により酸化膜(ＳｉＯ₂)を形成
し、この酸化膜２２の所望の箇所をフォトリソグラフィ
ー技術及び酸化膜エッチング技術によりエッチングし、
その後、アルカリ異方性エッチング液によりシリコン結
晶の異方性エッチングを行い、Ｖ字形の溝を形成する
(第１０図(a)参照)。その後、表面にシリコン酸化膜(Ｓ
ｉＯ₂)よりなる絶縁膜２２を形成する。このシリコン酸
化膜は、絶縁膜として使用されるものであるから、その
目的からＳｉ₃Ｎ₄等であっても良い。絶縁膜２２の上
に、支持体となる多結晶シリコン層２３を形成する(第
１０図(b)参照)。多結晶シリコン層２３の厚さとして
は、特に限定するものではないが、単結晶シリコン基板
２１の厚さと同じくらいにしておく。その後、単結晶シ
リコン基板２１の側から表面研磨を行い、絶縁膜２２が
露出するまで研磨除去する(第１０図(c)参照)。表面研
磨は最初は粗いラッピングから入り、次第に微細なもの
となるようにして、最終段階ではポリシングによる鏡面
仕上げとする。以上の工程により、絶縁膜２２に包まれ
て多結晶シリコン層２３の上に島のように存在する複数
の単結晶シリコン領域を含む誘電体分離基板が完成す
る。この島の存在する単結晶シリコン領域の各々に回路
素子を構成する。

以上の誘電体分離技術を用いた集積化により、電源用コ
ンデンサＣ₁,Ｃ₂、発光素子６及び定電圧回路３の抵抗
Ｒ₃以外の全ての素子を同一チップ上に構成でき、同時
に小型軽量化も図れる。なお、抵抗Ｒ₃は高耐圧の高抵
抗で、素子占有面積増大の問題を除外すれば、集積化す
ることも可能である。

［発明の効果］ 本発明によれば、光電式煙感知器の間欠駆動回路におい
て、間欠駆動の休止期間において、第１の電源ラインと
第２の電源ラインの間の電源電圧を落とすことなく、定
電圧素子と第１の抵抗素子を備えるアナログ電位発生回
路への通電を第１のトランジスタにより遮断し、且つ、
定電圧素子の両端を絶縁ゲート型のトランジスタにより
短絡させることにより、定電圧素子の両端に生じるアナ
ログ電位により駆動されていた第２のトランジスタを確
実にオフさせて、発光素子への電流を遮断しているの
で、第１の電源ラインと第２の電源ラインの間は高イン
ピーダンス状態に遷移するものであり、電源電圧を落と
すことなく、休止期間中の電源電流を遮断することがで
きる。したがって、間欠駆動の駆動期間に入った後、第
１の電源ラインと第２の電源ラインの間の電源電圧を立
ち上げるための時間を確保する必要がなくなるので、定
電圧素子の両端に所定のアナログ電位が得られるまでの
時間を短縮することができ、駆動期間の時間短縮と休止
期間における電源電流遮断の両効果が総合されて、大幅
な低消費電流化が図れるという効果がある。

また、間欠駆動の休止期間中に第１の電源ラインと第２
の電源ラインの間が高インピーダンス状態になることに
より、休止期間中の電源電流を遮断して消費電流を低減
しながらも、間欠駆動期間中に所定のアナログ電位を発
生する部分については、低インピーダンス状態として一
方の電源ラインの電位に固定することにより、不安定な
動作を防止することが可能となる。しかも、この所定の
アナログ電位を発生する部分を低インピーダンス状態と
するための手段として、絶縁ゲート型のトランジスタを
用いたことにより、ゲート入力容量の充電後は消費電流
が流れないという長所があり、安定な動作を実現しなが
らも消費電流の低減が可能となるものである。

【図面の簡単な説明】

第１図は本発明の光電式煙感知器の間欠駆動回路の基本
例を示す回路図、第２図は本発明の一実施例のブロック
回路図、第３図は同上に用いるデジタル回路及びアナロ
グ信号処理回路の具体回路図、第４図は同上に用いるカ
ウント回路の具体回路図、第５図は同上に用いるドライ
ブ回路の他の例を示す回路図、第６図は同上に用いるオ
ペアンプの具体回路図、第７図は同上に用いる基準電圧
回路の具体回路図、第８図は同上の感知器回路の動作波
形図、第９図は同上に用いるカウント回路の動作波形
図、第１０図は同上の回路を実現する誘電体分離集積回
路の製造工程を示す断面図、第１１図は従来例のブロッ
ク回路図である。 Ｖ_CCは第１の電源ライン、Ｖ_SS1は第２の電源ライン、
Ｔr₆,Ｔr₇,Ｔr₈,Ｔr₁₁はトランジスタ、ＬＥＤＯＮは制
御信号である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１の電源ラインと第２の電源ラインの電
   位差により給電され、光電式煙感知器の発光素子を間欠
   駆動用の制御信号に基づいて間欠的に駆動するためのド
   ライブ回路であって、 間欠駆動用の制御信号に基づいて発光素子の休止区間に
   オフとなり、発光素子の駆動区間にオンとなるように制
   御され、第１及び第２の電源ラインの間にて、定電圧素
   子及び第１の抵抗素子と直列的に接続された第１のトラ
   ンジスタと、 第１のトランジスタがオンのときに前記定電圧素子に生
   じるアナログ電位を受けて導通状態となり、第１及び第
   ２の電源ラインの間にて、発光素子及び第２の抵抗素子
   と直列的に接続された第２のトランジスタと、 前記定電圧素子に対して並列的に接続され、間欠駆動用
   の制御信号に基づいて発光素子の駆動区間にオフとな
   り、発光素子の休止区間にオンとなるように制御される
   絶縁ゲート型のトランジスタとを備えることを特徴とす
   る光電式煙感知器の間欠駆動回路。