JPH0634214B2 - CAD system for printed wiring boards - Google Patents
CAD system for printed wiring boardsInfo
- Publication number
- JPH0634214B2 JPH0634214B2 JP62146946A JP14694687A JPH0634214B2 JP H0634214 B2 JPH0634214 B2 JP H0634214B2 JP 62146946 A JP62146946 A JP 62146946A JP 14694687 A JP14694687 A JP 14694687A JP H0634214 B2 JPH0634214 B2 JP H0634214B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- area
- data
- vectors
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013598 vector Substances 0.000 claims description 92
- 238000012795 verification Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 37
- 238000013500 data storage Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000011888 foil Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は印刷配線板用CADシステムに関し、特に印刷
配線板用の電源層又はアース層に対する部品の接続の検
証に関するものである。Description: TECHNICAL FIELD The present invention relates to a CAD system for a printed wiring board, and more particularly to verification of connection of components to a power supply layer or a ground layer for the printed wiring board.
(従来の技術) 多層の印刷配線板の一例として第9図にその断面図を示
す。印刷配線板は、同図に示すように、上部から順に部
品層91、電源層92、アース層93及び半田層94と、各層を
絶縁する絶縁板95とから構成される。表層、即ち、部品
層91側に実装される部品と電源層92又はアース層93とを
接続するのには、スルホール96を設け、そのスルホール
により部品層91及び電源層92を接続するか又は部品層91
及びアース層93を接続することにより行なわれる。これ
らの層のうち、電源層92及びアース層93は通常基板全域
にわたる領域をもった導体の箔(例えば銅箔:以下導体
箔とよぶ)となっている。+5Vと+12Vというよう
に、複数の電源を使用する場合は、電源・アース層の導
体箔を分離するパターンを設定する。電源・アース層は
分離するパターンを設定した所以外の導体箔を残すネガ
ティブな製造法により製造されるので、パターンを設定
した所の導体箔は取り去られ、電源・アース層の領域が
分離されて、領域毎に異なった電源として使用すること
ができる。その一例を第10図に示す。電源層92は分離用
のパターン100によって領域101〜103に分離される。領
域101内にある部品は+24V、領域102内の部品は+12
V、領域103内にある部品は+5Vにそれぞれ接続され
る。(Prior Art) FIG. 9 is a sectional view showing an example of a multilayer printed wiring board. As shown in the figure, the printed wiring board is composed of a component layer 91, a power supply layer 92, a ground layer 93, a solder layer 94, and an insulating plate 95 that insulates each layer in order from the top. A surface layer, that is, a component mounted on the component layer 91 side and the power supply layer 92 or the ground layer 93 are connected to each other, a through hole 96 is provided, and the component layer 91 and the power supply layer 92 are connected by the through hole. Layer 91
And the ground layer 93 are connected. Of these layers, the power supply layer 92 and the ground layer 93 are usually conductor foils (for example, copper foils: hereinafter referred to as conductor foils) having a region over the entire substrate. When using multiple power supplies, such as + 5V and + 12V, set a pattern that separates the conductor foil of the power / ground layer. The power / ground layer is manufactured by a negative manufacturing method that leaves the conductor foil other than the place where the pattern is set, so the conductor foil at the place where the pattern is set is removed, and the region of the power / ground layer is separated. Thus, it can be used as a different power source for each area. One example is shown in FIG. The power supply layer 92 is separated into regions 101 to 103 by the separation pattern 100. Parts in area 101 are + 24V, parts in area 102 are + 12V
V and the components in the area 103 are connected to + 5V, respectively.
従来の印刷配線板用CADシステムを第11図に示す。従
来のCADシステムは、パターンデータ(図形データ)
を入力するディジタイザ10、ディジタイザ10からの図形
データを処理する処理装置20の他、パターンデータを表
示する表示装置30及び出力データ(製造データ)を磁気
テープ等に記録する記録装置40等から構成される。処理
装置20はディジタイザ10からのパターンデータを入力す
る入力部21、入力されたパターンデータを格納するパタ
ーンデータ格納部22、格納されたパターンデータから製
造データを出力する出力部23及びパターンデータを表示
装置30に表示できるように変換する表示部24から構成さ
れる。電源層、アース層を分離する際に、ディジタイザ
1からの分離用のパターンデータを入力部21を介してデ
ータ格納部22に格納した後、表示部24を介して表示装置
30に分離された各層のパターンを表示させ、その表示を
人間が目視して確認を行い、所定の部品が正しい電源の
領域に内包されているかを検証している。A conventional CAD system for a printed wiring board is shown in FIG. Conventional CAD systems use pattern data (graphic data)
In addition to the digitizer 10 for inputting the data, the processing device 20 for processing the graphic data from the digitizer 10, the display device 30 for displaying the pattern data and the recording device 40 for recording the output data (manufacturing data) on a magnetic tape or the like. It The processing device 20 displays an input section 21 for inputting pattern data from the digitizer 10, a pattern data storage section 22 for storing the input pattern data, an output section 23 for outputting manufacturing data from the stored pattern data, and the pattern data. It is composed of a display unit 24 that converts it so that it can be displayed on the device 30. When the power supply layer and the ground layer are separated, the pattern data for separation from the digitizer 1 is stored in the data storage unit 22 via the input unit 21 and then the display device is displayed via the display unit 24.
The pattern of each separated layer is displayed on 30, and the display is visually confirmed by a person to verify whether a predetermined component is included in the correct power supply region.
(発明が解決しようとする問題点) しかしながら、上記構成のCADシステムでは、正しい
電源が供給されている事を検証する作業が、人手による
目視で行われている為、検証に要する時間が多大であ
り、かつ、検証もれによる不良も発生していた。(Problems to be Solved by the Invention) However, in the CAD system having the above-described configuration, since the work of verifying that the correct power source is supplied is visually performed manually, it takes a lot of time for verification. There was also a defect due to omission of verification.
本発明は以上述べた問題点を解決した印刷配線板用CA
Dシステムを提供することを目的とする。The present invention solves the above-mentioned problems by using a CA for printed wiring boards.
The purpose is to provide a D system.
(問題点を解決するための手段) 本発明は前記問題点を解決するために、ディジタイザ
と、該ディジタイザからの図形データを処理する処理装
置とを備えた印刷配線板用CADシステムにおいて、前
記処理装置に、前記ディジタイザから入力された各パタ
ーンの外輪部を一定方向まわりのベクトルに変換し、各
パターンを構成するベクトルの交点を検出し、該ベクト
ルを交点で分割し、同方向で重複するベクトルを削除し
て一つのベクトルとした後、ベクトルの終点に接続する
始点を有するベクトルを一定方向の角度に検索すること
によって閉図形をなすベクトルの検索を順次全ベクトル
について行い、各閉図形が右まわりのベクトルと左まわ
りのベクトルのいずれで構成されているかによって各閉
図形の内側又は外側のいずれか一方の領域を、それぞれ
異なる電源が供給される印刷配線板の電源層又はアース
層の領域として認識する認識手段と、該認識手段で認識
された各領域に接続すべき部品の電源及び該部品の配置
を示す入力情報と各領域の電源を指定する入力情報とに
基づき、当該領域と部品の配置を比較することにより、
供給すべき電源が部品に供給されるか否かを検証する検
証手段とを設けたものである。(Means for Solving Problems) In order to solve the above problems, the present invention provides a CAD system for a printed wiring board, comprising a digitizer and a processing device for processing graphic data from the digitizer. The apparatus converts the outer ring portion of each pattern input from the digitizer into a vector around a certain direction, detects the intersection of the vectors forming each pattern, divides the vector at the intersection, and overlaps the vector in the same direction. Is deleted to make one vector, and then a vector that has a start point connected to the end point of the vector is searched at an angle in a fixed direction to search for vectors that form a closed figure sequentially for all vectors. The area inside or outside each closed figure, depending on whether it is composed of the surrounding vector or the counterclockwise vector. Are recognized as regions of the power supply layer or the ground layer of the printed wiring board to which different powers are respectively supplied, the power supply of the components to be connected to each region recognized by the recognition means, and the arrangement of the components. Based on the input information and the input information that specifies the power supply of each area, by comparing the layout of the area and parts,
A verification means for verifying whether or not the power to be supplied is supplied to the component is provided.
(作用) 本発明によれば以上のように印刷配線板用CADシステ
ムを構成したので、技術的手段は次のように作用する。
認識手段(例えば後述する領域認識部)は、まずディジ
タイザから入力された各パターンの外輪部を一定方向ま
わりのベクトルへ変換し、ベクトルデータの分割・削除
をしてデータの加工動作をし、分割したベクトルの終端
に順次接続して閉図形を形成するものがあるかどうか
を、全てのベクトルの終端について一定方向の角度に検
索することにより行い、検索で分離された各閉図形が右
まわりのベクトルと左まわりのベクトルのいずれで構成
されているかによって各閉図形の内側又は外側のいずれ
か一方の領域を電源層(又はアース層)の領域として認
識するように働く。検証手段(例えば後述する比較部)
は、認識手段で認識された各領域について、部品に関す
る入力情報と領域に関する入力情報に基づき、当該領域
(位置)と接続すべき部品の配置とを比較することによ
り、供給すべき電源が接続すべき部品に供給されるか否
かを検証するように働く。従って、電源層(又はアース
層)と部品の接続の自動検証が可能となり、印刷配線板
の検証時間の短縮、検証もれによる不良を防止すること
ができる。(Operation) According to the present invention, since the CAD system for a printed wiring board is configured as described above, the technical means operates as follows.
The recognition means (for example, an area recognition unit described later) first converts the outer ring portion of each pattern input from the digitizer into a vector around a certain direction, divides / deletes the vector data, processes the data, and divides it. Whether or not there is a closed figure that is sequentially connected to the end of the vector is searched by searching for the angle of a fixed direction for all the ends of the vector. Depending on whether the vector is composed of a vector or a left-handed vector, either the inside or the outside of each closed figure is recognized as the area of the power supply layer (or the ground layer). Verification means (for example, comparison unit described later)
For each area recognized by the recognition means, the power supply to be supplied is connected by comparing the area (position) with the arrangement of the parts to be connected based on the input information about the parts and the input information about the areas. It works to verify whether or not the parts should be supplied. Therefore, it is possible to automatically verify the connection between the power supply layer (or the ground layer) and the component, shorten the verification time of the printed wiring board, and prevent defects due to the verification failure.
(実施例) 第1図は本発明の一実施例を示す印刷配線板用CADシ
ステムの構成図である。同図において、第11図と同一の
参照符号は同一性のある構成要素を示す。本実施例のC
ADシステムは、第11図で述べた構成要素の他、部品の
論理的な電源情報及び配置情報の他、領域に供給される
電源を指定する情報等を処理装置20aに入力するために
それらのデータをディスク等に記憶する記憶装置50、及
び検証結果を印刷する印刷装置60を備える。処理装置20
aは、第11図の処理装置20の構成要素の他、パターンデ
ータ格納部22に格納されたパターンデータから電源層、
アース層の領域を認識する領域認識部25、記憶装置50か
らのデータを入力する部品論理・配置入力部26、認識結
果の領域と部品の配置とを比較して検証する比較部27、
及び検証結果を印刷装置60へ出力する検証結果出力部28
を備える。(Embodiment) FIG. 1 is a configuration diagram of a CAD system for a printed wiring board showing an embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 11 denote the same components. C in this embodiment
In addition to the components described in FIG. 11, the AD system includes logical power information and placement information of parts, and information for designating the power supplied to the area in order to input them to the processing device 20a. A storage device 50 that stores data in a disk or the like and a printing device 60 that prints a verification result are provided. Processor 20
a is a power source layer from the pattern data stored in the pattern data storage unit 22 in addition to the components of the processing device 20 of FIG.
A region recognition unit 25 for recognizing the region of the earth layer, a component logic / placement input unit 26 for inputting data from the storage device 50, a comparison unit 27 for comparing and verifying the region of the recognition result and the arrangement of the components,
And a verification result output unit 28 that outputs the verification result to the printing device 60.
Equipped with.
次に、システム全体の動作を説明する。Next, the operation of the entire system will be described.
先ず、ディジタイザ1から入力部21を介して入力された
パターンデータはパターンデータ格納部22に格納され
る。次に、領域認識部25で、パターンデータによって分
離された導体箔の領域が認識される。一方、部品の論理
的な電源情報及び配置情報と領域に供給される電源を指
定する情報のデータが記憶装置50から部品論理・配置入
力部26に入力される。入力されたデータに基づき、認識
された領域と、その領域に接続すべき部品の位置とが比
較部27によって比較されて、所定の部品の下に正しい電
源領域が存在しているか検証される。その結果が検証結
果出力部28を介して印刷装置60に出力される。もし、エ
ラーが出力されれば、オペレータによりパターンデー
タ、あるいは、部品の配置データを変更し、エラーが発
生しないようにすることにより、接続ミスのない印刷配
線板を設計する事ができる。First, the pattern data input from the digitizer 1 via the input unit 21 is stored in the pattern data storage unit 22. Next, the area recognition unit 25 recognizes the areas of the conductor foil separated by the pattern data. On the other hand, the data of the logical power information of the parts, the layout information, and the information designating the power supplied to the area are input from the storage device 50 to the part logic / placement input unit 26. Based on the input data, the recognized area and the position of the component to be connected to the area are compared by the comparison unit 27, and it is verified whether or not the correct power source region exists under the predetermined component. The result is output to the printing device 60 via the verification result output unit 28. If an error is output, the operator can change the pattern data or the component arrangement data so that the error does not occur, thereby designing a printed wiring board without connection errors.
第2図は領域認識部25の内部構成を示すブロック図であ
る。同図に示すように、領域認識部25は、パターンデー
タ格納部22からのパターンデータをベクトルデータに変
換するデータ変換部251、変換されたベクトルデータを
格納するベクトルメモリ252、ベクトルデータの交点を
検出する交点検出部253、重なりを検出する重なり検出
部254、ベクトルデータから領域を作成する領域作成処
理部255、1領域分のベクトルデータを格納するベクト
ルバッファ256、及び認識されたすべての領域データを
格納すると共に比較部27に領域データを出力する領域デ
ータ格納部257から構成される。FIG. 2 is a block diagram showing the internal configuration of the area recognition unit 25. As shown in the figure, the area recognition unit 25 includes a data conversion unit 251, which converts the pattern data from the pattern data storage unit 22 into vector data, a vector memory 252 which stores the converted vector data, and an intersection point of the vector data. An intersection detection unit 253 for detecting, an overlap detection unit 254 for detecting an overlap, a region creation processing unit 255 for creating a region from vector data, a vector buffer 256 for storing vector data for one region, and all recognized region data And an area data storage unit 257 for storing area data to the comparison unit 27.
第3図は領域認識部25の動作を示すフローチャートであ
り、第4図(a)〜(d)はその認識過程におけるパターン例
を示すものである。また、第5図乃至第8図は、それぞ
れデータ変換部251、交点検出部253、重なり検出部254
及び領域作成処理部255の動作説明図である。FIG. 3 is a flow chart showing the operation of the area recognition section 25, and FIGS. 4 (a) to 4 (d) show examples of patterns in the recognition process. Further, FIG. 5 to FIG. 8 show the data conversion unit 251, the intersection detection unit 253, and the overlap detection unit 254, respectively.
FIG. 9 is an operation explanatory diagram of an area creation processing unit 255.
以下、領域認識部25の動作を第3図乃至第8図を参照し
て詳細に説明する。Hereinafter, the operation of the area recognition unit 25 will be described in detail with reference to FIGS. 3 to 8.
先ず、パターンデータ格納部22に格納されたパターンデ
ータをデータ変換部251により、ベクトル化してベクト
ルデータに変換し、ベクトルメモリ252に格納する(S
1)。このときのパターンデータ例を第4図(a)に示
す。同図(a)に示すように、電源層(又はアース層)41
内に分離用のパターン42が描かれる。このパターンデー
タをベクトルデータに変換したものを第4図(b)に示
す。この場合のベクトル化は、第5図に示すように、1
本のパターン(データ)51の外輪部を右まわりにベクト
ル52〜55のベクトル群に変換することにより行われる。First, the pattern data stored in the pattern data storage unit 22 is vectorized by the data conversion unit 251, converted into vector data, and stored in the vector memory 252 (S).
1). An example of pattern data at this time is shown in FIG. As shown in FIG. 3A, the power supply layer (or ground layer) 41
A separation pattern 42 is drawn therein. The pattern data converted into vector data is shown in FIG. The vectorization in this case is as shown in FIG.
This is performed by converting the outer ring portion of the pattern (data) 51 of the book clockwise into a vector group of vectors 52 to 55.
次にベクトルデータの交点を交点検出部253により検出
し、第6図(a),(b)のようにベクトルを交点で分割する
(S2)。即ち、同図(a)は2本のベクトルを交点で分
割して4本のベクトルに変換した例を示し、同図(b)は
重なって長さの異なるベクトルのうち、長いベクトルを
短いベクトルの終点で分割して3本のベクトルに変換し
た例を示す。次に、ベクトルが同方向で重なっているも
のがあれば、重なり検出部254により、第7図に示すよ
うに、それらのうち、ひとつのベクトルだけを残して、
他は削除する(S3)。以上の分割と重なり削除の処理
を第4図(b)のベクトルデータについて施した結果、得
られたベクトルデータを第4図(c)に示す。Next, the intersection point of the vector data is detected by the intersection point detection unit 253, and the vector is divided at the intersection point as shown in FIGS. 6 (a) and 6 (b) (S2). That is, (a) in the figure shows an example in which two vectors are divided at intersections and converted into four vectors, and (b) in the figure overlaps vectors of different lengths, long vectors being short vectors. An example in which the vector is divided at the end point of and converted into three vectors is shown. Next, if there are vectors that overlap in the same direction, the overlap detector 254 leaves only one vector among them as shown in FIG.
Others are deleted (S3). FIG. 4 (c) shows vector data obtained as a result of performing the above division and overlapping deletion processing on the vector data in FIG. 4 (b).
このようにして得られたベクトルデータを順にとり出
し、ベクトルバッファ256に格納し、そのベクトルバッ
ファ256内のデータから領域作成処理部255によって領域
データを作成し、領域データ格納部257に領域データと
して格納する(S4〜S12)。以下に、この領域作成処
理動作を示す。The vector data thus obtained is taken out in order, stored in the vector buffer 256, the area data is created by the area creation processing unit 255 from the data in the vector buffer 256, and is stored in the area data storage unit 257 as the area data. Store (S4 to S12). The operation of this area creation processing is shown below.
先ず、ベクトルメモリ252から任意のベクトルをひとつ
とり出し、空のベクトルバッファ256に移動する(S4
〜S6)。次に、このベクトルの終点に始点があり、か
つ、このベクトルの終点のまわりをこのベクトルから負
の角の方向に検索していき、最初に発見したベクトルを
ベクトルメモリ252からとり出し、これもベクトルバッ
ファ256に移動する(S7〜S10)。このとり出し方を
第8図(a)に示す。第8図(a)ではベクトル81から負の角
の方向(矢印85)に従って検索した結果、該当するベク
トル83をとり出している。同様に、ベクトルバッファ25
6に今移動したばかりのベクトルと接続関係のあるベク
トルをとり出し、ベクトルバッファ256に移動する、と
いうように、連鎖的に処理を繰り返す(S7〜S11)。
もし、とり出したばかりのベクトルの終点が、ベクトル
バッファ256内にあるベクトルの始点のいづれかと一致
した場合は、この始点から終点までの一連のベクトル群
によって形成される閉図形の領域データを領域データ格
納部257に格納する(S11〜S12)。このときの閉図形
が形成される様子を第8図(b),(c)に示す。同図(b)に示
すように、閉図形が左まわりのベクトルで構成されてい
る場合は、閉図形の内側が導体箔の領域、同図(c)に示
すように、閉図形が右まわりのベクトルで構成されてい
る場合は閉図形の外側が導体箔が存在する領域であると
して、その領域データを領域データ格納部257に格納す
る。又、閉図形が形成される前に接続関係のあるベクト
ルが発見できなくなった場合は、ベクトルバッファ256
を空にして、先に述べた任意のベクトルをとり出す作業
からやり直す(S9,S4〜S12)。閉図形が形成でき
た場合も、ベクトルバッファ256を空にして、任意のベ
クトルをとり出す作業からの一連の処理を行う(S12,
S4〜S12)。このように処理をベクトルメモリ252の
中のベクトルデータがなくなるまで繰り返す。以上述べ
た領域作成処理を第4図(c)のベクトルデータについて
施した場合を第4図(d)に示す。従って、第4図(a)のパ
ターンデータによって3つに分離された領域43〜45(斜
線部)が認識されたことになる。First, an arbitrary vector is taken out from the vector memory 252 and moved to an empty vector buffer 256 (S4
~ S6). Next, there is a start point at the end point of this vector, and the search is performed around the end point of this vector in the direction of the negative angle from this vector, and the first found vector is fetched from the vector memory 252. It moves to the vector buffer 256 (S7-S10). This taking out method is shown in FIG. 8 (a). In FIG. 8 (a), as a result of searching from the vector 81 in the direction of the negative angle (arrow 85), the corresponding vector 83 is extracted. Similarly, vector buffer 25
The vector having a connection relationship with the vector just moved to 6 is taken out, and moved to the vector buffer 256, and the processing is repeated in a chained manner (S7 to S11).
If the end point of the vector just fetched matches one of the start points of the vectors in the vector buffer 256, the area data of the closed figure formed by the series of vector groups from this start point to the end point is set as the area data. The data is stored in the storage unit 257 (S11 to S12). The manner in which a closed figure is formed at this time is shown in FIGS. 8 (b) and 8 (c). When the closed figure is composed of left-handed vectors as shown in Figure (b), the inside of the closed figure is the area of the conductor foil, and as shown in Figure (c), the closed figure is right-handed. In the case of the vector, the area data is stored in the area data storage unit 257 assuming that the area outside the closed figure is the area where the conductor foil exists. If a vector with a connection relationship cannot be found before the closed figure is formed, the vector buffer 256
Is emptied, and the above-described operation for extracting an arbitrary vector is started again (S9, S4 to S12). Even when a closed figure can be formed, the vector buffer 256 is emptied and a series of processes from the work of extracting an arbitrary vector is performed (S12,
S4 to S12). In this way, the process is repeated until there is no vector data in the vector memory 252. FIG. 4 (d) shows a case where the above-described region creation processing is applied to the vector data of FIG. 4 (c). Therefore, the areas 43 to 45 (shaded areas) divided into three by the pattern data of FIG. 4 (a) are recognized.
先に述べたようにこれらの処理で認識した領域と論理的
な部品の位置情報とを比較部27で比較し、部品が正しく
領域内に内包されているかを検証する事により、接続の
検証が行える。As described above, the comparison unit 27 compares the area recognized by these processes with the positional information of the logical component, and verifies whether the component is correctly included in the area, thereby verifying the connection. You can do it.
(発明の効果) 以上詳細に説明したように本発明によれば、印刷配線板
用CADシステムにおいて、電源・アース層の導体箔の
領域を認識する認識手段を設けたことにより、領域分離
された電源・アース層の接続の自動検証が可能となり、
また、領域認識部において、パターンの外郭部のベクト
ルデータ化、ベクトルデータの分割・削除加工をし、こ
のデータにより閉図形を形成するベクトルの検索及び領
域内外を認識しているので、領域の内外の判定が高速に
行え、判定した領域データの作成もベクトルの方向と始
終点座標で簡単に行うことができ、作成した領域は冗長
性を持たず、不良発生の減少などの効果が期待できる。(Effects of the Invention) As described in detail above, according to the present invention, in the printed wiring board CAD system, the area is separated by providing the recognition means for recognizing the area of the conductor foil of the power / ground layer. It is possible to automatically verify the connection of the power supply / ground layer,
In addition, the area recognition unit converts the outer portion of the pattern into vector data, divides and deletes the vector data, and uses this data to search for a vector that forms a closed figure and recognize the inside and outside of the area. The determination can be performed at high speed, and the determined area data can be easily created with the vector direction and the start / end coordinates. The created area does not have redundancy, and an effect such as the reduction of defects can be expected.
第1図は本発明の一実施例を示すシステム構成図、第2
図は領域認識部の内部構成図、第3図は領域認識部の動
作を示すフローチャート、第4図(a)〜(d)は領域認識部
の認識過程を示すパターン図、第5図はデータ変換部の
動作説明図、第6図(a),(b)は交点検出部の動作説明
図、第7図は重なり検出部の動作説明図、第8図(a),
(b),(c)は領域作成処理部の動作説明図、第9図は多層
印刷配線板の断面図、第10図は電源・アース層の領域の
説明図、第11図は従来の印刷配線板用CADシステムの
構成図である。 10……ディジタイザ、20a……処理装置、 21……入力部、22……パターンデータ格納部、 23……出力部、24……表示部、 25……領域認識部、 26……部品論理・配置入力部、 27……比較部、28……検出結果出力部、 30……表示装置、40……記録装置、 50……記憶装置、60……印刷装置、 251……データ変換部、252……ベクトルメモリ、 253……交点検出部、254……重なり検出部、 255……領域作成処理部、 256……ベクトルバッファ、 257……領域データ格納部。FIG. 1 is a system configuration diagram showing an embodiment of the present invention, and FIG.
FIG. 4 is an internal block diagram of the area recognition unit, FIG. 3 is a flowchart showing the operation of the area recognition unit, FIGS. 4 (a) to 4 (d) are pattern diagrams showing the recognition process of the area recognition unit, and FIG. 6 (a) and 6 (b) are operation explanatory diagrams of the intersection detection unit, FIG. 7 is operation explanatory diagrams of the overlap detection unit, and FIG. 8 (a) and FIG.
(b) and (c) are explanatory views of the operation of the area creation processing unit, FIG. 9 is a cross-sectional view of the multilayer printed wiring board, FIG. 10 is an explanatory view of the area of the power supply / ground layer, and FIG. 11 is conventional printing. It is a block diagram of the CAD system for wiring boards. 10 ... Digitizer, 20a ... Processor, 21 ... Input section, 22 ... Pattern data storage section, 23 ... Output section, 24 ... Display section, 25 ... Area recognition section, 26 ... Part logic / Arrangement input unit, 27 ... Comparison unit, 28 ... Detection result output unit, 30 ... Display device, 40 ... Recording device, 50 ... Storage device, 60 ... Printing device, 251 ... Data conversion unit, 252 …… Vector memory, 253 …… Intersection detection unit, 254 …… Overlap detection unit, 255 …… Region creation processing unit, 256 …… Vector buffer, 257 …… Region data storage unit.
Claims (1)
形データを処理する処理装置とを備えた印刷配線板用C
ADシステムにおいて、 前記処理装置に、 前記ディジタイザから入力された各パターンの外輪部を
一定方向まわりのベクトルに変換し、各パターンを構成
するベクトルの交点を検出し、該ベクトルを交点で分割
し、同方向で重複するベクトルを削除して一つのベクト
ルとした後、ベクトルの終点に接続する始点を有するベ
クトルを一定方向の角度に検索することによって閉図形
をなすベクトルの検索を順次全ベクトルについて行い、
各閉図形が右まわりのベクトルと左まわりのベクトルの
いずれで構成されているかによって各閉図形の内側又は
外側のいずれか一方の領域を、それぞれ異なる電源が供
給される印刷配線板の電源層又はアース層の領域として
認識する認識手段と、 該認識手段で認識された各領域に接続すべき部品の電源
及び該部品の配置を示す入力情報と各領域の電源を指定
する入力情報とに基づき、当該領域と部品の配置を比較
することにより、供給すべき電源が部品に供給されるか
否かを検証する検証手段と を設けたことを特徴とする印刷配線板用CADシステ
ム。1. A printed wiring board C comprising a digitizer and a processing device for processing graphic data from the digitizer.
In the AD system, the processing device converts the outer ring portion of each pattern input from the digitizer into a vector around a certain direction, detects an intersection of vectors forming each pattern, and divides the vector at the intersection, After deleting overlapping vectors in the same direction to make one vector, search for vectors that have a start point connected to the end point of the vector at an angle in a certain direction and search for vectors that form a closed figure sequentially for all vectors. ,
Depending on whether each closed figure is composed of a right-handed vector or a left-handed vector, either the inside or the outside area of each closed figure shall be supplied with a different power supply layer of the printed wiring board. Based on the recognition means for recognizing as the area of the ground layer, the input information indicating the power supply of the component to be connected to each area and the layout of the component recognized by the recognition means, and the input information designating the power supply for each area, A CAD system for a printed wiring board, comprising: a verification unit for verifying whether or not the power supply to be supplied is supplied to the component by comparing the area and the arrangement of the component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146946A JPH0634214B2 (en) | 1987-06-15 | 1987-06-15 | CAD system for printed wiring boards |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146946A JPH0634214B2 (en) | 1987-06-15 | 1987-06-15 | CAD system for printed wiring boards |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63311575A JPS63311575A (en) | 1988-12-20 |
| JPH0634214B2 true JPH0634214B2 (en) | 1994-05-02 |
Family
ID=15419152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62146946A Expired - Fee Related JPH0634214B2 (en) | 1987-06-15 | 1987-06-15 | CAD system for printed wiring boards |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634214B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179569A (en) * | 1989-12-08 | 1991-08-05 | Yokogawa Electric Corp | Synthesizing method for contact surface in design of printed circuit board |
-
1987
- 1987-06-15 JP JP62146946A patent/JPH0634214B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 情報処理Vol.22No.8(1981)PP.783〜790 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63311575A (en) | 1988-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0634214B2 (en) | CAD system for printed wiring boards | |
| JP2805538B2 (en) | Printed wiring board connection verification device | |
| JP2933093B2 (en) | Sequence program collation method | |
| JPH11282895A (en) | Electric CAD net data verification method and medium recording electric CAD net data verification program | |
| JP2001256264A (en) | Board design support apparatus and board design support method | |
| JPS63138477A (en) | Control system for fingerprint data flow by fingerprint quality | |
| JP2681951B2 (en) | Electronic component mounting method | |
| JPS5855549B2 (en) | The final stage of the construction of a new building | |
| JPH04139581A (en) | Checking device for printed board | |
| JP3003058B2 (en) | Substrate CAD system | |
| JP2705469B2 (en) | Mask data creation device | |
| JP2000207438A (en) | Printed wiring board design support equipment | |
| JPH10198708A (en) | Drawing verification system | |
| JP2773232B2 (en) | CAD equipment | |
| JP3063415B2 (en) | Computer-aided design equipment for printed wiring boards | |
| Ward | Total verification of printed-circuit artwork | |
| JPH01132134A (en) | Arrangement and wiring method of electronic circuit | |
| JP2933032B2 (en) | Pad data extraction method for specified parts | |
| JPH04205566A (en) | Data verification device for mask pattern design of semiconductor integrated circuits | |
| JPH0523932A (en) | Parts installer | |
| JPH0736952A (en) | Computer aided design system | |
| JPH118313A (en) | Apparatus and method for layout verification | |
| Linders et al. | An interactive system for computer-aided design of printed circuit boards | |
| JP2001282881A (en) | Printed wiring board pattern design apparatus and multilayer pattern processing method | |
| JPH0567162A (en) | Connection relation retrieving device for multilayered printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |