Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0634356B2 - 電気的に消去可能なプログラム可能なメモリ・セルとその製法 - Google Patents
[go: Go Back, main page]

JPH0634356B2 - 電気的に消去可能なプログラム可能なメモリ・セルとその製法 - Google Patents

電気的に消去可能なプログラム可能なメモリ・セルとその製法

Info

Publication number
JPH0634356B2
JPH0634356B2 JP20978986A JP20978986A JPH0634356B2 JP H0634356 B2 JPH0634356 B2 JP H0634356B2 JP 20978986 A JP20978986 A JP 20978986A JP 20978986 A JP20978986 A JP 20978986A JP H0634356 B2 JPH0634356 B2 JP H0634356B2
Authority
JP
Japan
Prior art keywords
line
transistor
read
write
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20978986A
Other languages
English (en)
Other versions
JPS62117196A (ja
Inventor
エイ．タベル ジエームス
シー．スメイリング マイクル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS62117196A publication Critical patent/JPS62117196A/ja
Publication of JPH0634356B2 publication Critical patent/JPH0634356B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明はトランジスタ４個の電気的に消去可能なプロ
グラム可能な固定メモリ・セル及びその製法に関する。
従来の技術及び問題点 典型的なトランジスタ４個の電気的に消去可能なプログ
ラム可能な固定メモリ・セル（ＥＥＰＲＯＭ）はアレー
の４本の線、即ちセンス線、行線、読取線及び書込み線
に結合された、相互接続された４個のトランジスタを持
つている。１つのトランジスタは浮動ゲート形であり、
そのゲートがトンネル装置の陰極に接続される。装置の
プログラミングは、浮動ゲートから電子を取去り又は浮
動ゲートに電子を加えて、浮動ゲートに正又は負の電圧
を残すことにより、浮動ゲートを条件づけることを含
む。電圧が負である場合、浮動ゲート・トランジスタは
読取サイクルの間カツトオフになり、読取サイクルの初
めに読取線に印加されたプリチヤージ電圧の放電が起ら
ない。浮動ゲートの電圧が正であれば、読取サイクルの
間に読取線のプリチヤージ電圧の放電が起り、電圧の値
が下がることが、読取線に結合されたセンス・アンプに
よつて検出される。
読取線をプリチヤージする速度は、浮動ゲートがそれま
でに負又は正の何れに帯電していたかに応じて、典型的
なＥＥＰＲＯＭセルで異なることが判つた。その結果、
２つのプログラミング状態の内の一方のアクセス時間が
一層遅くなる。
問題点を解決する為の手段及び作用 この発明の目的は、或るプログラミング状態に対するア
クセス時間を一層速くした、改良されたトランジスタ４
個のＥＥＰＲＯＭを提供することである。
この発明の別の目的は、ＥＥＰＲＯＭのプログラムされ
る状態に対してアクセス時間を無関係にすること、即
ち、浮動ゲート・トランジスタの浮動ゲートに前の書込
みサイクルの正又は負の電圧の何れが残つているかに関
係なくすることである。
この発明では、トランジスタ４個の形式の電気的に消去
可能なプログラム可能なメモリ・セルを提供する。この
メモリ・セルでは、浮動ゲート・トランジスタのソース
・ドレイン間通路の１端が書込み線に結合され、他端が
読取スイツチを介して読取線に結合される。その制御ゲ
ートがセンス線に接続される。トンネル装置の陰極が浮
動ゲート・トランジスタの浮動ゲートに接続され、陽極
が書込みスイツチを介して書込み線に接続される。読取
及び書込みスイツチの両方の制御部が行線に接続され
る。読取スイツチがオフである選択されなかつた行で
は、浮動ゲート・トランジスタのソース・ドレイン間通
路の１端を読取線に接続する代りに、読取りスイツチの
１端を読取線に結合することにより、浮動ゲート・トラ
ンジスタの浮動ゲートがそれまでに負又は正の何れに帯
電しているかに関係なく、読取線の寄生静電容量には読
取スイツチの１端の静電容量しか加わらない。この為、
読取線のプリチヤージ時間がセルのプログラムされる状
態に無関係になり、この結果アクセス時間は、従来達成
し得るよりも、何れのプログラム状態に対しても同じ速
さ又は一層速くなる。この発明に特有と考えられる新規
な特徴は特許請求の範囲に記載してあるが、この発明自
体並びにその他の特徴及び利点は、以下図面について詳
しく説明する所から最もよく理解されよう。
実施例 第１図について説明すると、従来の典型的のトランジス
タ４個のＥＥＰＲＯＭセルが浮動ゲート・トランジスタ
１０を持ち、そのソース３０が読取線２２に結合され、
ドレイン３２が読取トランジスタ１４のドレイン４４に
接続され、制御ゲート２６がセンス線１８に接続されて
いる。トランジスタ１０の浮動ゲート２８がトンネル・
ダイオード装置１２の陰極３６に接続されている。読取
トランジスタ１４のソース４６が書込み線２４と書込み
トランジスタ１６のソース５２とに接続される。書込み
トランジスタ１６のドレイン５０がトンネル装置１２の
陽極３８に接続される。夫々トランジスタ１４，１６の
ゲート４２，４８が行線２０に共に接続され、トンネル
装置１２のゲート３４がセンス線１８に接続される。
第１図のセルは、浮動ゲート２８の電圧を正又は負の何
れかにする様にプログラムされる。負にするには、セン
ス線１８をプログラミング電圧Ｖpp（典型的には＋１７
ボルト）に高くし、書込み線２４の電圧を０Ｖに下げ、
その後行線２０に選択電圧を印加することにより、トン
ネル装置１２を介して浮動ゲート２８にトンネル作用に
よつて電子を送込む。
浮動ゲート２８を正の電圧に帯電するには、センス線１
８を０Ｖに設定し、書込み線２４をＶppに設定し、選択
電圧を行線２０に印加する。両方のプログラミング動作
の間、読取線２２は浮いている。浮動ゲート２８からト
ンネル作用によつて電子が取出される時、その結果生ず
る浮動ゲート２８の正の電位は、センス線の電圧が０Ｖ
であつても、トランジスタ１０をオンに保つのに十分で
ある。
第１図のＥＥＰＲＯＭセルの読取動作は、書込み線２４
をアースに接続し、読取線２２をプリチヤージし、セン
ス線１８の電圧を約２ボルト（浮動ゲート・トランジス
タの充電及び放電状態に対応する閾値電圧＋Ｖの間の中
間値）に高め、その後行線２０に選択電圧を印加するこ
とで構成される。浮動ゲート２８が負の電位にある場
合、セルを読取る時にトランジスタ１０はオフにとどま
り、読取線２２はプリチヤージ・レベルにとどまる。
浮動ゲート２８が正の電位にある場合、トランジスタ１
０がプリチヤージの間オンであり、行線２０に選択電圧
が印加された時、トランジスタ１０は読取線２２が書込
み線２４に放電することが出来る様にする。読取線に結
合されたセンス・アンプ（図面に示してない）が、読取
サイクルの間に放電したかどうかを検出する。
読取線２２をプリチヤージする時間は、トランジスタ１
０がオフである時に読取線２２に結合される静電容量に
較べて、トランジスタ１０がオンである時は、読取線２
２に結合される静電容量が増加する為に、一層長くな
る。浮動ゲート２８が負の電位を持つ時、トランジスタ
１０は読取動作の間オフであり、読取線２２に静電容量
は読取線の寄生静電容量にトランジスタ１０のソース区
域の静電容量を加えたもので構成される。然し、浮動ゲ
ート２８が正の電位である時、トランジスタ１０は読取
動作の間オンであり、読取線２２の静電容量は読取線２
２の寄生静電容量に、トランジスタ１０のソース３０及
びゲート２６の静電容量及びトランジスタ１０，１４の
共通ドレイン区域の静電容量を加えたものになる。所定
の列の全てのセルに対して読取線２２が共通であるか
ら、１つの列の全てのセルが、その夫々の浮動ゲート２
８が正の電位を持つ様にプログラムされた時、大きなア
レーでは、静電容量の増加が非常に重大になる。
第２図に示す変形のトランジスタ４個のＥＥＰＲＯＭ
は、トランジスタ１０のソース３０を読取線２２ではな
く書込み線２４に結合すると共に、読取トランジスタ１
４のソース４６を書込み線２４ではなく、読取線２２に
結合する。他の点では、回路は第１図と同じである。セ
ルの動作の主な変化は、読取線２２のプリチヤージの
間、選択されていないセルでオフである読取トランジス
タ１４のソースが、オンであるトランジスタ１０のソー
ス３０ではなく、読取線に接続されることである。別の
違いは、一旦行線２０に選択電圧が印加されると、読取
線からの電流がトランジスタ１４をソース４６からドレ
イン４４へ通り、トランジスタ１０をドレイン３２から
ソース３０へ通ることである。第１図では、読取線２２
からの電流がトランジスタ１０，１４を反対向きに通つ
た。
第２図の回路では、プリチヤージの間の読取線２２の静
電容量は、読取線２２の寄生静電容量に、読取線２２に
結合されていて選択されなかつたセルに対するトランジ
スタ１４（この読取トランジスタ１４はオフである）の
ソース領域の静電容量を加えたものである。この為、第
２図の回路のプリチヤージはトランジスタ１０のプログ
ラムされた状態に無関係であり、第１図の回路に対する
両方のプログラムされた状態の内、一番速いプリチヤー
ジ時間と少なくとも同じ速さである。
この発明を実施例について説明したが、この説明はこの
発明を制約するものと解してはならない。以上の説明か
ら、当業者には図示の実施例の種々の変更並びにこの発
明のその他の実施例が容易に考えられよう。従つて、特
許請求の範囲は、この発明の範囲内に含まれるこの様な
全ての変更又は実施例を包括するものであることを承知
されたい。
以上の説明に関連して、更に下記の項を開示する。
(1) 導電性の読取、書込み、センス及び行線に結合さ
れた、相互接続されたトランジスタを持つ形式の電気的
に消去可能なプログラム可能なメモリ・セルに於て、前
記センス線に接続された制御ゲート、ソース・ドレイン
間導電通路及び半導体本体の面にある浮動ゲートを持つ
浮動ゲート・トランジスタと、半導体本体の面に陰極及
び陽極を持つていて、該陰極が前記浮動ゲートに接続さ
れているトンネル装置と、前記半導体本体の面にあつ
て、前記読取線及び前記浮動ゲート・トランジスタのソ
ース・ドレイン間通路の１端の間に結合され、前記行線
の電圧が非選択値から選択値に変化することに応答し
て、非導電状態から導電状態に可逆的に切換え可能な読
取スイツチと、前記半導体本体の面にあつて、前記書込
み線及び前記トンネル装置の陽極の間に結合され、前記
行線の電圧が非選択値から選択値に変化することに応答
して、非導電状態から状態に可逆的に切換え可能な書込
みスイツチとを有し、前記浮動ゲート・トランジスタの
ソース・ドレイン間通路の他端が前記書込み線に接続さ
れ、前記センス線及び前記書込み線の間の電圧がトンネ
ル閾値を越えたことに応答して、前記トンネル装置が前
記陰極へ又は該陰極から電子のトンネル作用を生ずる様
に作用する電気的に消去可能なプログラム可能なメモリ
・セル。
(2) 第(1)項に記載した電気的に消去可能なプログラム
可能なメモリ・セルに於て、前記トンネル装置が前記セ
ンス線に接続されたトンネル制御ゲートを持つていて、
該トンネル装置のゲートから陽極への電圧が閾値を越え
たことに応答して、電子が陰極及び陽極の間をトンネル
作用で通る様にした電気的に消去可能なプログラム可能
なメモリ・セル。
(3) 第(1)項に記載した電気的に消去可能なプログラム
可能なメモリ・セルに於て、前記読取スイツチが読取ト
ランジスタであつて、前記行線に接続されたゲート及び
１端で前記浮動ゲート・トランジスタのソース・ドレイ
ン間通路に結合され且つ他端で前記読取線に結合された
ソース・ドレイン間通路を持つている電気的に消去可能
なプログラム可能なメモリ・セル。
(4) 第(3)項に記載した電気的に消去可能なプログラム
可能なメモリ・セルに於て、前記書込みスイツチが書込
みトランジスタであつて、１端で前記トンネル装置の陽
極に結合され且つ他端で前記書込み線に結合されたソー
ス・ドレイン間通路を持つている電気的に消去可能なプ
ログラム可能なメモリ・セル。
(5) 第(4)項に記載した電気的に消去可能なプログラム
可能なメモリ・セルに於て、前記浮動ゲート・トランジ
スタのドレインが前記読取トランジスタのドレインに接
続され、前記書込みトランジスタのドレインが前記トン
ネル装置の陽極に接続される電気的に消去可能なプログ
ラム可能なメモリ・セル。
(6) 浮動ゲート・トランジスタ、読取トランジスタ、
書込みトランジスタ及びトンネル装置と、関連した導電
性の読取、書込み、センス及び行線を半導体本体の面に
持つトランジスタ４個の電気的に消去可能なプログラム
可能なメモリ・セルを作る方法に於て、前記浮動ゲート
・トランジスタのソース・ドレイン間通路の１端を前記
書込み線に接続すると共に多端を前記読取トランジスタ
のソース・ドレイン間通路を介して前記読取線に接続
し、前記トンネル装置の陰極を前記浮動ゲート・トラン
ジスタの浮動ゲートに接続すると共に、その陽極を前記
書込みトランジスタのソース・ドレイン間通路を介して
前記書込み線に接続し、且つそのゲートを前記センス線
に接続し、前記読取及び書込みトランジスタのゲートを
前記行線に接続する工程を含む方法。
【図面の簡単な説明】
第１図は典型的なトランジスタ４個のＥＥＰＲＯＭの回
路図、第２図はこの発明の好ましい実施例に従つて変形
したトランジスタ４個のＥＥＰＲＯＭの回路図である。 主な符号の説明 １０：浮動ゲート・トランジスタ １２：トンネル装置 １４：読取トランジスタ １６：書込みトランジスタ １８：センス線 ２０：行線 ２２：読取線 ２４：書込み線

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】導電性の読取、書込み、センス及び行線に
    結合された相互接続されたトランジスタを持つ形式の電
    気的に消去可能なプログラム可能なメモリ・セルに於
    て、前記センス線に接続された制御ゲート、ソース・ド
    レイン間導電通路及び半導体本体の面にある浮動ゲート
    を持つ浮動ゲート・トランジスタと、半導体本体の面に
    陰極及び陽極を持つていて、該陰極が前記浮動ゲートに
    接続されているトンネル装置と、前記半導体本体の面に
    あつて、前記読取線及び前記浮動ゲート・トランジスタ
    のソース・ドレイン間通路の１端の間に結合され、前記
    行線の電圧が非選択値から選択値に変化することに応答
    して、非導電状態から導電状態に可逆的に切換え可能な
    読取スイツチと、前記半導体本体の面にあつて、前記書
    込み線及び前記トンネル装置の陽極の間に結合され、前
    記行線の電圧が非選択値から選択値に変化することに応
    答して、非導電状態から導電状態に可逆的に切換え可能
    な書込みスイツチとを有し、前記浮動ゲート・トランジ
    スタのソース・ドレイン間通路の他端が前記書込み線に
    接続され、前記センス線及び前記書込み線の間の電圧が
    トンネル閾値を越えたことに応答して、前記トンネル装
    置が前記陰極へ又は該陰極から電子のトンネル作用を生
    ずる様に作用する電気的に消去可能なプログラム可能な
    メモリ・セル。
  2. 【請求項２】浮動ゲート・トランジスタ、読取トランジ
    スタ、書込みトランジスタ及びトンネル装置と、関連し
    た導電性の読取、書込み、センス及び行線を半導体本体
    の面に持つトランジスタ４個の電気的に消去可能なプロ
    グラム可能なメモリ・セルを作る方法に於て、前記浮動
    ゲート・トランジスタのソース・ドレイン間通路の１端
    を前記書込み線に接続すると共に他端を前記読取トラン
    ジスタのソース・ドレイン間通路を介して前記読取線に
    接続し、前記トンネル装置の陰極を前記浮動ゲート・ト
    ランジスタの浮動ゲートに接続すると共に、その陽極を
    前記書込みトランジスタのソース・ドレイン間通路を介
    して前記書込み線に接続し、且つそのゲートを前記セン
    ス線に接続し、前記読取及び書込みトランジスタのゲー
    トを前記行線に接続する工程を含む方法。
JP20978986A 1985-09-09 1986-09-08 電気的に消去可能なプログラム可能なメモリ・セルとその製法 Expired - Lifetime JPH0634356B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/773,492 US4695979A (en) 1985-09-09 1985-09-09 Modified four transistor EEPROM cell
US773492 1985-09-09

Publications (2)

Publication Number Publication Date
JPS62117196A JPS62117196A (ja) 1987-05-28
JPH0634356B2 true JPH0634356B2 (ja) 1994-05-02

Family

ID=25098469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20978986A Expired - Lifetime JPH0634356B2 (ja) 1985-09-09 1986-09-08 電気的に消去可能なプログラム可能なメモリ・セルとその製法

Country Status (2)

Country Link
US (1) US4695979A (ja)
JP (1) JPH0634356B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796228A (en) * 1986-06-02 1989-01-03 Texas Instruments Incorporated Erasable electrically programmable read only memory cell using trench edge tunnelling
JPH0719880B2 (ja) * 1987-01-23 1995-03-06 日本電気株式会社 相補型メモリセルマトリックス
IT1231902B (it) * 1987-10-20 1992-01-15 Sgs Microelettronica Spa Memoria elettronica cmos di sola lettura a funzionamento statico
US4858185A (en) * 1988-01-28 1989-08-15 National Semiconductor Corporation Zero power, electrically alterable, nonvolatile latch
US5101378A (en) * 1988-06-15 1992-03-31 Advanced Micro Devices, Inc. Optimized electrically erasable cell for minimum read disturb and associated method of sensing
US4935648A (en) * 1988-06-15 1990-06-19 Advance Micro Devices, Inc. Optimized E2 pal cell for minimum read disturb
US5005155A (en) * 1988-06-15 1991-04-02 Advanced Micro Devices, Inc. Optimized electrically erasable PLA cell for minimum read disturb
JP2595051B2 (ja) * 1988-07-01 1997-03-26 株式会社日立製作所 半導体集積回路
US5055897A (en) * 1988-07-27 1991-10-08 Intel Corporation Semiconductor cell for neural network and the like
US5262846A (en) * 1988-11-14 1993-11-16 Texas Instruments Incorporated Contact-free floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates
US4999525A (en) * 1989-02-10 1991-03-12 Intel Corporation Exclusive-or cell for pattern matching employing floating gate devices
US4904881A (en) * 1989-02-10 1990-02-27 Intel Corporation EXCLUSIVE-OR cell for neural network and the like
US4961002A (en) * 1989-07-13 1990-10-02 Intel Corporation Synapse cell employing dual gate transistor structure
US5028810A (en) * 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
US4956564A (en) * 1989-07-13 1990-09-11 Intel Corporation Adaptive synapse cell providing both excitatory and inhibitory connections in an associative network
US5057446A (en) * 1990-08-06 1991-10-15 Texas Instruments Incorporated Method of making an EEPROM with improved capacitive coupling between control gate and floating gate
US5272098A (en) * 1990-11-21 1993-12-21 Texas Instruments Incorporated Vertical and lateral insulated-gate, field-effect transistors, systems and methods
EP0487022B1 (en) * 1990-11-23 1997-04-23 Texas Instruments Incorporated A method of simultaneously fabricating an insulated gate-field-effect transistor and a bipolar transistor
US5355007A (en) * 1990-11-23 1994-10-11 Texas Instruments Incorporated Devices for non-volatile memory, systems and methods
US5429959A (en) * 1990-11-23 1995-07-04 Texas Instruments Incorporated Process for simultaneously fabricating a bipolar transistor and a field-effect transistor
US5296393A (en) * 1990-11-23 1994-03-22 Texas Instruments Incorporated Process for the simultaneous fabrication of high-and-low-voltage semiconductor devices, integrated circuit containing the same, systems and methods
US5364801A (en) * 1990-12-17 1994-11-15 Texas Instruments Incorporated Method of forming a charge pump circuit
JP3137993B2 (ja) * 1991-01-16 2001-02-26 富士通株式会社 不揮発性半導体記憶装置
US5273926A (en) * 1991-06-27 1993-12-28 Texas Instruments Incorporated Method of making flash EEPROM or merged FAMOS cell without alignment sensitivity
US5225700A (en) * 1991-06-28 1993-07-06 Texas Instruments Incorporated Circuit and method for forming a non-volatile memory cell
US5331590A (en) * 1991-10-15 1994-07-19 Lattice Semiconductor Corporation Single poly EE cell with separate read/write paths and reduced product term coupling
US5218568A (en) * 1991-12-17 1993-06-08 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell, an array of such cells and methods for making and using the same
US5748525A (en) * 1993-10-15 1998-05-05 Advanced Micro Devices, Inc. Array cell circuit with split read/write line
JPH09512658A (ja) * 1994-04-29 1997-12-16 アトメル・コーポレイション 高速で、不揮発性の電気的にプログラム可能で、かつ消去可能なセルおよび方法
US5838040A (en) * 1997-03-31 1998-11-17 Gatefield Corporation Nonvolatile reprogrammable interconnect cell with FN tunneling in sense
US5914904A (en) * 1996-10-01 1999-06-22 Altera Corporation Compact electrically erasable memory cells and arrays
US6741500B2 (en) * 2002-10-04 2004-05-25 Hpl Technologies, Inc. One-time-programmable bit cell with latch circuit having selectively programmable floating gate transistors
FR3048114B1 (fr) * 2016-02-22 2018-03-30 Stmicroelectronics (Rousset) Sas Procede d'amelioration de l'operation d'ecriture dans une memoire eeprom et dispositif correspondant

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034198B2 (ja) * 1980-11-26 1985-08-07 富士通株式会社 不揮発性メモリ
US4628487A (en) * 1984-08-14 1986-12-09 Texas Instruments Incorporated Dual slope, feedback controlled, EEPROM programming

Also Published As

Publication number Publication date
JPS62117196A (ja) 1987-05-28
US4695979A (en) 1987-09-22

Similar Documents

Publication Publication Date Title
US4695979A (en) Modified four transistor EEPROM cell
US4715014A (en) Modified three transistor EEPROM cell
US4435786A (en) Self-refreshing memory cell
US5583808A (en) EPROM array segmented for high performance and method for controlling same
US5245570A (en) Floating gate non-volatile memory blocks and select transistors
EP0052566A2 (en) Electrically erasable programmable read-only memory
US6141250A (en) Non-volatile semiconductor memory device
US4451905A (en) Electrically erasable programmable read-only memory cell having a single transistor
JPS61265869A (ja) 電気的に変更可能な不揮発性フローティングゲートデバイス及び集積回路メモリデバイス
US4999812A (en) Architecture for a flash erase EEPROM memory
JPH0143400B2 (ja)
KR930001735B1 (ko) 반도체 기억장치
US5912837A (en) Bitline disturb reduction
US4354255A (en) Random access memory with volatile and non-volatile storage
US5181188A (en) Semiconductor memory device
US4635229A (en) Semiconductor memory device including non-volatile transistor for storing data in a bistable circuit
US6284601B1 (en) Method for fabricating electrically selectable and alterable memory cells
JP3737276B2 (ja) 半導体記憶装置
US4379343A (en) Electrically erasable programmable read-only memory cell having a shared diffusion
US4845680A (en) Nonvolatile semiconductor memory device
JP2510521B2 (ja) Ｅｅｐｒｏｍ装置
JPS6120958B2 (ja)
KR930008413B1 (ko) 반도체기억장치
US4423491A (en) Self-refreshing memory cell
US5808940A (en) Nonvolatile semiconductor memory