JPH0636636B2

JPH0636636B2 - デイジタルトランク

Info

Publication number: JPH0636636B2
Application number: JP13316784A
Authority: JP
Inventors: 裕二泉田; 卓司迎町
Original assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd; Hitachi Microcomputer Engineering Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1984-06-29
Filing date: 1984-06-29
Publication date: 1994-05-11
Anticipated expiration: 2009-05-11
Also published as: JPS6113899A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、ディジタルトランクに関し、更に詳しくは、
例えばディジタル交換機とＰＣＭ伝送装置のように互い
に異なるデータ伝送速度をもつ２つの端局装置間を接続
し、送受信フレームのタイムスロット変換を行うディジ
タルトランクに関する。

〔発明の背景〕

従来、ディジタル交換機のネットワークでは、信号の多
重度を高め、装置の小形化と経済性を向上させるため
に、例えば、８，１９２Ｍｂ／ｓの高速のデータ伝送速
度が採用され、符号化方式として、論理回路での処理に
適した非零復帰符号（ＮＲＺ：Non Return to Zero）符
号方式を採用してＰＣＭ信号を伝送している。

一方、欧州諸国で標準方式として採用され、世界的に広
まっている「ＣＥＰＴ方式」と呼ばれるＰＣＭ伝送装置
では、圧伸特性として１３折線近似のＡ−対数圧伸則を
採用し、各フレームを、通話（音声）用として３０チャ
ネル（第１〜第１５、第１７〜第３１タイムスロッ
ト）、フレーム同期用（第０タイムスロット）および
「シグナリング」と呼ばれる制御信号用（第１６タイム
スロット）として２チャネル（以下の説明では、通話用
以外のこれらのタイムスロットを併せて「信号タイムス
ロット」と呼ぶ）、合計３２チャネル（３２タイムスロ
ット）で構成しており、その伝送速度（ビットレート）
は、６４Ｋｂ／ｓを０次群とした場合、１次群は２，０
４８Ｍｂ／ｓ、２次群は、８，４４８Ｍｂ／ｓとなって
いる。また、符号化方式としては、ＨＤＢ３(High Dens
ity Bipolar)と呼ばれる高密度バイポーラ符号を採用し
てＰＣＭ信号を伝送している。

このため、ディジタル交換機網（以下、交換機のネット
ワークと呼ぶ）とＰＣＭ伝送装置とを接続する場合、そ
れらの間にＰＣＭ信号相互交換のためのインターフェー
ス（以下、ディジタルトランクと呼ぶ）を介在させ、こ
こで、ＨＤＢ３−ＮＲＺの信号変換と共に、信号タイム
スロットの抽出／挿入、音声をタイムスロットの速度変
換などの処理を行わせている。

第２図は、ＰＣＭ伝送装置からディジタルトランクに向
かうＣＥＰＴ−１次群のＰＣＭ信号のフレーム構成を示
す。１フレームは１２５μｓで、数字「０」〜「３１」
はタイムスロット番号（ＴＳNO.）を示す。第０タイム
スロットには、同期用または対局警報用の制御信号（信
号１）が挿入され、第１６タイムスロットには、局間信
号方式が回線個別信号方式の場合にはシグナリング信
号、局間信号方式が共通線信号方式の場合には通話もし
くはシグナリング信号（信号２）が挿入される。

ＰＣＭ伝送装置は、上述したフレームを１６個連続さ
せ、１つのマルチフレームを形成している。

第３図は交換機のネットワークからディジタルトランク
に向かう伝送速度が８，１９２Ｍｂ／ｓのＰＣＭ信号の
フレーム構成を示す。１フレームは１２５μｓで、合計
１２８チャネルからなり、第０〜第３、第６４〜第６７
の計８タイムスロット（ＴＳNO.）が、交換機とディジ
タルトランクとの間の制御信号（制御１、制御２）用の
チャネルとして、残り１２０のタイムスロットが通話信
号およびシグナリング信号用のチャネルとして割り当て
られる。

第４図は、ＰＣＭ伝送装置１と交換機のネットワーク１
１との間に設けられた従来のディジタルトランクの構成
を示すブロック図である。

第４図において、２ＡはＰＣＭ伝送装置１から交換機の
ネットワーク１１に向かう上り回線に設けられたコード
変換部、２Ｂは交換機のネットワーク１１からＰＣＭ伝
送装置１に向かう下り回線に設けられたコード交換部、
３は上りＰＣＭ信号フレーム中の信号タイムスロットの
内容（シグナリング等の制御信号）を抽出する信号タイ
ムスロット抽出部、４Ａは上りＰＣＭ信号フレームの信
号タイムスロットから抽出された制御信号を記憶するた
めの信号メモリ、４Ｂは下りＰＣＭ信号フレームの信号
タイムスロットに挿入すべき制御信号を記憶するための
信号メモリ、１２は下りＰＣＭ信号フレームの信号タイ
ムスロットに制御信号を挿入するための信号タイムスロ
ット挿入部である。また、５Ａ、５Ｂ、８Ａ、８Ｂ、１
０Ａ、１０Ｂはアドレスセレクタ、６Ａは上り回線にお
ける伝送速度をＰＣＭ伝送装置１側の速度から交換機ネ
ットワーク１１側の速度に交換するための伝送速度変換
部、６Ｂは下り回線において信号伝送速度を交換機側の
速度からＰＣＭ側の速度に変換するための伝送速度変換
部、７Ａ、７Ｂはタイムスロットの入替えのために利用
される上り回線用および下り回線用の通話路メモリ、９
Ａ、９Ｂはタイムスロットの入替え制御のためのスロッ
ト情報を記憶する制御メモリ、１３は折返し試験部、１
４は信号メモリ４Ａおよび４Ｂのアドレスを指定するた
めのカウンタ、１５はマイクロプロセッサ（ＭＰＵ）、
１６は交換機の制御装置、１７は複数のディジタルトラ
ンクの入出力を交換機に接続するためのハイウェイ、１
８は上記マイクロプロセッサ１５と交換機制御装置１６
との間を接続するリンク線を示す。

なお、上記ＰＣＭ伝送装置１と交換機のネットワーク１
１との間のハイウェイ１７は、例えば８，１９２Ｍｂ／
ｓの伝送速度を有し、伝送速度２，０４８Ｍｂ／ｓのデ
ィジタルトランク１９を４回路複式接続して伝送速度を
整合している。

上記従来のディジタルトランク１９において、ＰＣＭ伝
送装置１から送出される第２図に示す上りＰＣＭ信号
は、コード変換部２ＡにおいてＨＤＢ３符号からＮＲＺ
符号に変換された後、信号タイムスロット抽出部３によ
って、ＴＳNO.が「０」および「１６」の信号タイムス
ロットの情報が抽出される。カウンタ１４は、ＴＳNO.
「０」のタイムスロットを基準にして８，１９２Ｍｂ／
ｓのクロック計数動作を行い、マルチフレームを構成す
る各フレームのフレーム番号やタイムスロット番号（Ｔ
ＳNO.）に対応する計数値をメモリアドレスあるいはタ
イミング信号として出力する。

上記信号タイムスロット抽出部３によって抽出されたＴ
ＳNO.「０」および「１６」の信号タイムスロットの内
容は、カウンタ１４からアドレスセレクタ５Ａを介して
与えられるアドレスに従って、信号メモリ４Ａにフレー
ムＮｏ順、ＴＳNO.順に書込まれる。なお、信号メモリ
４Ａに格納された上記信号タイムスロットの内容は、Ｍ
ＰＵ１５によって順次に読出され、リンク線１８を経由
して、交換機の制御装置１６に制御情報として送られ
る。

上記ＰＣＭ信号中のＴＳNO.「１〜１５」、「１７〜３
１」の通話タイムスロットの情報は、通常の動作時にお
いては折返し試験部１３を素通りして、伝送度変換部６
Ａに送り込まれ、２，０４８Ｍｂ／ｓから４倍の８，１
９２Ｍｂ／ｓに速度変換された後、カウンタ１４からア
ドレスセレクタ８Ａを通して与えられるタイムスロット
番号（ＴＳNO.）と対応したアドレスに従って、通話路
メモリ７Ａに順次に書込まれる。

ＭＰＵ１５は、制御装置１６が割当てたハイウェイ１７
上の１２０個のタイムスロットのうちの空き状態にある
タイムスロット番号を、アドレスセレクタ１０Ａを介し
て与えたアドレスと対応させて制御メモリ９Ａ内に書込
む。

上記制御メモリ９Ａに格納された空きタイムスロット番
号は、アドレスセレクタ１０Ａを通して入力される上記
カウンタ１４が指定するＴＳNO.対応のアドレスで読み
出され、アドレスセレクタ８Ａを介して、該当する通話
タイムスロット情報の読み出しアドレスとして通話路メ
モリ７Ａに与えられる。これによって、通話路メモリ７
Ａから通話タイムスロット情報がランダムに読み出さ
れ、ハイウェイ１７を経由して交換機のネットワーク１
１に送られる（ランダム読出）。

一方、交換機のネットワーク１１から、ハイウェイ１７
を介して、ディジタルトランク１９に送り込れた第３図
に示す下りＰＣＭ信号は、上述した上り方向の通話タイ
ムスロットが通話路メモリ７Ａに書き込まれたのと同様
に、通話路メモリ７Ｂに順次に書き込まれた後、ランダ
ムに読み出され、伝送速度変換部６Ｂによって、８，１
９２Ｍｂ／ｓから２，０４８Ｍｂ／ｓに速度変換され
る。

タイムスロット情報のうち、第２図のＴＳNO.が
「０」、「１６」の信号タイムスロットに設定すべき制
御情報は、制御装置１６の指示を受けたＭＰＵ１５がア
ドレスセレクタ５Ｂを介して与えるフレーム信号に対応
したアドレスに従って信号メモリ４Ｂに書込まれ、カウ
ンタ１４からアドレスセレクタ５Ｂを介して与えられる
フレームNO.、スロットNO.と対応するアドレスによって
読出されて、信号タイムスロット挿入部１２へ送られ
る。

上記信号タイムスロット挿入部１２は、通話タイムスロ
ット（ＴＳNO.「１〜１５」および「１７〜「３１」）
に該当する期間には、伝送速度変換部６Ｂからの出力を
選択してコード変換部２Ｂに送り、信号タイムスロット
（ＴＳNO.「０」および「１６」）に該当する期間に
は、信号メモリ４Ｂから出力された上記制御情報をコー
ド変換部２Ｂに送る。

コード変換部２Ｂに、信号タイムスロット挿入部１２か
ら受け取ったＮＲＺ符号のＰＣＭ信号をＨＤＢ３符号の
ＰＣＭ信号に変換し、ＰＣＭ伝送装置１に送出する。

上述した動作は、回線個別信号方式の場合であるが、共
通線信号方式の場合には、ＴＳNO.が「１６」の信号タ
イムスロットが共通線用のデータ情報または通話用とし
て用いられるため、通話路メモリ７Ａ、７Ｂ、および制
御メモリ９Ａ、９Ｂにおいて、ＴＳNO.が「１６」のタ
イムスロット情報も処理できる構成にし、また、信号タ
イムスロット挿入部１２において、ＴＳNO.が「１６」
のタイムスロット情報を通過できる構成にする。すなわ
ち、通話メモリ７Ａ、７Ｂに１２８タイムスロット分の
情報記憶容量をもたせておおく。

折返し試験部１３は、交換機のネットワーク１１とディ
ジタルトランク１９との間の接続動作の正常性をチェッ
クするためのものである。

制御装置１６からＭＰＵ１５に折り返し試験の実行命令
を与えると、上記ＭＰＵからの制御によって折り返し試
験部が動作し、伝送速度変換部６Ｂから受信した下りＰ
ＣＭ信号の任意の１タイムスロット分の情報を一時記憶
し、それを上りＰＣＭ信号の任意にタイムスロットに挿
入して折返す。交換機のネットワーク１１側では、自分
で送出した下りＰＣＭ信号の内容と折返し試験部１３が
折り返した受信ＰＣＭ信号の内容とを照合チェックする
ことによって、装置間の接続状態の正常性を確認でき
る。

ここで、第４図に示した従来のディジタルトランクの各
メモリが必要とする容量を求めてみると、１マルチフレ
ームが、各フレームにそれぞれＴＢNO.が「０」と「１
６」の２つのタイムスロットを有する１６フレームから
なっていることから、信号メモリ４Ａ、４Ｂにそれぞれ
３２ｗ×８bit、通話路メモリ７Ａ、７Ｂには、８，１
９２Ｍｂ／ｓの１フレーム（１２８タイムスロット）分
の情報量としてそれぞれ１２８ｗ×８bit、制御メモリ
９Ａ、９Ｂには、１２８個部のアドレス情報量としてそ
れぞれ１２８ｗ×７bit、合計では４，３５２bitの容量
が必要となる。

また、独立した６個のメモリをアクセスするために、ア
ドレスセクレタなどの制御回路も６組用意する必要があ
る。なお、複数タイムスロットを同時に扱って折返し試
験を行えるようにしようとすると、メモリＩＣや制御回
路が複数組必要となり、部品数が増加してコストが高
く、小型化できない等の欠点がある。

〔発明の目的〕

本発明の目的は、部品数を減少でき、低コストで小型化
が可能な、タイムスロット変換機能をもったディジタル
トランクを提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明によるディジタルトラ
ンクは、ディジタル変換機から受信した第１の伝送速度
をもつ第１のＰＣＭ信号フレームとＰＣＭ伝送装置から
受信した第２の伝送速度をもつ第２のＰＣＭ信号フレー
ムの各タイムスロットの情報を一時的に記憶するための
通話路メモリと、上記通話路メモリをアクセスするため
のアドレス情報を記憶するための制御メモリと、所定の
順序で上記制御メモリおよび上記通話路メモリを周期的
にアクセスするためのアドレスを発生するアドレス発生
手段と、ディジタル交換機の制御装置と通信するプロセ
ッサとを備え、上記通話路メモリに、受信した第１（下
り）、第２（上り）のＰＣＭ信号フレームの通話情報お
よび制御情報（信号）を記憶するための上り通話領域、
下り通話領域、上り信号領域および下り信号領域を設
け、上記制御メモリに、上記通話路メモリの上り通話領
域と下り通話領域からの通話情報読み出しアドレスを記
憶するための上り領域と下り領域とを設けておき、上記
第１、第２のＰＣＭ信号フレームの伝送速度の関係によ
って決まる所定の頻度とタイミングで、上記アドレス生
成手段またはマイクロプロセッサから上記通話路メモリ
および上記制御メモリをアクセスするための読み出し／
書き込みアドレスを発生させ、上記通話路メモリからの
通話情報の読み出しは上記制御メモリから読み出したア
ドレスで行うことを特徴とする。

本発明の構成によれば、ディジタル交換機で扱う第１の
ＰＣＭ信号フレームのタイムスロットと、ＰＣＭ伝送装
置で扱う第２のＰＣＭ信号フレームのタイムスロットと
の対応関係に応じて、上記通話路メモリの各領域のアク
セス頻度と順序を制御することによって、簡単な構成
で、上記第１、第２の信号フレーム間のタイムスロット
の変換と速度の変換を行うことができる。

〔発明の実施例〕

以下、本発明の実施例を図面により説明する。

第１図は、ＰＣＭ伝送装置と交換機ネットワーク１１と
の間に接続される本発明によるディジタルトランク２７
の１実施例を示すブロック構成図である。図において、
２０は通話路メモリ、２１、２３はアドレスセレクタ、
２２は制御メモリ、２４はマルチプレクサ、２５はデマ
ルチプレクサ、２６はアドレス作成部であり、その他の
回路要素で第１図と同一要素には同一符号を付して示し
てある。

第５図(a)は、上記通話路メモリ２０に記憶されるタイ
ムスロット情報の記憶領域の割付図であり、１つのメモ
リ内に、上り／下り対応にＰＣＭ信号の通話タイムスロ
ット情報を記憶するための領域（以下、通話領域とい
う）５０、５２と、上り／下り対応にＰＣＭ信号の制御
タイムスロット情報を記憶するための領域（以下、信号
領域という）５１、５３とが設けてある。

第５図（ｂ）は、通話路メモリ２０に記憶されたタイム
スロット情報の読み出しを制御するためのアドレス情報
を記憶する上記制御メモリ２２のエリア割付図であり、
ＰＣＭ伝送装置から交換機に向かう上りＰＣＭ信号フレ
ームのタイムスロット情報アクセスのためのアドレス情
報を記憶する上り回線領域６０と、交換機からＰＣＭ伝
送装置に向かう下りＰＣＭ信号フレームのタイムスロッ
ト情報アクセスのためのアドレス情報を記憶する下り領
域６１とからなっている。

第５図（ａ）、（ｂ）において、メモリブロックの左側
に付した数値はバイト数、右側に付した数値はメモリア
ドレスを示している。

この実施例では、通話路メモリ２０は、上り通話領域５
０が３２ｗ×８bit、上り信号領域５１が３２ｗ×８bi
t、下り通話領域５２が１２８ｗ×８bit、下り信号領域
５３が３２ｗ×８bit、合計２２４ｗ×８bit（＝１，７
９２bit）の記憶容量をもっている。また、制御メモリ
２２は、上り領域６０が１２８ｗ×８bit、下り領域６
１が３２ｗ×８bit、合計１６０ｗ×８ｐbit（＝１２８
０bit）の記憶容量をもっている。

第６図は、上記通話路メモリ２０へのタイムスロット情
報の書き込み／読み出しタイミングの割付けを示す。

この例では、ＰＣＭ伝送装置１が扱うＣＥＰＴ方式の１
次群フレームの各タイムスロットを、第６図の中段にタ
イミング番号０〜１５で示すように１６分割し、各タイ
ミング期間（２４４ｎｓ）内において、図示したような
予じめ割り当てられた領域での書き込み、、または読み
出し動作を行い、これによって、後述するように、（１）２，０４８Ｍｂ／ｓから８，１９２Ｍｂ／ｓへの
伝送速度変換、またはその逆の伝送速度変換、（２）信号タイムスロットでの制御情報の抽出／挿入、（３）複数タイムスロットの折り返し試験、を行えるようにしている。

以下、上記第６図のタイミング割当てに基づいて行われ
る通話路メモリ２０の書き込み／読み出し動作の詳細
を、第７図に示すタイムチャートを参照して説明する。

先ず、ＰＣＭフレームの伝送速度の変換について説明す
ると、交換機ネットワーク側のＰＣＭ信号の伝送速度
８，１９２Ｍｂ／ｓと、ＰＣＭ伝送装置側の信号伝送速
度２，０４８Ｍｂ／ｓとの速度差が４倍となっているこ
とから、２，０４８Ｍｂ／ｓのＰＣＭ信号の１タイムス
ロットに対して、８，１９２Ｍｂ／ｓのＰＣＭ信号のタ
イムスロットを４個を割当てる必要がある。

このため、８，１９２Ｍｂ／ｓのＰＣＭ信号におけるタ
イミング番号０〜３を４Ｎ、４〜７を４Ｎ＋１、８〜１
１を４Ｎ＋２、１２〜１５を４Ｎ＋３に割り振って、
８，１９２Ｍｂ／ｓのタイムスロットとする。

通話タイムスロット（ＴＳNO.「１〜１５」および「１
７〜３１」）の処理において、２，０４８Ｍｂ／ｓから
８，１９２Ｍｂ／ｓへの速度変換を行う上り信号に関し
ては、２，０４８Ｍｂ／ｓのタイムスロット１個分の処
理期間内（３，９０６ｎｓ）に、上り通話領域５０への
書き込み動作（ＰＣＭ伝送装置１からの入力の処理）を
１回、上記通話領域５０からの読み出し動作（ハイウエ
イ１７への出力処理）を４回行う必要があり、第６図に
示した例では、タイミング番号０で書き込み動作を行
い、タイミング番号１、５、９、１３で読み出し動作を
行っている。

一方、下り回線の通話タイムスロットに関しては、２，
０４８Ｍｂ／ｓのタイムスロット１個分の期間内（３，
９０６ｎｓ）に、下り通話領域５２への書き込み動作
（ハイウエイ１７からの入力処理）を４回、上記通話領
域５２からの読み出し動作（ＰＣＭ伝送装置への出力処
理）を１回行う必要がある。第６図に示した例では、タ
イミング番号２、６、１０、１４で書き込み動作を行
い、タイミング番号３で読み出し動作を行っている。

次に、信号タイムスロットでの制御情報の抽出／挿入動
作と、本発明による信号メモリと通話路メモリとの統合
について説明する。

信号タイムスロット（ＴＳNO.「０」および「１６」）
の処理時において、回線個別信号方式では、タイムスロ
ット「０」と「１６」の両方で制御情報抽出／挿入を行
い、共通線信号方式では、タイムスロット「０」で制御
情報の抽出／挿入を行い、タイムスロット「１６」では
情報の通過（例えばネットワーク１１への引渡し）を行
う必要がある。

そこで、本実施例では、ＰＣＭ伝送装置からの入力であ
る上り方向の信号タイムスロット（ＴＳNO.「０」およ
び「１６」に対しては、上記両方式とも、情報を通過さ
せるためにタイミング番号「０」で上り通話領域５０
に、また、情報抽出のためにタイミング番号「４」で上
り信号領域５１に、それぞれ書き込み動作を行う。

なお、上記上り信号領域５１からの情報読み出し動作
は、ＭＰＵ１５から要求があった場合にのみ行う。実施
例では、タイミング番号１５（第６図に＊で示す）で行
っており、この読み出し動作は１フレーム中の任意のタ
イムスロットで実行可能である。

一方、ＰＣＭ伝送装置への出力となる下り方向のＰＣＭ
信号に関しては、回線個別信号方式ではＴＳNO.「０」
と「１６」、共通線信号方式ではＴＳNO.「０」のタイ
ムスロットで、それぞれ制御情報の挿入を行う必要があ
る。

この挿入動作のために、本実施例では、上記両方式と
も、タイミング番号３で下り信号領域５３の読み出し動
作を行なうことにし、共通線信号方式の場合は、ＴＳN
O.「１６」のタイムスロットにおいて、情報を通過させ
るために、上記と同一のタイミング（タイミング番号
３）で下り通話領域５２の読み出し動作を行うようにし
ている（第６図に＊２で示す）。

なお、下り信号領域５３への書き込み動作は、ＭＰＵ１
５からの要求時にのみ行う、本実施例では、タイミング
番号が「８」のタイミング（第６図に＊１で示す）で行
なっており、この書き込み動作は１フレーム中の任意の
タイムスロットで実行可能である。また、上述した信号
タイムスロット処理におけるタイミング番号３と４以外
の書き込み、読み出し動作は、前述した通話タイムスロ
ット処理時の書き込み、読み出し動作と同様である。

次に、第１図に示すデイジタルトランクの動作につい
て、第５図(a)、(b)、第６図および第７図を参照して説
明する。

ＰＣＭ伝送装置１からディジタルトランクに入力される
２，０４８Ｍｂ／ｓのＰＣＭ信号は、コード変換部２Ａ
により、ＨＤＢ３符号からＮＲＺ信号に変換された後、
マルチプレクサ２４を介して、通話路メモリ２０に入力
される。

通話タイムスロットの処理において、第７図に示すよう
に、ＴＳNO.「１」〜「１５」、「１７」〜「３１」
（図では、ＴＳNO.５の場合を示す）のタイムスロット
情報は、タイミング番号が「０」のタイミングで、アド
レス作成部２６からアドレスセレクタ２１を介して与え
られるアドレス信号に従って、通話路メモリ２０の上り
通話領域５０（３２ワード）に順次に書き込まれる（シ
ーケンシャルライト）。

一方、ＭＰＵ１５は、制御装置１６からの指令に応じ
て、制御メモリ２２の上り領域６０（１２８ワード）
に、通話路メモリ２０の上り通話領域読み出しアドレス
を書き込む。すなわち、ハイウエイ１７上の１２８タイ
ムスロット中の空きタイムスロット番号と対応する上り
領域６０内の記憶位置に、上記通話領域の読み出しアド
レスを書き込む。

上記読み出しアドレスは、各通話タイムスロット（ＴＳ
NO.１〜１５、１７〜３１）のタイミング番号が１、
５、９、１３のタイミングで、アドレス作成部２６が生
成するアドレスを、アドレスセレクタ２３を介して制御
メモリに与えることによって読み出され、セレクタ２１
を介して、通話路メモリ２０に読み出しアドレスとして
供給される。

これによって、上り通話領域５０の内容は、通話タイム
スロットのタイミング番号１、５、９、１３の何れかの
タイミング（第７図ではタイミング番号が１３のタイミ
ングでの読み出し例を示す）で読み出され（ランダムリ
ード）、デマルチプレクサ２５、ハイウエイ１７を介し
て、交換機ネットワークの送出される。なお、ＭＰＵ１
５は、１２８個のタイムスロットの内の１つを指定する
ため、通話情報が読み出されるのは、タイミング番号
１、５、９、１３の何れか１つであり、残り３つは所謂
無音ＰＣＭ信号となる。

一方、信号タイムスロット処理は、通話タイムスロット
を通過させる上述した処理と同様に、ＴＳNO.が「０」
および「１６」のタイムスロットの内容を、タイミング
番号が「０」のタイミングにおいて、通過用の情報とし
て上り通話領域５０に書き込み、さらに、タイミング番
号が「４」のタイミングにおいて、抽出用情報として上
り信号領域５１に書き込む。

この例では、ＰＣＭ伝送装置からのＰＣＭ信号は１６
フレーム（フレームNO.０〜１５）で１つのマルチフレ
ームが構成されているため、通話路メモリ２０の上り信
号領域５１には、ＴＳNO.「１６」のタイムスロットの
信号を１マルチフレーム分、すなわち、１マルチフレー
ム１６タイムスロット分を記憶できるようにする。ま
た、ＴＳNO.「０」のタイムスロットも同様に、１マル
チフレーム１６タイムスロット分記憶できるようにし、
信号領域５１に合計３２タイムスロット分の記憶容量を
用意しておく。

上記信号領域５１には、各フレームのＴＳNO.「０」と
「１６」のタイムスロットを受信した時点でそれぞれ１
回ずつ書き込み処理を行い、これを１６回繰り返してシ
ーケンシャルに書き込み動作を行う。

上記書き込み動作のために、カウンタ１４から出力され
るフレームNO.とＴＳNO.（０〜１５）をカウント動作す
るアドレス作成部２６において、ＴＳNO.が「０」また
は「１６」でタイミング番号が「４」の時点で、上記信
号領域５１と対応するアドレスを発生させる。

例えば、第５図のメモリ構成の場合、の関係をもつアドレスを発生させ、これをアドレスセレ
クタ２１を介して、通話路メモリ２０に供給することに
より、上り信号領域５１に、１マルチフレーム分のＴＳ
NO.「０」および「１６」のタイムスロット情報の書き
込みを行う。

このようにして上り信号領域５１に書き込まれた情報
は、タイミング番号が「１５」のタイミング（＊１付）
において、ＭＰＵ１５から与えられるアドレス(ADDRES
S)によってデータ線(DATA2)に読出され、リンク線１８
を経由して、制御装置１６に送られる。

交換機のネットワーク１１からハイウエイ１７に出力さ
れた８，１９２Ｍｂ／ｓのＰＣＭ信号フレームの通話情
報は、タイミング番号が「２」、「６」、「１０」、
「１４」のタイミングで、カウンタ１４から出力される
８，１９２Ｍｂ／ｓのフレームのＴＳNO.を書き込みア
ドレスとして、マルチプレクサ２４を介して、通話路メ
モリ２０の下り通話領域５２に順次に書込まれる。

通話路メモリ２０の下り信号領域５３への制御情報に書
き込みは、制御装置１６から指示を受けたＭＰＵ１５
が、該当タイムスロットのタイミング番号８の時点で、
アドレス線(ADDRESS)およびデータ線(DADA1)にそれぞれ
アドレスおよび制御情報を与えることによって、フレー
ム順に行う。

このようにして下り通話領域５２と下り信号領域５３に
記憶された情報は、次のようにして読み出される。

通話タイムスロット（ＴＳNO.０〜１５、１７〜３１）
の情報、および共通線信号方式における信号タイムスロ
ット（ＴＳNO.１６）の情報は、タイミング番号が
「３」のタイミングでカウンタ１４から出力されるＴＳ
NO.によって、制御メモリ２２の下り領域６１から下り
通話領域５２の読出アドレスを読み出し、これを通話路
メモリ２０にアドレスとして与えることによって、下り
通話領域５２から読み出し、デマルチプレクサ２５を経
由してコード変換部２Ｂに送る。

一方、信号タイムスロット（ＴＳNO.「０」および「１
６」：ただし、共通線信号方式の場合はＴＳNO.「０」
のみ）の情報は、タイミング番号が「３」のタイミング
において、カウンタ１４から出力されるフレームNO.に
対応してアドレス作成部２６で生成したアドレスを、ア
ドレスセレクタ２１を介して通話路メモリ２０に与える
ことにより、下り信号領域５３から読み出し、デマルチ
プレクサ２５を経由して、コード変換部２Ｂに送る。上
記コード変換部２Ｂは、通話路メモリ２０から読み出さ
れたＮＲＺ符号のＰＣＭ信号をＨＤＢ３符号に変換し、
ＰＣＭ伝送装置１に送出する。

次に、ディジタルトランク２７で行う複数タイムスロッ
ト同時処理機能をもつ折返し試験について説明する。

制御装置１６からＭＰＵ１５に折り返し試験のための指
令与えることによって、ＭＰＵ１５が、制御メモリ２２
の上り領域６０に、通話路メモリ２０に与えるべき下り
通話領域の読出アドレスを書き込む。また、上記読出ア
ドレスを、上り通話領域の読出タイミングであるタイミ
ング番号１、５、９、１３の時点で読み出し、これに基
づいて通話路メモリ２０の下り通話領域をアクセスする
ことにより、変換機側からハイウエイ１７に送出された
ＰＣＭ信号の複数のタイムスロットの内容を通話路メモ
リ２０から読み出し、これらをハイウエイ１７に向かう
ＰＣＭ信号の複数のタイムスロットに挿入することによ
って、交換機ネットワークに折り返す。

なお、ＭＰＵ１５に、制御メモリ２２の下り領域６１に
通話路メモリ２０の上り通話領域の読出アドレスを書込
ませる、下り通話領域の読出タイミング（タイミング番
号３）で上り通話領域５０のタイムスロット情報を読み
出すことによって、ＰＣＭ伝送装置１から送出されたＰ
ＣＭ信号の任意のタイムスロットを再びＰＣＭ伝送装置
１に折り返すことも可能である。

以上の実施例によれば、６個のメモリ（合計容量４，３
５２bit）を必要としていた従来のタイムスロット変換
方式によるディジタルトランクに比較して、メモリの個
数と容量を大幅に縮減でき（２個のメモリ、合計容量
３、２７２bit）、メモリ毎に必要とされる制御回路の
個数も大幅に減らすことができる。

〔発明の効果〕

以上説明したように、本発明によれば、タイムスロット
変換のためのメモリの個数と容量、およびメモリ毎に必
要とされる制御回路の個数を大幅に減らすことができ、
デイジタルトランク構造の簡単化、低コスト化、かつ小
型化を可能とする。

【図面の簡単な説明】

第１図は本発明を適用したディジタルトランクの１実施
例を示すブロック構成図、第２図はＣＥＰＴ方式−１次
群のＰＣＭ信号フレームの構成図、第３図は伝送速度
８，１９２Ｍｂ／ｓのＰＣＭ信号フレームの構成図、第
４図は従来のディジタルトランクの１例を示すブロック
構成図、第５図(a)、(b)は、それぞれ本発明の実施例で
採用した通話路メモリと制御メモリのエリア割付図、第
６図は通話路メモリの読み出し／書き込タイミングの割
付図、第７図は通話路メモリの読み出し／書き込み動作
の１例を示すタイムチャートである。１…ＰＣＭ伝送装置、２Ａ、２Ｂ…コード変換部、３…
信号タイムスロット抽出部、４Ａ、４Ｂ…信号メモリ、
５Ａ、５Ｂ、８Ａ、８Ｂ、１０Ａ、１０Ｂ、２１、２３
…アドレスセレクタ、６Ａ、６Ｂ…伝送速度変換部、７
Ａ、７Ｂ、２０…通話路メモリ、９Ａ、９Ｂ…制御メモ
リ、１１…変換機のネットワーク、１２…信号タイムス
ロット挿入部、１３…折返し試験部、１４…カウンタ、
１５…ＭＰＵ、１６…制御装置、１７…ハイウエイ、１
８…リンク線、１９、２７…ディジタルトランク、２４
…マルチプレクサ、２５…デマルチプレクサ、２６…ア
ドレス作成部。

Claims

【特許請求の範囲】

【請求項１】通話情報伝送用の複数の通話タイムスロッ
トと制御情報伝送用の複数の信号タイムスロットとから
なる第１の伝送速度をもつ第１のＰＣＭ信号フレームに
よって通信するディジタル交換機（１１）と、通話情報
伝送用の複数の通話タイムスロットと制御情報伝送用の
少なくとも１つの信号タイムスロットとからなり上記第
１の伝送速度とは異なる第２の伝送速度をもつ第２のＰ
ＣＭ信号フレームによって通信するＰＣＭ伝送装置
（１）との間に接続されるディジタルトランク（２７）
であって、上記ディジタル交換機から受信した第１のＰＣＭ信号フ
レームおよび上記ＰＣＭ伝送装置から受信した第２のＰ
ＣＭ信号フレームの各タイムスロットの情報を一時的に
記憶するための通話路メモリ（２０）と、上記通話路メモリをアクセスするためのアドレス情報を
記憶するための制御メモリ（２２）と、所定の順序で上記制御メモリおよび上記通話路メモリを
アクセスするためのアドレスを周期的に生成するアドレ
ス生成手段（１４、２６）と、上記ディジタル交換機の制御装置（１６）との間で通信
する行うプロセッサ（１５）とを備え、上記通話路メモリ（２０）が、受信した上記第２のＰＣＭ信号フレームの通話タイムス
ロットの情報を一時的に記憶するための上り通話領域
（５０）と、上記第２のＰＣＭ信号フレームの信号タイムスロットの
情報を一時的に記憶するための上り信号領域（５１）
と、受信した上記第１のＰＣＭ信号フレームの通話タイムス
ロットの通話情報を一時的に記憶するための下り通話領
域（５２）と、上記第１のＰＣＭ信号フレームの信号タイムスロットに
挿入すべき制御情報を一時的に記憶するための下り信号
領域（５３）とを有し、上記制御メモリ（２２）が、上記通話路メモリの上り通話領域（５０）の読み出しア
ドレスを上記第１のＰＣＭ信号フレームの通話タイムス
ロットと対応させて記憶するための上り領域（６０）
と、上記通話路メモリの下り通話領域（５２）の読み出しア
ドレスを上記第２のＰＣＭ信号フレームの通話タイムス
ロットと対応させて記憶するための下り領域（６１）と
を有し、上記アドレス生成手段または上記プロセッサ（１５）か
ら、上記第１の伝送速度と第２の伝送速度との関係に応
じて決まる所定の頻度とタイミングで、上記上り通話領
域（５０）および下り通話領域（５２）への通話情報の
書き込みアドレス、上記上り領域（６０）および下り領
域（６１）からのアドレス情報の読み出しアドレス、上
記上り信号領域（５１）および上記下り信号領域（５
３）への制御情報の書き込みアドレス、上り信号領域
（５１）および下り信号領域（５３）からの通話情報の
読み出しアドレスを周期的に発生させ、これらのアドレスまたは上記制御メモリ（２２）の上り
領域（６０）および下り領域（６１）から読み出された
アドレス情報に基づいて上記通話路メモリをアクセスす
ることにより、上記第１のＰＣＭ信号フレームと第２の
ＰＣＭ信号フレームとの間のタイムスロットの変換を行
うことを特徴とするディジタルトランク。
【請求項２】第１項に記載のディジタルトランクにおい
て、前記ＰＣＭ伝送装置との間で、前記第２のＰＣＭ信号フ
レームを複数個ずつブロック化したマルチフレームによ
って通信し、前記通話路メモリ（２０）の上り信号領域（５１）と下
り信号領域（５３）が、それぞれ１つのマルチフレーム
に含まれる信号タイムスロット数に対応した情報記憶容
量を有することを特徴とするディジタルトランク。