Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0646347B2 - Active matrix substrate - Google Patents
[go: Go Back, main page]

JPH0646347B2 - Active matrix substrate - Google Patents

Active matrix substrate

Info

Publication number
JPH0646347B2
JPH0646347B2 JP60085243A JP8524385A JPH0646347B2 JP H0646347 B2 JPH0646347 B2 JP H0646347B2 JP 60085243 A JP60085243 A JP 60085243A JP 8524385 A JP8524385 A JP 8524385A JP H0646347 B2 JPH0646347 B2 JP H0646347B2
Authority
JP
Japan
Prior art keywords
scanning line
line
transistor
active matrix
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60085243A
Other languages
Japanese (ja)
Other versions
JPS61243487A (en
Inventor
一郎 山下
守 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60085243A priority Critical patent/JPH0646347B2/en
Publication of JPS61243487A publication Critical patent/JPS61243487A/en
Publication of JPH0646347B2 publication Critical patent/JPH0646347B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はアクティブマトリクス方式の液晶ディスプレ
イ等に用いられるアクティブマトリクス基板に関する。
TECHNICAL FIELD The present invention relates to an active matrix substrate used for an active matrix type liquid crystal display or the like.

(従来の技術) 従来、この目的に使われるトランジスタアレイとして
は、例えば特願昭59−47623号公報(特開昭60
−19236号公報)に示されるような構成が一般的で
ある。すなわち第3図に示した如く走査線X1〜XMへゲ
ート電極を、信号線Y1〜YNへソース電極を接続した薄
膜トランジスタ(以後TFTと呼ぶ)(11)を備え、そのド
レイン電極は絵素電極(26)に接続されている。そしてこ
の絵素電極(26)と対向アース電極との間には液晶(13)が
挿入され、独立した絵素(14)を構成する。ここで液晶(1
3)は等価的にコンデンサとして働くが場合によってはこ
れに並列に補助コンデンサが追加される事もある。
(Prior Art) Conventionally, as a transistor array used for this purpose, for example, Japanese Patent Application No. 59-47623 (Japanese Patent Application Laid-Open No. 60-62623)
The configuration as shown in Japanese Patent Laid-Open No. 19236) is common. That is, as shown in FIG. 3, a thin film transistor (hereinafter referred to as a TFT) (11) having gate electrodes connected to the scanning lines X 1 to X M and source electrodes connected to the signal lines Y 1 to Y N is provided, and its drain electrode is It is connected to the pixel electrode (26). A liquid crystal (13) is inserted between the picture element electrode (26) and the counter earth electrode to form an independent picture element (14). Where liquid crystal (1
3) equivalently acts as a capacitor, but in some cases an auxiliary capacitor may be added in parallel with it.

斯かる構成のトランジスタアレイは以下の如く動作す
る。即ち走査線X1、X2、X3、…には第4図に示すよ
うな選択パルスP1、P2、P3…PMがそれぞれ印加され
るのであって、例えば走査線X1が選択状態(他のすべ
ての走査線は非選択)のとき、これに接続される一連の
TFT(11)のソース・ドレイン間が導通となり、それに接
続された各絵素(14)に対応する信号線の電圧が印加され
る。前記走査線X1が非選択に切り換わると、上記TFT(1
1)は非導通となるので、上記絵素(14)に印加された電圧
は次のフレームで走査線X1が再び選択されるまでの
間、前回の値を保持する。このようにTFTアレイを用い
た液晶ディスプレイは必要な信号電圧を正確かつ独立に
各絵素に伝達することが出来るのでクロストークがなく
コントラスト比の大きい表示可能となり注目を集めてい
る。
The transistor array having such a configuration operates as follows. That scan lines X 1, X 2, X 3, ... in the a than the fourth selection pulse P 1 as shown in FIG, P 2, P 3 ... P M is applied, respectively, for example, the scanning line X 1 When in the selected state (all other scan lines are unselected), a series of
The source and drain of the TFT (11) become conductive, and the voltage of the signal line corresponding to each picture element (14) connected thereto is applied. When the scanning line X 1 is switched to non-selection, the TFT (1
Since 1) is non-conductive, the voltage applied to the picture element (14) retains the previous value until the scanning line X 1 is selected again in the next frame. As described above, a liquid crystal display using a TFT array can accurately and independently transmit a necessary signal voltage to each picture element, and therefore, it is possible to display with a large contrast ratio without crosstalk, which is attracting attention.

(発明が解決しようとする問題点) ところがこのような構成では走査線、信号線の本数が増
えると、すべてのTFT(11)を良品として作り込む事が極
めて困難となる。特に、TFT(11)は第5図にその断面構
造の一例を示すように、ゲート(21)とソース(22)・ドレ
イン(23)との間が少なくとも絶縁膜(24)を介して積層さ
れているため、ピンホールその他工程上のトラブルによ
ってゲート(21)・ソース(22)間、あるいはゲート(21)・
ドレイン(23)間が短絡してしまう恐れがある。特に、ゲ
ート(21)・ソース(23)間の短絡は、これにつながる走査
線X1〜XMと信号線Y1〜YM上のすべてのTFT(11)の動
作異常を招き、いわゆる線欠陥という重大不良をもたら
す。またドレイン(22)や絵素電極(26)がフォトリソグラ
フィの不良等により、ゲートやソースと短絡するとその
液晶セルは正規の電圧を保持しなくなり点欠陥をもたら
す。このほかの重要な不良モードとして、信号線Yと走
査線Xとがその交差点において短絡する恐れがある。こ
れも線欠陥の原因となる。
(Problems to be Solved by the Invention) However, in such a configuration, if the number of scanning lines and signal lines increases, it becomes extremely difficult to manufacture all the TFTs (11) as non-defective products. In particular, the TFT (11) is laminated between the gate (21) and the source (22) / drain (23) at least with the insulating film (24) interposed, as shown in FIG. Therefore, due to pinholes and other process troubles, the gate (21) and source (22) or the gate (21)
There is a risk of a short circuit between the drains (23). In particular, the gate (21) and source (23) short-circuit between the leads to abnormal operation of all of the TFT on the scan line X 1 to X M and the signal lines Y 1 to Y M connected thereto (11), a so-called line It causes serious defects such as defects. Further, when the drain (22) or the pixel electrode (26) is short-circuited with the gate or the source due to defective photolithography or the like, the liquid crystal cell does not hold a regular voltage and causes a point defect. As another important failure mode, the signal line Y and the scanning line X may be short-circuited at the intersection. This also causes line defects.

本発明は上記問題点に鑑みて発明されたもので、いくつ
かのトランジスタが不良であっても、さらに走査線と信
号線の交差点のいくつかが短絡不良をおこしてもそれら
が線欠陥や点欠陥に基づく絵素欠陥が発生するようなこ
とがないアクティブマトリクス基板を提供する事を目的
としている。
The present invention has been invented in view of the above problems, and even if some transistors are defective, even if some of the intersections of the scanning lines and the signal lines cause a short circuit defect, they are line defects or points. It is an object of the present invention to provide an active matrix substrate in which a pixel defect due to a defect does not occur.

(問題点を解決するための手段) 即ち本発明は、上記問題点を解決するため、まず第1
に、絵素電極1つに対し少なくとも2つのトランジスタ
を準備し、第2に、信号線と走査線の交差部において走
査線を2つに分岐し、第3に、上記2つのトランジスタ
を上記走査線を分岐した部分に配置して、交差点あるい
はトランジスタの短絡不良発生時には短絡の発生した走
査線分岐部を走査線および絵素電極から分離できる構造
にしたことを特徴とするものである。
(Means for Solving Problems) That is, in order to solve the above problems, the present invention firstly
First, at least two transistors are prepared for one pixel electrode, secondly, the scanning line is branched into two at the intersection of the signal line and the scanning line, and thirdly, the two transistors are scanned by the above-mentioned scanning. It is characterized in that the line is arranged in a branched portion so that the scanning line branching portion in which a short circuit has occurred can be separated from the scanning line and the pixel electrode when a short circuit occurs at an intersection or a transistor.

(作用) 本発明は上記したように、まず、1つの信号線と1つの
走査線に対応する1つの絵素への充電経路を従来のよう
に単に1つのトランジスタではなく2つ以上のトランジ
スタを用いて2つの充電経路でもって構成しているの
で、これらのトランジスタのいずれかが不良であっても
不良トランジスタを絵素電極および走査線から切りはな
してやれば残った充電経路で絵素を充電することが可能
であり、従って先に述べた線欠陥、点欠陥には至らな
い。次に信号線と走査線の交差部では走査線を2つに分
岐してあるので、どちらかの交差部が短絡しても、短絡
した方の分岐を幹の走査線から切りはなしてやればこれ
も欠陥には至らない。さらに走査線の分岐部に前記2つ
のトランジスタをそれぞれ配置してあるので、それらの
ドレイン電極は共通にすることが出来、絵素有効面積
(開口率)が大きくできるとともに、不良発生時に分離
切断処理を施す場所を1ケ所に集中出来、修復の効率も
よくなる。
(Operation) As described above, according to the present invention, first, the charging path to one picture element corresponding to one signal line and one scanning line is not simply one transistor as in the conventional case but two or more transistors. Since it is configured with two charging paths, even if any of these transistors is defective, if the defective transistor is cut off from the pixel electrode and the scanning line, the pixel is charged by the remaining charging path. Therefore, the above-mentioned line defect and point defect cannot be achieved. Next, since the scanning line is branched into two at the intersection of the signal line and the scanning line, even if one of the intersections is short-circuited, if the short-circuited branch is cut off from the main scanning line, This too does not lead to defects. Further, since the two transistors are respectively arranged at the branching portions of the scanning line, their drain electrodes can be made common, the effective area of the pixel (aperture ratio) can be increased, and the separation / cutting processing can be performed when a defect occurs. The work can be concentrated in one place, and the efficiency of restoration is improved.

(実施例) 以下、本発明の一実施例を図面に基づいて説明する。(Embodiment) An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の配置図、第2図はその等価回路図であ
って、両図により本発明の構成と効果を説明する。な
お、第1図の配置図は第5図の断面構造にもとづいたも
のである。さて走査線Xiと信号線Yjの交差部において、
走査線Xiを2つに分岐する。これにより2つの交差点(2
8a)、(28b)が出来る。この分岐部にともに走査線Xiで制
御される2つのトランジスタ(11a)、(11b)を配置する。
第1のトランジスタ(11a)は信号線Yjと絵素Ci,jを、第
2のトランジスタ(11b)は信号線Yjと隣接絵素Ci+1,j
結合する。さらに本実施例では走査線Xiで制御される第
3のトランジスタ(11c)を附加している。これは隣接す
る(i+j)と絵素Ci+j,j間を結合している。まず第3のト
ランジスタ(11c)が存在しない時の動作を説明する。走
査線X及び信号線Yに印加される動作電圧波形は第4図
に示した如き従来例と全く同じでよい。絵素Ci,jはまず
走査線Xi-1が選択されるタイミングでトランジスタ(11
d)などを通して信号線Vjの情報を受けて例えば電圧V
i-1,jに充電される。この電圧Vi-1,jは本絵素Ci-1,j
印加されるべき電圧である。次のタイミングで走査線Xi
が選択されると、絵素Ci,jはトランジスタ(11a)を通し
て信号線Yjから新たな情報を受けとって新たな電圧Vi,j
に充電される。以降次のフレームで再び走査線Xi-1が選
択されるまで、絵素Ci,jは電圧Vi,jを保持する。つまり
フレーム期間のほとんどの時間絵素Ci,jは電圧Vi,jを保
持しているので、液晶は本来その絵素に印加されるべき
信号に応じて作動し、トランジスタ(11d)の存在によっ
てほとんど影響を受けない。今トランジスタ(11a)が何
らかの原因で動作不良をおこした場合には、このトラン
ジスタ(11a)を走査線Xiおよび絵素Ci,jから切りはな
す。このとき絵素Ci,jは先の説明から判るように電圧V
i-1,j、つまり本来絵素Ci-1,jに印加すべき電圧を保持
することになる。従って絵素Ci,jはトランジスタ(11a)
が不良になっても絵素欠陥とはならず、隣接絵素の情報
をもらって働く。少なくとも映像を表示する場合、隣接
絵素間の情報の相関性はかなり強いから絵素Ci,jはほと
んど欠陥として認識されない。次に第3のトランジスタ
(11c)の効果を説明する。先ほどの例ではトランジスタ
(11a)を切りはなした時、絵素Ci,jには電圧Vi-1,jしか
充電されないが、トランジスタ(11c)が存在すると、走
査線Xiが選択されるタイミングでトランジスタ(11b)と
(11c)が導通となり、絵素Ci,jは、隣接する絵素Ci+1,j
とともに信号線から電圧Vi,jなる情報を受けとることが
出来る。従ってこの場合、トランジスタ(11a)が不良で
も絵素Ci,jは本来の電圧Vi,jで動作することになり、全
く正規の表示をすることが出来る。以上の説明から判る
ように絵素Ci,jの充電に関係する3つのトランジスタ(1
1a)、(11b)、(11c)のうちいずれか1つが不良でも絵素
欠陥を防止出来る。
FIG. 1 is a layout diagram of the present invention, and FIG. 2 is an equivalent circuit diagram thereof, and the configuration and effect of the present invention will be described with reference to both drawings. The layout of FIG. 1 is based on the sectional structure of FIG. Now, at the intersection of the scanning line X i and the signal line Y j ,
The scan line X i is branched into two. As a result, two intersections (2
You can do 8a) and (28b). Two transistors (11a) and (11b), which are both controlled by the scanning line X i , are arranged in this branch portion.
The first transistor (11a) connects the signal line Y j and the picture element C i, j , and the second transistor (11 b) connects the signal line Y j and the adjacent picture element C i + 1, j . Further, in this embodiment, a third transistor (11c) controlled by the scanning line X i is added. This connects the adjacent (i + j) and the picture element C i + j, j . First, the operation when the third transistor (11c) does not exist will be described. The operating voltage waveforms applied to the scanning lines X and the signal lines Y may be exactly the same as those of the conventional example as shown in FIG. The picture element C i, j is first set at the timing when the scanning line X i -1 is selected.
For example, the voltage V j
Charged to i-1, j . The voltage V i-1, j is a voltage to be applied to the picture element C i-1, j . Scan line X i at the next timing
Is selected, the pixel C i, j receives new information from the signal line Y j through the transistor (11a) and receives a new voltage V i, j.
Will be charged. After that, the pixel C i, j holds the voltage V i, j until the scanning line X i-1 is selected again in the next frame. That is, since the picture element C i, j holds the voltage V i, j for most of the frame period, the liquid crystal operates according to the signal originally applied to the picture element, and the presence of the transistor (11d). Hardly affected by. If the transistor (11a) malfunctions for some reason, the transistor (11a) is cut off from the scanning line X i and the pixel C i, j . At this time, the picture element C i, j has a voltage V
i-1, j , that is, the voltage to be originally applied to the picture elements C i-1, j is held. Therefore, picture element C i, j is a transistor (11a)
Even if the pixel becomes defective, it does not become a pixel defect, and works by receiving the information of the adjacent pixel. At least when displaying an image, the correlation between information between adjacent picture elements is so strong that the picture element C i, j is hardly recognized as a defect. Then the third transistor
The effect of (11c) will be described. In the example above, the transistor
When (11a) is cut off, the pixel C i, j is charged with only the voltage V i-1, j, but if the transistor (11c) is present, the transistor (11b) is selected at the timing when the scanning line Xi is selected. )When
(11c) becomes conductive, and the picture element C i, j is adjacent to the picture element C i + 1, j
At the same time, the information of the voltage V i, j can be received from the signal line. Therefore, in this case, even if the transistor (11a) is defective, the picture element C i, j operates at the original voltage V i, j , and a completely normal display can be performed. Three transistors relating to the picture element C i, the charge of j as can be seen from the above description (1
Even if any one of 1a), (11b), and (11c) is defective, the pixel defect can be prevented.

(発明の効果) 以上説明した如く本発明によるアクティブマトリクス基
板は、走査線の分岐と絵素当たりトランジスタ数の増加
とを組み合わせて、それぞれの特徴を生かすとともに新
たな効果を発生させたことを特徴とするもので、トラン
ジスタ数を増す効果は上記した通りであり、また走査線
を分岐した効果は走査線と信号線間の短絡が発生しても
これを救済することにある。そして両者を組み合わせた
時に発生する効果は、第1に2つのトランジスタのドレ
イン引出し部を共通にすることが出来、従ってトランジ
スタの占有面積を小さく出来、絵素開口率を向上させる
ことが可能なことである。第2に、走査線と信号線との
交差点において走査線を分岐し、その分岐部に配置した
2つのトランジスタを位置的に近接出来た事により、こ
れらが不良であった時不良場所の同定と不良部を他から
分離する修復工程の効率が向上することである。
(Effects of the Invention) As described above, the active matrix substrate according to the present invention is characterized in that the branching of the scanning lines and the increase in the number of transistors per picture element are combined to take advantage of the respective characteristics and generate new effects. Therefore, the effect of increasing the number of transistors is as described above, and the effect of branching the scanning line is to relieve a short circuit between the scanning line and the signal line. The effect produced when the two are combined is that, firstly, the drain lead-out portions of the two transistors can be made common, so that the area occupied by the transistors can be reduced and the pixel aperture ratio can be improved. Is. Secondly, the scanning line is branched at the intersection of the scanning line and the signal line, and the two transistors arranged at the branching portion can be positioned close to each other. That is, the efficiency of the repair process for separating the defective portion from the other is improved.

以上詳述したように本発明は簡単な構成でもってアクテ
ィブマトリクス基板の歩留りを著しく向上させ得るもの
で、その実用的価値は非常に高いものである。
As described in detail above, the present invention can remarkably improve the yield of the active matrix substrate with a simple structure, and its practical value is very high.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明によるアクティブマトリクス基板の配置
図、第2図は第1図の等価回路図、第3図は従来の等価
回路図、第4図は走査線に印加する波形、第5図はトラ
ンジスタの断面図である。 (11).(11a).(11b).(11c).(11d).(11e)……薄膜ト
ランジスタ、(13)……液晶、(14)……絵素、(22)……ド
レイン、(23)……ソース、(25)……半導体膜、(26)……
絵素電極、(28a).(28b)……走査線と信号線の交差点。
1 is a layout diagram of an active matrix substrate according to the present invention, FIG. 2 is an equivalent circuit diagram of FIG. 1, FIG. 3 is a conventional equivalent circuit diagram, FIG. 4 is a waveform applied to a scanning line, and FIG. [FIG. 3] is a cross-sectional view of a transistor. (11). (11a). (11b). (11c). (11d). (11e) …… thin film transistor, (13) …… liquid crystal, (14) …… picture element, (22) …… drain, (23) …… source, (25) …… semiconductor film, (26) ……
Pixel electrode, (28a). (28b) …… The intersection of the scanning line and the signal line.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】複数の走査線Xと信号線Y、および各走査
線Xと信号線Yの交差点に対応して各1個設けた絵素電
極と、走査線Xで制御される少なくとも第1および第2
のトランジスタを備え、第1のトランジスタは、前記信
号線Yと1つの絵素電極Aとを結合し、第2のトランジ
スタは、前記信号線Yと前記絵素電極Aに対し走査線X
をはさんで隣接する別の絵素電極Bとを結合すべく構成
され、かつ前記交差点において各走査線Xを分岐させ、
その分岐部に前記2つのトランジスタをそれぞれ配置し
たことを特徴とするアクティブマトリクス基板。
1. A plurality of scanning lines X and signal lines Y, one pixel electrode provided at each intersection of each scanning line X and signal line Y, and at least a first pixel electrode controlled by the scanning line X. And the second
The first transistor connects the signal line Y and one pixel electrode A, and the second transistor connects the signal line Y and the pixel electrode A to the scanning line X.
Each scan line X is branched at the intersection, and is connected to another pixel electrode B adjacent to each other by sandwiching
An active matrix substrate characterized in that the two transistors are respectively arranged at the branches.
【請求項2】前記交差点および前記分岐部に配置したト
ランジスタにおいて、信号線と走査線が短絡する不良が
発生したとき、短絡した走査線分岐部を走査線および絵
素から分離可能にしたことを特徴とする特許請求の範囲
第1項に記載のアクティブマトリクス基板。
2. A transistor arranged at the intersection and the branching portion, when a signal line-scanning line short-circuiting defect occurs, the shorted scanning line branching portion can be separated from the scanning line and the pixel. The active matrix substrate according to claim 1, which is characterized by the above-mentioned.
【請求項3】前記走査線の分岐した部分に配置された2
つのトランジスタのドレイン電極引き出し部を共通にし
たことを特徴とする特許請求の範囲第1項に記載のアク
ティブマトリクス基板。
3. A scanning line arranged at a branching portion of the scanning line.
The active matrix substrate according to claim 1, wherein the drain electrode lead-out portions of the two transistors are common.
JP60085243A 1985-04-19 1985-04-19 Active matrix substrate Expired - Lifetime JPH0646347B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60085243A JPH0646347B2 (en) 1985-04-19 1985-04-19 Active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60085243A JPH0646347B2 (en) 1985-04-19 1985-04-19 Active matrix substrate

Publications (2)

Publication Number Publication Date
JPS61243487A JPS61243487A (en) 1986-10-29
JPH0646347B2 true JPH0646347B2 (en) 1994-06-15

Family

ID=13853121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60085243A Expired - Lifetime JPH0646347B2 (en) 1985-04-19 1985-04-19 Active matrix substrate

Country Status (1)

Country Link
JP (1) JPH0646347B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02264224A (en) * 1989-04-05 1990-10-29 Matsushita Electric Ind Co Ltd Manufacture of active matrix substrate capable of spot defect detection and repair
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144888A (en) * 1982-02-23 1983-08-29 セイコーインスツルメンツ株式会社 Matrix type liquid crystal display

Also Published As

Publication number Publication date
JPS61243487A (en) 1986-10-29

Similar Documents

Publication Publication Date Title
US4890097A (en) Active matrix circuit for liquid crystal displays
US5063378A (en) Scanned liquid crystal display with select scanner redundancy
US5555001A (en) Redundant scheme for LCD display with integrated data driving circuit
US4775861A (en) Driving circuit of a liquid crystal display panel which equivalently reduces picture defects
JP3272558B2 (en) Matrix type display device
JPH06110069A (en) Electronic component defect repairing method and defect repairing apparatus
JP3304272B2 (en) Active matrix substrate and method for treating structural defect thereof
JPH01130131A (en) Driver-containing active matrix panel
JPH0514915B2 (en)
US5298891A (en) Data line defect avoidance structure
JPH02189522A (en) Display electrode substrate
JPS61121034A (en) Thin film transistor array
JPH0646345B2 (en) Active matrix substrate
JPH0646347B2 (en) Active matrix substrate
JPH06118909A (en) Active matrix display device and method for detecting defective drive transistor
JPS62133478A (en) Active matrix type display unit
JPH04225317A (en) Active matrix liquid crystal display element
JPH0646346B2 (en) Active matrix substrate
JPH0468607B2 (en)
KR100212867B1 (en) Scanned liquid crystal display with select scanner redundancy
US5835073A (en) Electro optic display device with second switching element
JPH02251930A (en) Active matrix array
JP2646588B2 (en) Active matrix array
JPH07114045A (en) Liquid crystal display device
JPH1073516A (en) Liquid crystal display device inspection method and liquid crystal display device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term