JPH0646389B2 - シフトパス故障診断装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はシフトパス故障診断装置に関し、特に情報処理
装置におけるシフトパスの故障時の診断に関する。

従来技術 従来、情報処理装置においては、ハードウェア障害時の
保守交換単位（FIELD REPLACEABLE UNIT）複数個を縦続
的に接続してシフトパスを構成させていた。そのため、
このシフトパスに障害が発生すると複数の保守交換単位
を交換しなければならず、このシフトパスの平均修復時
間（MEAN TIME TO REPAIR）が大きくなるという欠点が
あった。

この欠点を補うための方法としては、装置を初期状態に
しておき、障害を生じた保守交換単位を含むシフトパス
のシフトレジスタ機能を用いてそのシフトパスのデータ
を出力させ、このデータと装置の初期状態のデータとを
比較することにより障害を生じた保守交換単位を指摘す
る方法がある。しかしながら、このシフトレジスタ機能
を用いて初期状態の設定が行われる装置においては、シ
フトパスを構成する保守交換単位に障害が発生すると、
シフトパスのシフトレジスタ機能を用いての初期状態の
設定を行えなくなり、複数の保守交換単位を交換しなけ
ればならず、このシフトパスの平均修復時間が大きくな
るという欠点があった。

また、予め記憶された初期状態を示すデータと、シフト
レジスタ機能の使用により全ビットが出力されたデータ
とを比較しなければならないので、障害を生じた保守交
換単位を指摘するのに時間がかかるという欠点があっ
た。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、障害を生じた保守交換単位の指摘を容易
に行うことができ、システムダウン時の故障修復時間を
短くして平均修復時間を短縮することができるシフトパ
ス故障診断装置の提供を目的とする。

発明の構成 本発明によるシフトパス故障診断装置は、複数の記憶素
子が縦続的に接続されて構成された保守交換単位として
のシフトレジスタを複数個縦続的に接続することにより
構成されたシフトパスの故障診断装置であって、前記シ
フトレジスタの各々に対応して設けられ、対応するシフ
トレジスタの入力信号及び出力信号を択一的に導出して
次段回路の入力とする複数の切替手段と、この切替手段
の少なくとも１つを制御して対応するシフトレジスタの
入力信号を次段回路の入力とすることによりこのシフト
レジスタをバイパスさせて故障診断を行うよう制御する
手段と、前記故障診断により故障が検出されたときに当
該故障が検出された保守交換単位を指摘する手段とを有
することを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例による情報処理装置
は、シフトレジスタ１〜３と、シフトモード指定回路４
と、シフトイン入力制御回路５と、シフトレジスタ指定
回路６と、デコーダ７，１７と、クロック供給回路８
と、セレクタ９〜１１と、シフトアウト出力制御回路１
２と、保守診断装置１３と、シフトバッファ１４と、入
出力制御回路１５と、入出力接続回路１６とにより構成
されている。

シフトレジスタ１〜３は夫々記憶素子１−１〜１−ｌ、
２−１〜２−ｍ、３−１〜３−ｎが縦続的に接続されて
構成されている。また、シフトレジスタ１〜３は夫々縦
続的に接続されて１つのシフトパスを構成するととも
に、シフトレジスタ１〜３各々はこの情報処理装置の保
守交換単位に対応している。

シフトレジスタ１〜３各々にはシフトモード指定回路４
からのシフトモード信号102が入力されてシフトモード
が指定される。クロック供給回路８からのクロック信号
124は、シフトレジスタ指定回路６からの制御信号123に
よりデコーダ７で各シフトレジスタ１〜３に夫々分配さ
れる。すなわち、デコーダ７ではシフトレジスタ指定回
路６からの制御信号123によって指定されるシフトレジ
スタ１〜３に夫々クロック信号103〜105を供給する。

シフトレジスタ１のシフトイン端子にはシフトイン入力
制御回路５からシフトイン入力101が入力されている。
また、シフトレジスタ１〜３のシフトアウト端子各々か
らのシフトアウト出力106,108,110は夫々セレクタ９〜
１１に入力される。

セレクタ９にはシフトイン入力制御回路５からのシフト
イン入力101とシフトレジスタ１からのシフトアウト出
力106とが入力され、デコーダ１７からのセレクタ切替
信号120によりシフトイン入力101とシフトアウト出力10
6とを切替えてシフトイン信号107としてシフトレジスタ
２とセレクタ１０とに出力する。

セレクタ１０にはセレクタ９からのシフトイン信号107
とシフトレジスタ２からのシフトアウト信号108とが入
力され、デコーダ１７からのセレクタ切替信号121によ
りシフトイン信号107とシフトアウト出力108とを切替え
てシフトイン信号109としてシフトレジスタ３とセレク
タ１１とに出力する。

セレクタ１１にはセレクタ１０からのシフトイン信109
とシフトレジスタ３からのシフトアウト信号110とが入
力され、デコーダ１７からのセレクタ切替信号122によ
りシフトイン信109とシフトアウト出力110とを切替えて
シフトアウト信号111としてシフトアウト出力制御回路
１２に出力する。

シフトアウト出力制御回路１２はセレクタ１１からのシ
フトアウト信号111のチェックを行い、シフトアウト信
号113をシフトバッフア１４に書込むとともに、チェッ
ク結果をエラー報告信号112として保守診断装置１３に
出力する。

保守診断装置１３はシフトアウト出力制御回路１２から
のエラー報告信号112によりシフトレジスタ１〜３の障
害の発生を知り、制御信号116を入出力制御回路１５に
出力する。また、保守診断装置１３はデータバス114,11
5を介してシフトバッファゥ１４に対してデータの書込
み読出しを行う。

入出力制御回路１５は保守診断装置１３からの制御信号
116に応じてシフトモード指定回路４とシフトイン入力
制御回路５とシフトレジスタ指定回路６と入出力接続回
路１６とに制御信号118を出力する。この制御信号118の
入力によりシフトモード指定回路４はシフトレジスタ１
〜３に対してシフトモードを指定し、シフトイン入力制
御回路５はシフトレジスタ１へのシフトイン入力を制御
し、シフトレジスタ指定回路６はクロックを供給すべき
シフトレジスタ１〜３を指定し、入出力接続回路１６は
デコーダ１７に接続指示信号119を出力してデコーダ１
７からのセレクタ切替信号120〜122によりセレクタ９〜
１１の切替動作を制御する。

次に、第１図を用いて本発明の一実施例の動作について
説明する。

まず、シフトレジスタ１〜３各々の記憶素子１−１〜１
−ｌ、２−１〜２−ｍ、３−１〜３−ｎに障害がない場
合に、シフトレジスタ１〜３により構成されるシフトパ
スからその内容を取出してシフトバッファ１４に格納す
る手順について説明する。

シフトレジスタ指定回路６で所望のシフトレジスタ１〜
３を選択して指定し、シフトモード指定回路４でシフト
モードを“１”にセットし、クロック供給回路８からデ
コーダ７を介してシフトレジスタ１〜３夫々にクロック
信号103〜105を供給することにより、シフトレジスタ１
〜３で構成されるシフトパスにシフト動作を行わせる。

このシフト動作によりシフトパスの内容をシフトアウト
出力制御回路１２を介してシフトバッファ１４に格納す
る。このとき、シフトレジスタ１のシフトイン端子には
シフトイン入力制御回路５からの“０”が入力される。

さらに、入出力制御回路１５は入出力接続回路１６とデ
コーダ１７とを介してセレクタ９〜１１にセレクタ切替
信号120〜122を出力し、セレクタ９〜１１夫々がシフト
レジスタ１〜３夫々のシフトアウト端子からのシフトア
ウト出力106,108,110を選択するように制御を行う。

シフトレジスタ１〜３夫々の全記憶素子１−１〜１−
ｌ、２−１〜２−ｍ、３−１〜３−ｎの数だけクロック
が供給されると、上述の動作により全記憶素子１−１〜
１−ｌ、２−１〜２−ｍ、３−１〜３−ｎの内容がシフ
トバッファ１４に転送される。

このとき、シフトレジスタ１〜３夫々の全記憶素子１−
１〜１−ｌ、２−１〜２−ｍ、３−１〜３−ｎにはシフ
トイン入力制御回路５からの“０”が格納されているは
ずである。これをチェックするために、さらにクロック
を１回だけシフトレジスタ１〜３に供給し、このクロッ
クの供給によりシフトパスから出力されるビットが
“０”であることをシフトアウト出力制御回路１２でチ
ェックする。

このシフトパスから出力されるビットが“１”である場
合には、シフトレジスタ１〜３のある記憶素子が“１”
に固定されるようなモードの障害になっていると判断さ
れ、これによりいわゆる“１”スタック故障を検出する
ことができる。

シフトアウト出力制御回路１２でのチェックによりシフ
トレジスタ１〜３が正常であると判断されると、さらに
クロックを１回だけシフトレジスタ１〜３に供給すると
ともに、シフトレジスタ１のシフトイン端子から“１”
を入力する。これにより、シフトレジスタ１ではシフト
イン端子側の記憶素子１−１が１ビットだけ“１”で、
他の記憶素子１−２〜１−ｌの内容はすべて“０”とな
る。この記憶素子１−１に格納された“１”をラストデ
ィジットと呼び、上述のような手順でシフトパスの内容
をシフトバッファ１４に転送する動作をスキャンアウト
動作と呼ぶ。

次に、このスキャンアウト動作によりシフトバッファ１
４に格納された内容をシフトレジスタ１〜３に転送する
手順について説明する。

シフトレジスタ指定回路６で所望のシフトレジスタ１〜
３を選択して指定し、シフトモード指定回路４でシフト
モードを“１”にセットし、クロック供給回路８からデ
コーダ７を介してシフトレジスタ１〜３夫々にクロック
信号103〜105を供給することにより、シフトレジスタ１
〜３で構成されるシフトパスにシフト動作を行わせる。
このとき、シフトイン入力制御回路５からシフトレジス
タ１のシフトイン端子に入力されるデータはシフトバッ
ァ１４に格納されているデータであり、このシフトイン
端子にはシフトイン入力制御回路５を介して１ビットず
つシフトバッファ１４の内容が転送されることとなる。

シフトレジスタ１〜３の全記憶素子１−１〜１−ｌ、２
−１〜２−ｍ、３−１〜３−ｎの数だけクロックが供給
されると、これによりシフトパスから最後に出力された
１ビットのデータが“１”であるか“０”であるかをシ
フトアウト出力制御回路１２でチェックする。

このシフトパスから出力されるビットが“０”である場
合には、シフトレジスタ１〜３のある記憶素子が“０”
に固定されるようなモードの障害になっていると判断さ
れ、これによりいわゆる“０”スタック故障を検出する
ことができる。

シフトレジスタ１〜３に障害がないときには、予めスキ
ャンアウト動作時にシフトイン入力したラストディジッ
トの“１”がシフトパスから出力される。この上述の動
作をスキャンイン動作と呼ぶ。

上述のスキャンアウト動作およびスキャンイン動作時
に、シフトレジスタ１〜３に記憶素子の“１”スタック
故障または“０”スタック故障が検出されると、シフト
アウト出力制御回路１２はエラー報告信号112を保守診
断装置１３に出力し、、保守診断装置１３にこの障害の
発生が報告される。

保守診断装置１３ではこの障害の検出により制御信号11
6を入出力制御回路１５に出力し、この制御信号116によ
りシフトレジスタ１〜３のうちどのシフトレジスタに対
する入出力の接続を変更するかが入出力制御回路１５に
指示される。

最初、シフトレジスタ１に対して入出力接続変更指示が
出力されたとすると、入出力制御回路１５は制御信号11
8により入出力接続回路１６にシフトレジスタ１に対す
る入出力接続変更を指示する。入出力接続回路１６は接
続指示信号119をデコーダ１７に出力し、デコーダ１７
はこの接続指示信号119によりセレクタ切替信号120をセ
レクタ９に出力する。すなわち、セレクタ９からの出力
をシフトレジスタ１からのシフトアウト出力106からシ
フトレジスタ１へのシフトイン入力101に切替えるよう
に指示する。

また、入出力制御回路１５は制御信号118をシフトレジ
スタ指定回路６に出力し、シフトレジスタ指定回路６に
対してシフトレジスタ１にクロックを供給しないように
指示する。この指示によりシフトレジスタ指定回路は制
御信号123によりデコーダ７を制御して、シフトレジス
タ１にクロックを供給しないようにする。

さらに、入出力制御回路１５は制御信号118をシフトモ
ード指定回路４に出力し、シフトモード指定回路４に対
してシフトレジスタ１をシフトモードにしないように制
御する。

これらシフトレジスタ指定回路６とシフトモード指定回
路４とを入出力制御回路１５の制御信号118によって制
御した後に、スキャンアウト動作およびスキャンイン動
作を実施すると、これらスキャンアウト動作とスキャン
イン動作とは、シフトレジスタ１をバイパスし、、シフ
トレジスタ２，３で構成されるシフトパスに対して行わ
れることとなる。

すなわち、シフトレジスタ１の記憶素子１−１〜１−ｌ
のどれかに“１”スタック故障または“０”スタック故
障があったとしても、シフトレジスタ１はバイパスされ
ているので、シフトレジスタ２，３で構成されるシフト
パスに対するスキャンアウト動作およびスキャンイン動
作は正常に終了し、シフトレジスタ１に障害があること
が判明する。シフトレジスタ１〜３は夫々保守交換単位
に対応しているので、上述の動作を行うことによって故
障している保守交換単位を容易に指摘することができ
る。

このように、複数の記憶素子が縦続的に接続されて構成
される各シフトレジスタを夫々バイパス制御可能な様に
構成することにより、複数のシフトレジスタが夫々縦続
的に接続されて構成されるシフトパスの故障診断を行う
ようにするものであるから、保守交換単位となるシフト
レジスタの障害の特定指摘を容易に行うことができる。
このように障害を生じたシフトレジスタの指摘を容易に
行うことができるので、従来シフトパスを構成していた
複数の保守交換単位のうち１つにでも障害を生ずるとす
べて交換するといったシステムダウン時の故障修復時間
を短くすることができ、故障修復もその障害が生じたも
のだけに行えばよくなるため、平均修復時間を短縮する
ことができる。

尚、本発明の一実施例では障害の発生したシフトレジス
タをバイパスさせて故障診断を行う場合について述べた
が、他のシフトレジスタをバイパスさせて１つのシフト
レジスタのみの故障診断を行うこともできるのは明白で
ある。

発明の効果 以上説明したように本発明によれば、シフトパスを構成
する複数の保守交換単位であるシフトレジスタの少なく
とも１つをバイパスさせて故障診断を行うようにするこ
とによって、シフトパスのうち障害を生じた保守交換単
位を特定する指摘を容易に行うことができ、システムダ
ウン時の故障修復時間を短くして平均修復時間を短縮す
ることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １〜３……シフトレジスタ ４……シフトモード指定回路 ５……シフトイン入力制御回路 ６……シフトレジスタ指定回路 ９〜１１……セレクタ １３……保守診断装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の記憶素子が縦続的に接続されて構成
   された保守交換単位としてのシフトレジスタを複数個縦
   続的に接続することにより構成されたシフトパスの故障
   診断装置であって、前記シフトレジスタの各々に対応し
   て設けられ、対応するシフトレジスタの入力信号及び出
   力信号を択一的に導出して次段回路の入力とする複数の
   切替手段と、この切替手段の少なくとも１つを制御して
   対応するシフトレジスタの入力信号を次段回路の入力と
   することによりこのシフトレジスタをバイパスさせて故
   障診断を行うよう制御する手段と、前記故障診断により
   故障が検出されたときに当該故障が検出された保守交換
   単位を指摘する手段とを有することを特徴とするシフト
   パスの故障診断装置。