JPH0650886B2 - Digital transmission circuit - Google Patents
Digital transmission circuitInfo
- Publication number
- JPH0650886B2 JPH0650886B2 JP61111992A JP11199286A JPH0650886B2 JP H0650886 B2 JPH0650886 B2 JP H0650886B2 JP 61111992 A JP61111992 A JP 61111992A JP 11199286 A JP11199286 A JP 11199286A JP H0650886 B2 JPH0650886 B2 JP H0650886B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit
- communication state
- significant
- receiving side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は送信側にフレーム構成回路を備え、受信側にフ
レーム同期回路を備えたディジタル伝送回路に関し、特
に正規のフレームビットの挿入の禁止により無意通信状
態を送信側から通告し、フレーム同期はずれにより上記
状態を受信側で認識するようにしたディジタル伝送回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital transmission circuit having a frame forming circuit on the transmitting side and a frame synchronizing circuit on the receiving side, and particularly, by prohibiting the insertion of regular frame bits. The present invention relates to a digital transmission circuit in which an unintentional communication state is notified from the transmitting side and the receiving side recognizes the above state due to loss of frame synchronization.
(従来の技術) 従来、有意通信状態/無意通信状態を識別するには、第
1に有意通信時のみにディジタル伝送回路を通常動作さ
せ、有意通信時以外にはディジタル伝送回路の動作を停
止させておく方法が公知であり、第2に情報データのな
かに有意通信状態/無意通信状態を表示する信号を少な
くとも1ビット備え、状態表示信号を介して相互に状態
の通告および認識をする方法が公知である。(Prior Art) Conventionally, in order to discriminate between a significant communication state and an unintentional communication state, firstly, the digital transmission circuit is normally operated only during significant communication, and the operation of the digital transmission circuit is stopped except during significant communication. Secondly, there is a known method, and secondly, a method of providing at least one bit of a signal indicating a significant communication state / involuntary communication state in the information data and mutually notifying and recognizing the state via the state display signal. It is known.
(発明が解決しようとする問題点) 上述した第1の公知技術例では有意通信時以外の消費電
力を押圧することは可能であるが、通信要求があるたび
に何らかの方法、例えば給電経路の形成、または反転に
よりディジタル伝送回路を起動させる必要があり、同期
系および等化系を起動させてから通常動作に至るまで、
かなり長いトレーニング期間を要すると云う欠点があ
る。(Problems to be Solved by the Invention) Although it is possible to suppress power consumption other than during significant communication in the above-described first known technology example, some method, such as formation of a power supply path, is generated every time there is a communication request. , Or inversion, it is necessary to start the digital transmission circuit. From starting the synchronous system and equalization system to the normal operation,
It has the drawback of requiring a fairly long training period.
いっぽう、上述した第2の公知技術例では有意/無意の
状態変換に即時性はあるものの、状態表示ビットを常に
アクセスしていなければならないため、無意通信時にお
いても有意通信時とは変らない回路の動作が必要であ
り、有意時/無意時とも同程度の電力を消費することに
なると云う欠点がある。On the other hand, in the above-mentioned second known technology example, although the significant / unintentional state conversion has immediacy, the state indication bit must be always accessed, and therefore, the circuit is the same as that in the significant communication during the unintentional communication. Operation is required, and there is a disadvantage that the same amount of electric power is consumed in both significant and insignificant times.
本発明の目的は、送信側では正規のフレームビットの挿
入が禁止されるようにフレーム構成回路を制御するとと
もに受信側ではフレーム同期状態を表示できるようにし
て、有意通信状態/無意通信状態の通告および認識を行
うことによって上記欠点を除去し、即時性と低消費電力
とが同時に満足されるように構成したディジタル伝送回
路を提供することにある。The object of the present invention is to notify the significant communication state / involuntary communication state by controlling the frame configuration circuit on the transmitting side so as to prohibit the insertion of regular frame bits and displaying the frame synchronization state on the receiving side. It is another object of the present invention to provide a digital transmission circuit configured to satisfy the immediacy and low power consumption at the same time by recognizing the above drawbacks.
(問題点を解決するための手段) 本発明によるディジタル伝送回路は送信側と、受信側
と、送信側および受信側の間を接続する伝送路とから成
り、伝送路を介して有意な情報データの送受信を行う有
意通信状態と、有意な情報データを含まない単なる符号
列の送受信を行う無意通信状態とを識別することができ
るものである。送信側はフレーム構成回路と選択/制御
手段とを具備し、受信側はフレーム同期回路を具備して
構成したものである。(Means for Solving Problems) A digital transmission circuit according to the present invention comprises a transmitting side, a receiving side, and a transmission line connecting between the transmitting side and the receiving side, and significant information data is transmitted through the transmission line. It is possible to discriminate between a significant communication state in which the transmission and reception is performed and a non-meaningful communication state in which the simple code string that does not include the significant information data is transmitted and received. The transmission side is provided with a frame configuration circuit and a selection / control means, and the reception side is provided with a frame synchronization circuit.
フレーム構成回路は、送信すべき情報データ列に周期的
に1ビット以上のフレームビットを挿入するためのもの
である。The frame configuration circuit is for periodically inserting one or more frame bits into the information data string to be transmitted.
選択/制御手段は、無意通信状態においては正規のフレ
ームビットの挿入を禁止して遠端受信側フレーム同期を
強制的にはずし、有意通信状態/無意通信状態の通告/
認識を実行させるためのものである。The selection / control means prohibits the insertion of a regular frame bit in the unintentional communication state and forcibly removes the frame synchronization on the far-end receiving side, and notifies the significant communication state / unintentional communication state /
It is for executing recognition.
フレーム同期回路は、周期的に挿入されているフレーム
ビットを検出してフレーム同期をとるためのものであ
る。The frame synchronization circuit is for detecting frame bits that are periodically inserted to establish frame synchronization.
(実施例) 次に、本発明について図面を参照して説明した。(Example) Next, the present invention has been described with reference to the drawings.
第1図は、本発明によるディジタル送信回路の一実施例
を示すブロック図である。第1図において、1は伝送
路、10はフレーム構成回路、20はフレーム同期回
路、30は波形送信回路、40は波形受信回路、70は
制御部、90は選択回路である。FIG. 1 is a block diagram showing an embodiment of a digital transmission circuit according to the present invention. In FIG. 1, 1 is a transmission line, 10 is a frame configuration circuit, 20 is a frame synchronization circuit, 30 is a waveform transmission circuit, 40 is a waveform reception circuit, 70 is a control unit, and 90 is a selection circuit.
第1図において、信号線50上に送信すべき情報データ
列はフレーム構成回路10において周期的に予め定めら
れているパターンのフレームビットが挿入され、波形送
信回路30により伝送路1に送出され、波形受信回路4
0によって受信される。In FIG. 1, the information data string to be transmitted on the signal line 50 has frame bits of a predetermined pattern periodically inserted in the frame configuration circuit 10, and is sent to the transmission line 1 by the waveform transmission circuit 30. Waveform receiving circuit 4
Received by 0.
波形受信回路40から信号線60への受信符号列によ
り、フレーム同期回路20はフレームビットを検出し、
フレーム同期の引込みを行い、同期状態を信号線80上
の同期信号によって例えば同期時には論理“1”を出力
し、非同期時には論理“0”を出力する。The frame synchronization circuit 20 detects a frame bit by the received code string from the waveform receiving circuit 40 to the signal line 60,
The frame synchronization is pulled in, and the synchronization state is output by a synchronization signal on the signal line 80, for example, a logic "1" is output at the time of synchronization and a logic "0" is output at the time of asynchronous.
制御部70は、有意通信時には信号線75上の制御信号
を、例えば論理“1”に設定して出力し、無意通信時に
は論理“0”に設定して出力する。The control unit 70 sets the control signal on the signal line 75 to, for example, a logic “1” and outputs it during significant communication, and sets it to a logic “0” and outputs during involuntary communication.
選択回路90は信号線75上の制御信号により、有意通
信時にはフレーム構成回路10からの正規にフレームビ
ットの挿入された符号列を送出するように選択し、無意
通信時にはフレーム構成回路10を迂回してフレームビ
ットの挿入されていない符号列を送出するように選択す
る。これにより、無意通信時には遠隔端に置かれた受信
側のフレーム同期を強制的にはずすことが可能となり、
有意/無意の状態を通告できる。The selection circuit 90 selects, based on the control signal on the signal line 75, to send out the code string in which the frame bits are properly inserted from the frame composing circuit 10 during significant communication, and bypasses the frame composing circuit 10 during involuntary communication. Select to transmit a code string in which no frame bit is inserted. This makes it possible to forcibly remove the frame synchronization on the receiving side placed at the remote end during involuntary communication.
Can notify significant / unwillingness.
いっぽう、受信側ではフレームビットが挿入されている
符号列の受信でフレーム同期の確立が可能となり、挿入
されていない符号列の受信では同期の確立が不可能にな
ることから、フレーム同期回路20より信号線80上に
出力される同期信号が同期(論理“1”)の場合には有
意通信状態であるものと認識でき、非同期(論理
“0”)の場合には無意通信状態であるものと認識でき
る。On the other hand, on the receiving side, frame synchronization can be established by receiving a code string in which frame bits are inserted, and synchronization cannot be established by receiving a code string in which no frame bit is inserted. When the synchronization signal output on the signal line 80 is synchronous (logic “1”), it can be recognized as a significant communication state, and when asynchronous (logic “0”), it is a non-meaningful communication state. Can be recognized.
上述した実施例において、スクランブラとデイスクラン
ブラとの有無は、何ら関係ないことは明白である。In the embodiment described above, it is clear that the presence or absence of the scrambler and the descrambler has nothing to do with it.
第2図は、第1図における選択回路90の詳細実施例を
示すブロック図である。FIG. 2 is a block diagram showing a detailed embodiment of the selection circuit 90 in FIG.
(発明の効果) 以上説明したように本発明は、送信側において無意通信
時に正規のフレームビットの挿入を禁止し、遠隔端に置
かれた受信側のフレーム同期を強制的にはずし、受信側
に同期的に挿入されているフレームビットを検出し、フ
レーム同期を確立することにより、フレーム同期回路の
同期信号により有意通信/無意通信の状態の通告/認識
を容易に実行できると云う効果がある。また、無意通信
状態においては必要最小限の回路動作で、無意通信から
有意通信への状態変換にはフレーム同期の引込み期間の
みでよいと云う効果がある。(Effects of the Invention) As described above, according to the present invention, the transmitting side prohibits the insertion of regular frame bits during involuntary communication, forcibly removes the frame synchronization of the receiving side placed at the remote end, and By detecting the frame bit inserted synchronously and establishing frame synchronization, there is an effect that notification / recognition of the state of significant communication / involuntary communication can be easily executed by the synchronization signal of the frame synchronization circuit. Further, in the involuntary communication state, there is an effect that the minimum circuit operation is necessary, and only the pull-in period of the frame synchronization is required for the state conversion from the involuntary communication to the significant communication.
第1図は、本発明によるディジタル伝送回路の一実施例
を示すブロック図である。 第2図は、第1図の選択回路の詳細実施例を示すブロッ
ク図である。 1……伝送路 10……フレーム構成回路 20……フレーム同期回路 30……波形送信回路、40……波形受信回路 70……制御部、90……選択回路 50,60.75,80……信号線FIG. 1 is a block diagram showing an embodiment of a digital transmission circuit according to the present invention. FIG. 2 is a block diagram showing a detailed embodiment of the selection circuit of FIG. 1 ... Transmission path 10 ... Frame configuration circuit 20 ... Frame synchronization circuit 30 ... Waveform transmission circuit 40 ... Waveform reception circuit 70 ... Control unit 90 ... Selection circuit 50,60.75,80 ... Signal line
Claims (1)
記受信側の間を接続する伝送路とから成り、前記伝送路
を介して有意な情報データの送受信を行う有意通信状態
と前記有意な情報データを含まない単なる符号列の送受
信を行う無意通信状態とを識別することができるディジ
タル伝送回路において、前記送信側は送信すべき情報デ
ータ列に周期的に1ビット以上のフレームビットを挿入
するためのフレーム構成回路と、前記無意通信状態にお
いては正規のフレームビットの挿入を禁止して遠端受信
側フレーム周期を強制的にはずし、前記有意通信状態/
無意通信状態の通告/認識を実行させるための選択/制
御手段とを具備し、且つ、前記受信側は前記周期的に挿
入されているフレームビットを検出してフレーム同期を
とるためのフレーム同期回路を具備して構成したことを
特徴とするディジタル伝送回路。1. A significant communication state comprising a transmitting side, a receiving side, and a transmission line connecting the transmitting side and the receiving side, and transmitting and receiving significant information data through the transmission line, and the significant communication state. In a digital transmission circuit capable of distinguishing from an involuntary communication state in which a simple code string that does not include significant information data is transmitted and received, the transmitting side periodically adds one or more frame bits to an information data string to be transmitted. A frame configuration circuit for inserting, and in the involuntary communication state, prohibiting the insertion of a regular frame bit and forcibly removing the frame cycle on the far end receiving side,
A frame synchronization circuit for selecting and controlling the notification / recognition of the involuntary communication state, and for the receiving side to detect the periodically inserted frame bits and establish frame synchronization. A digital transmission circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61111992A JPH0650886B2 (en) | 1986-05-16 | 1986-05-16 | Digital transmission circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61111992A JPH0650886B2 (en) | 1986-05-16 | 1986-05-16 | Digital transmission circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62269442A JPS62269442A (en) | 1987-11-21 |
| JPH0650886B2 true JPH0650886B2 (en) | 1994-06-29 |
Family
ID=14575230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61111992A Expired - Lifetime JPH0650886B2 (en) | 1986-05-16 | 1986-05-16 | Digital transmission circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650886B2 (en) |
-
1986
- 1986-05-16 JP JP61111992A patent/JPH0650886B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62269442A (en) | 1987-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0021145A1 (en) | Message multiplexing arrangement in a digital data communication system | |
| EP0020636B1 (en) | Autonomous terminal data communication system | |
| WO2000014626A1 (en) | Bi-directional data transfer using the video blanking period in a digital data stream | |
| JPS58217B2 (en) | Data transmission method | |
| JPH0650886B2 (en) | Digital transmission circuit | |
| CN107329919B (en) | Single line communication method and electronic equipment | |
| JP2000269988A (en) | Multiple address data transmission system | |
| JPH0650885B2 (en) | Digital transmission circuit | |
| JP3099493B2 (en) | Information transmission equipment | |
| JPS62171349A (en) | Communication control equipment | |
| JP2697421B2 (en) | Frame synchronization circuit for digital transmission system | |
| JPH065831B2 (en) | Signal frame transmission method | |
| KR0138934B1 (en) | Demultiplexing device of satellite communication system terminal earth station | |
| JPS648941B2 (en) | ||
| JPS63214048A (en) | Line terminator | |
| JPH05130046A (en) | Optical bus transmission system and transmitter-side encoder and receiver-side decoder for implementing the same | |
| EP0385042A1 (en) | Method of adjusting the end of transmission in a modem | |
| JPH0654052A (en) | Isdn line start system | |
| JPH01137749A (en) | Remote switching control system for spatial division type switch | |
| JPS60254949A (en) | Data transmission system | |
| JPH09205469A (en) | Data communication system and data communication method | |
| JPH0693693B2 (en) | Signal Transmission Method for Collision Detection Packet Switching System | |
| JPH0364144A (en) | Signal reinforcement device in data bus system | |
| JPH06303283A (en) | Serial data line use controller | |
| JPH0884138A (en) | System for detecting synchronization in transmission line |