JPH065677B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH065677B2 JPH065677B2 JP59077394A JP7739484A JPH065677B2 JP H065677 B2 JPH065677 B2 JP H065677B2 JP 59077394 A JP59077394 A JP 59077394A JP 7739484 A JP7739484 A JP 7739484A JP H065677 B2 JPH065677 B2 JP H065677B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- contact hole
- thermal oxide
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title description 7
- 150000004767 nitrides Chemical class 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、バイポーラトランジスタを含む半導体装置の
製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device including a bipolar transistor.
（ロ）従来技術 通常、バイポーラトランジスタを含む半導体装置の製造
方法では、自己整合性およびパッシベーション効果を持
たせるために窒化膜を利用している。(B) Prior Art In a method of manufacturing a semiconductor device including a bipolar transistor, a nitride film is usually used to have self-alignment and passivation effect.
第１図は従来行われている半導体装置の製造方法を略示
した説明図であり、以下、同図に従って説明する。FIG. 1 is an explanatory view schematically showing a conventional method for manufacturing a semiconductor device, which will be described below with reference to FIG.
(a)例えば、Ｐ形のベース層20を拡散形成した例えばＮ
形半導体10の表面に比較的厚い熱酸化膜30を成長させ、
その表面に窒化膜40を成長形成する。(a) For example, a P-type base layer 20 formed by diffusion, for example, N
A relatively thick thermal oxide film 30 is grown on the surface of the shaped semiconductor 10,
A nitride film 40 is grown and formed on the surface.
(b)前記窒化膜40をパターニングして、エミッタコンタ
クトホールおよびベースコンタクトホールに対応した開
孔部を形成する。(b) The nitride film 40 is patterned to form openings corresponding to the emitter contact hole and the base contact hole.
(c)前記ベースコンタクトホールに対応する開孔部を形
成した窒化膜40の表面にレジスト60を塗布し、このレジ
スト60と前記パターニングされた窒化膜40とをマスクに
して、前記熱酸化膜30をエッチングすることによりエミ
ッタコンタクトホールが形成される。このとき、前記熱
酸化膜30に対して窒化膜40は熱酸化膜30のサイドエッチ
ングによりオーバーハング状態になる。(c) A resist 60 is applied to the surface of the nitride film 40 having an opening corresponding to the base contact hole, and the thermal oxide film 30 is formed by using the resist 60 and the patterned nitride film 40 as a mask. To form an emitter contact hole. At this time, the nitride film 40 is overhanged with respect to the thermal oxide film 30 due to side etching of the thermal oxide film 30.
(d)前記パターニングされた熱酸化膜30とレジスタ60と
をマスクにして不純物イオンを打ち込み、前記レジスト
60を除去した後、熱処理することにより前記ベース層20
の所定位置にエミッタ層50を拡散形成する。(d) Impurity ions are implanted using the patterned thermal oxide film 30 and the register 60 as a mask, and the resist
After removing 60, heat treatment is applied to the base layer 20.
The emitter layer 50 is diffused and formed at a predetermined position of.
(e)フッ酸等の溶剤でもって前記熱酸化膜30をエッチン
グすることにより、ベースコンタクトホールが形成され
る。このときも、前記熱酸化膜30に対して窒化膜40がオ
ーバハング状態になる。(e) The base contact hole is formed by etching the thermal oxide film 30 with a solvent such as hydrofluoric acid. Also at this time, the nitride film 40 is in an overhang state with respect to the thermal oxide film 30.
(f)アルミニウム等を前記半導体基板10に蒸着形成した
後、パターニングしてベース電極21、エミッタ電極51を
形成する。このとき前記各電極が段切れ状態になる。(f) After depositing aluminum or the like on the semiconductor substrate 10 by vapor deposition, patterning is performed to form the base electrode 21 and the emitter electrode 51. At this time, each of the electrodes is disconnected.
しかして、前記窒化膜40がオーバハング状態になるの
で、その上部に形成される前記両電極21、30を比較的薄
くすれば、前記熱酸化膜３０を比較的薄くすれば、前記
窒化膜40のオーバハング状態を緩和できる。Then, since the nitride film 40 is in an overhang state, if the electrodes 21, 30 formed on the nitride film 40 are relatively thin, and if the thermal oxide film 30 is relatively thin, The overhang condition can be eased.
しかしながら、前記熱酸化膜30を薄くすると、半導体基
板10に対するパッシベーション効果が劣化するという問
題がある。However, if the thermal oxide film 30 is made thin, there is a problem that the passivation effect on the semiconductor substrate 10 deteriorates.
従って、製品としての歩留りおよび信頼性を低下させる
原因となる。Therefore, it becomes a cause of lowering the yield and reliability of the product.
（ハ）目的 本発明は、製品としての歩留りおよび信頼性の向上を図
ることのできる半導体装置の製造方法を提供することを
目的としている。(C) Purpose The present invention has an object to provide a method for manufacturing a semiconductor device capable of improving the yield and reliability as products.
（ニ）構成 この発明はバイポーラトランジスタを含む半導体装置の
製造方法であって、半導体基板の表面に比較的厚い熱酸
化膜を形成しパターニングした後、ベース層を形成する
工程と、前記半導体基板の表面に窒化膜およびシリコン
酸化膜を形成する工程と、前記シリコン酸化膜をパター
ニングし、エミッタコンタクトホールおよびベースコン
タクトホールに対応した開孔部を形成する工程と、レジ
ストを塗布してエミッタコンタクトホールの開孔部に対
応する部分のレジストを開孔する工程と、前記レジスト
およびシリコン酸化膜をマスクとして窒化膜およびベー
ス層形成の際に形成された薄い熱酸化膜を除去してエミ
ッタ層を形成する工程と、前記パターニングされたシリ
コン酸化膜をマスクとして前記窒化膜および熱酸化膜を
除去しベース層を形成する工程とを具備しており、かつ
最終的には前記薄い熱酸化膜、窒化膜およびシリコン酸
化膜はエミッタコンタクトホールおよびベースコンタク
トホールの部分以外は残すようにしたことを特徴として
いる。(D) Structure The present invention is a method for manufacturing a semiconductor device including a bipolar transistor, which includes a step of forming a base layer after forming and patterning a relatively thick thermal oxide film on the surface of a semiconductor substrate, and a step of forming the semiconductor substrate. A step of forming a nitride film and a silicon oxide film on the surface; a step of patterning the silicon oxide film to form an opening corresponding to the emitter contact hole and the base contact hole; A step of forming a resist in a portion corresponding to the opening, and using the resist and the silicon oxide film as a mask, the nitride film and the thin thermal oxide film formed at the time of forming the base layer are removed to form an emitter layer. And a step of removing the nitride film and the thermal oxide film using the patterned silicon oxide film as a mask. A step of forming a base layer, and finally, the thin thermal oxide film, the nitride film and the silicon oxide film are left except for the emitter contact hole and the base contact hole. There is.
（ホ）実施例 第２図は本発明に係る半導体装置の製造方法の一実施例
を略示した説明図であり、同図に従って説明する。尚、
第１図と同一部分は同一符号で示している。(E) Embodiment FIG. 2 is an explanatory view schematically showing an embodiment of a method for manufacturing a semiconductor device according to the present invention, which will be described with reference to FIG. still,
The same parts as those in FIG. 1 are designated by the same reference numerals.
(a)例えば、Ｎ型の半導体基板10の表面に熱酸化膜30を
比較的厚く形成してパターニングした後、Ｐ型不純物を
イオン打ち込みして熱処理することにより、ベース層20
を拡散形成させる。このとき基板10表面に熱酸化膜31再
形成される。次にいわゆるCVD法でもって前記基板10の
表面に窒化膜40およびシリコン酸化膜70を成長形成させ
る。(a) For example, the thermal oxide film 30 is formed relatively thick on the surface of the N-type semiconductor substrate 10 and patterned, and then P-type impurities are ion-implanted and heat-treated to form the base layer 20.
Are diffused. At this time, the thermal oxide film 31 is re-formed on the surface of the substrate 10. Next, a nitride film 40 and a silicon oxide film 70 are grown and formed on the surface of the substrate 10 by the so-called CVD method.
(b)前記シリコン酸化膜70をパターニングすることによ
り、エミッタコンタクトホールおよびベースコンタクト
ホールに対応した開孔部を形成する。次に前記パターニ
ングされたシリコン酸化膜70のベースコンタクトホール
に対応する開孔部の表面にレジスト60を塗布形成する。(b) By patterning the silicon oxide film 70, openings corresponding to the emitter contact hole and the base contact hole are formed. Next, a resist 60 is formed by coating on the surface of the opening corresponding to the base contact hole of the patterned silicon oxide film 70.
(c)前記レジスト60を形成したシリコン酸化膜70とをマ
スクにして、プラズマエッチングして窒化膜40を除去す
る。次に熱酸化膜31をエッチングし、Ｎ型不純物イオン
打ち込みした後、前記レジスト60を除去して、熱処理す
ることにより、エミッタ層50を拡散形成する。(c) Using the silicon oxide film 70 on which the resist 60 is formed as a mask, plasma etching is performed to remove the nitride film 40. Next, the thermal oxide film 31 is etched, N-type impurity ions are implanted, the resist 60 is removed, and a heat treatment is performed to diffuse the emitter layer 50.
(d)前記パターニングされたシリコン酸化膜70をマスク
にしてリン酸等の溶剤でもって、窒化膜40をエッチング
し除去する。このとき、窒化膜40に対してシリコン酸化
膜70は僅かなオーバハング状態となる。(d) Using the patterned silicon oxide film 70 as a mask, the nitride film 40 is removed by etching with a solvent such as phosphoric acid. At this time, the silicon oxide film 70 is slightly overhanging with respect to the nitride film 40.
(e)前記シリコン酸化膜70と窒化膜40とをマスクとして
フッ酸系の溶剤でもって、熱酸化膜31をエッチングする
ことによりベースコンタクトホールを形成する。尚、シ
リコン酸化膜70もライトエッチングされるが、前記熱酸
化膜31の膜厚よりも厚いので全部除去されず、コンタク
トホール部のサイドエッチングにより前記オーバハング
状態を緩和することとなる。(e) Using the silicon oxide film 70 and the nitride film 40 as a mask, the thermal oxide film 31 is etched with a hydrofluoric acid-based solvent to form a base contact hole. Although the silicon oxide film 70 is also light-etched, it is not completely removed because it is thicker than the thermal oxide film 31, and side etching of the contact hole portion alleviates the overhang state.
すなわち、第２図(d)の状態からベース20のコンタクト
ホールを形成するために、熱酸化膜30をエッチングする
と第２図(e)の状態になる。このとき用いられるエッチ
ング液は熱酸化膜30をエッチングするとともに、シリコ
ン酸化膜70をエッチングする。両者の成分はともにSiO2
であり、同一であるから、同様にエッチングされる。従
って、窒化膜40をマスクとして熱酸化膜をエッチングす
ると、シリコン酸化膜70のオーバハング部分もエッチン
グ（サイドエッチ）され、オーバハング状態が緩和され
る。That is, when the thermal oxide film 30 is etched to form the contact hole of the base 20 from the state of FIG. 2 (d), the state of FIG. 2 (e) is obtained. The etching solution used at this time etches the thermal oxide film 30 and the silicon oxide film 70. Both components are SiO 2
Since they are the same, they are similarly etched. Therefore, when the thermal oxide film is etched using the nitride film 40 as a mask, the overhang portion of the silicon oxide film 70 is also etched (side etch), and the overhang state is relaxed.
以下、通常の半導体装置の製造方法と同様に電極等が形
成される。Thereafter, electrodes and the like are formed in the same manner as in a usual method for manufacturing a semiconductor device.
尚、前記(c)の工程は、不純物添加多結晶シリコンから
の拡散方法でエミッタ層50形成してもよいし、又は通常
の気相拡散法を用いてもよい。In the step (c), the emitter layer 50 may be formed by a diffusion method from impurity-doped polycrystalline silicon, or a normal vapor phase diffusion method may be used.
また、前記(d)の工程は、前記シリコン酸化膜70のエミ
ッタ層に対応した開孔部の表面にレジストを形成して、
プラズマエッチングすることにより、窒化膜40を除去し
てもよい。In the step (d), a resist is formed on the surface of the opening corresponding to the emitter layer of the silicon oxide film 70,
The nitride film 40 may be removed by plasma etching.
（ヘ）効果 本発明は、上述したように製造しており、窒化膜に対し
てシリコン酸化膜のオーバハング状態を緩和できるの
で、後工程での電極形成時に各電極の段切れを防止でき
る。(F) Effect Since the present invention is manufactured as described above, the overhang state of the silicon oxide film with respect to the nitride film can be alleviated, so that step breakage of each electrode can be prevented during electrode formation in a later step.
また、半導体基板のベース層領域以外の表面に形成され
る熱酸化膜、シリコン酸化膜および窒化膜等の膜厚が比
較的厚く形成されることになるので、半導体基板に対し
てのパッシベーション効果が劣化することはない。Further, since the thermal oxide film, the silicon oxide film, the nitride film and the like formed on the surface other than the base layer region of the semiconductor substrate are formed to be relatively thick, the passivation effect with respect to the semiconductor substrate can be obtained. It does not deteriorate.
さらに、工程の初期において窒化膜が形成されるので、
半導体基板に対してのパッシベーション効果が強められ
る。Furthermore, since a nitride film is formed at the beginning of the process,
The passivation effect on the semiconductor substrate is enhanced.
従って、製品としての歩留りおよび信頼性の向上を図る
ことができる。Therefore, the yield and reliability of the product can be improved.
第１図は従来行われている半導体装置の製造方法を略示
した説明図、第２図は本発明に係る半導体装置の製造方
法の一実施例を略示した説明図である。 10・・・半導体装置、20・・・ベース層、30、31・・・
熱酸化膜、40・・・窒化膜、50・・・エミッタ層、70・
・・シリコン酸化膜。FIG. 1 is an explanatory view schematically showing a conventional semiconductor device manufacturing method, and FIG. 2 is an explanatory view schematically showing one embodiment of a semiconductor device manufacturing method according to the present invention. 10 ... Semiconductor device, 20 ... Base layer, 30, 31 ...
Thermal oxide film, 40 ... Nitride film, 50 ... Emitter layer, 70 ...
..Silicon oxide film.
Claims (1)
の製造方法において、 半導体基板の表面に比較的厚い熱酸化膜を形成しパター
ニングした後、ベース層を形成する工程と、前記半導体
基板の表面に窒化膜およびシリコン酸化膜を形成する工
程と、 前記シリコン酸化膜をパターニングし、エミッタコンタ
クトホールおよびベースコンタクトホールに対応した開
孔部を形成する工程と、 レジストを塗布してエミッタコンタクトホールの開孔部
に対応する部分のレジストを開孔する工程と、 前記レジストおよびシリコン酸化膜をマスクとして窒化
膜およびベース層形成の際に形成された薄い熱酸化膜を
除去してエミッタ層を形成する工程と、 前記パターニングされたシリコン酸化膜をマスクとして
前記窒化膜および熱酸化膜を除去しベース層を形成する
工程とを具備しており、 かつ最終的には前記薄い熱酸化膜、窒化膜およびシリコ
ン酸化膜はエミッタコンタクトホールおよびベースコン
タクトホールの部分以外は残すようにしたことを特徴と
する半導体装置の製造方法。1. A method of manufacturing a semiconductor device including a bipolar transistor, comprising: forming a base layer after forming and patterning a relatively thick thermal oxide film on the surface of a semiconductor substrate; and a nitride film on the surface of the semiconductor substrate. And a step of forming a silicon oxide film, a step of patterning the silicon oxide film to form an opening corresponding to the emitter contact hole and the base contact hole, and a step of applying resist to the opening of the emitter contact hole. A step of opening a resist in a corresponding portion; a step of removing the thin thermal oxide film formed at the time of forming the nitride film and the base layer by using the resist and the silicon oxide film as a mask to form an emitter layer; Using the patterned silicon oxide film as a mask, the nitride film and the thermal oxide film are removed and A step of forming a layer, and finally, the thin thermal oxide film, the nitride film and the silicon oxide film are left except for the portions of the emitter contact hole and the base contact hole. Manufacturing method of semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077394A JPH065677B2 (en) | 1984-04-16 | 1984-04-16 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077394A JPH065677B2 (en) | 1984-04-16 | 1984-04-16 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60219770A JPS60219770A (en) | 1985-11-02 |
| JPH065677B2 true JPH065677B2 (en) | 1994-01-19 |
Family
ID=13632670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59077394A Expired - Fee Related JPH065677B2 (en) | 1984-04-16 | 1984-04-16 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065677B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE518710C2 (en) * | 2000-06-26 | 2002-11-12 | Ericsson Telefon Ab L M | Method for improving transistor performance as well as transistor device and integrated circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911576A (en) * | 1972-05-31 | 1974-02-01 | ||
| JPS5488082A (en) * | 1977-12-26 | 1979-07-12 | Toshiba Corp | Manufacture for semiconductor device |
| JPS58137227A (en) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | Preparation of semiconductor device |
| JPS58218137A (en) * | 1982-06-11 | 1983-12-19 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1984
- 1984-04-16 JP JP59077394A patent/JPH065677B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60219770A (en) | 1985-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH051623B2 (en) | ||
| JPH01274470A (en) | Bipolar transistor device and its manufacturing method | |
| JPH065677B2 (en) | Method for manufacturing semiconductor device | |
| JPS63289820A (en) | Manufacture of semiconductor device | |
| JPS60258964A (en) | Manufacture of semiconductor device | |
| JPS58197826A (en) | Manufacture of semiconductor device | |
| JPH0216019B2 (en) | ||
| JP2638285B2 (en) | Method for manufacturing semiconductor device | |
| KR970002428B1 (en) | Semiconductor device manufacturing method | |
| JPH035656B2 (en) | ||
| JPS6068656A (en) | Manufacturing method of semiconductor device | |
| KR950013791B1 (en) | Method for forming gate electrode on buried contact | |
| JPH0230124A (en) | Manufacture of semiconductor device | |
| JP2667840B2 (en) | Method for manufacturing compound semiconductor device | |
| JPH0464470B2 (en) | ||
| JPH08236475A (en) | Formation of contact window | |
| JPS62206873A (en) | Manufacture of semiconductor device | |
| JPH0462178B2 (en) | ||
| JPS5994437A (en) | Semiconductor device | |
| JPH01251658A (en) | Manufacture of semiconductor device | |
| JPH11289082A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH0371771B2 (en) | ||
| JPH061803B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JPS6210034B2 (en) | ||
| JPH06132244A (en) | Method for forming electrode of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |