Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0656866B2 - 半導体素子分離領域の形成方法 - Google Patents
[go: Go Back, main page]

JPH0656866B2 - 半導体素子分離領域の形成方法 - Google Patents

半導体素子分離領域の形成方法

Info

Publication number
JPH0656866B2
JPH0656866B2 JP60253940A JP25394085A JPH0656866B2 JP H0656866 B2 JPH0656866 B2 JP H0656866B2 JP 60253940 A JP60253940 A JP 60253940A JP 25394085 A JP25394085 A JP 25394085A JP H0656866 B2 JPH0656866 B2 JP H0656866B2
Authority
JP
Japan
Prior art keywords
element isolation
film
semiconductor element
silicon oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60253940A
Other languages
English (en)
Other versions
JPS62113443A (ja
Inventor
哲哉 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60253940A priority Critical patent/JPH0656866B2/ja
Publication of JPS62113443A publication Critical patent/JPS62113443A/ja
Publication of JPH0656866B2 publication Critical patent/JPH0656866B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に半導体装
置の素子間分離領域を形成する方法に関する。
〔従来の技術〕
集積回路装置の素子間分離の方法として、シリコン基板
表面に選択的に形成した溝に絶縁物を埋め込む方法、い
わゆるトレンチアイソレーション法がある。
従来のトレンチアイソレーション形成方法としては、第
2図(a)に示すように、シリコン基板201の表面に
素子分離のための溝202,202′を形成し次に同図
(b)に示すように、化学気相成長によるシリコン窒化
膜203を形成し、続いて同図(c)に示すように化学
気相成長によるシリコン酸化膜204を形成後、同図
(d)に示すようにリソグラフィー工程により溝上部の
みにフォトレジスト205,205′を残し、次にエッ
チング工程により同図(e)に示すように基板凸部上の
シリコン酸化膜を除去することによって、凹部内に素子
分離シリコン酸化膜206,206′を埋込み最後に、
同図(f)に示すように凸部上のシリコン窒化膜203
を除去することによって素子分離領域を形成する方法が
ある。
また、同図(a),(b)の工程の後に同図(g)に示
すように化学気相成長により膜厚が溝の深さの約半分で
あるポリシリコン膜207を形成後、同図(h)に示す
ように、溝上部のみにフォトレジスト208,208′
を残し、次にエッチング工程により同図(i)に示すよ
うに基板凸部上のポリシリコン膜を除去し、続いて同図
(j)に示すように溝内に埋込まれたポリシリコン膜2
09,209′を酸化することによって、凹部内に素子
分離シリコン酸化膜210,210′を形成し、最後に
同図(k)に示すように、シリコン窒化膜203を除去
することによって素子分離領域を形成する方法がある。
〔発明が解決しようとする問題点〕
しかしながら、従来法では化学気相成長によるシリコン
酸化膜又はポリシリコン膜の段差被覆性は悪く、さらに
リソグラフィー工程における目合せずれによって、第3
図に示すように溝の端部で突起状のシリコン酸化膜30
2,302′が残ったり、シリコン酸化膜のへこみ30
3,303′が形成される等の問題がある。
本発明の目的は、上記問題点を解消した、すなわち、リ
ソグラフィー工程を用いずに平坦性の良い半導体素子分
離領域を形成する方法を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体素子分離領域の形成方法は、一般式がR
−S(OR′)4−n(R:1価の炭化水素基、
R′:炭素数0〜4の炭化水素基、n:0,1,2,
3)である有機シリコン化合物を主成分とする溶液を素
子間分離溝を有する半導体基板表面に塗布する工程と、
最初に150℃以下の温度で、続いて450℃以下の温
度でそれぞれ所定時間だけ少なくとも酸素を含む雰囲気
中で熱処理せしめることによって該溶液を樹脂ガラス膜
に変える工程と、続いて500℃以上の温度で酸素雰囲
気中で熱処理し該樹脂ガラス膜を酸化分解しシリコン酸
化膜に変える工程と、エッチバックにより、半導体基板
表面の半導体素子間分離溝以外に存在するシリコン酸化
膜を除去する工程とを含むことを特徴とする。
上記の一般式がR−S(OR′)4−n(R:1価
の炭化水素基、R′:炭素数0〜4の炭化水素基、n:
0,1,2,3)である有機シリコン化合物を主成分と
する溶液は、例えばCH・S(OH),C
−S(OH),C−S(OH),C
−S(OH), C−S(OH),CH−S(OCH
,CH−S(OC,CH−S(O
,CH−S(OC,C
−S(OCH,C−S(OC
,C−S(OC,C
−S(OC,C−S(OC
,C−S(OC,C
−S(OC,C−S(OC
,C−S(OCH,C
−S(OC,C−S(OC
,C−S(OC,C
−S(OCH,C−S(OC
,C−S(OC,C
−S(OC等のうち少なくとも1種類以
上をエチルセロソルブアセテート,ブチルセロソルブア
セテートアルコール等の溶媒と混合することによって得
られる。これらの溶液を塗布し酸素雰囲気中で酸化分解
することによってシリコン酸化膜を形成する方法は、例
えば、応用物理学会講演予稿集、P375,31P−G
−6(昭和60年3月)にあるように(C−S
O)膜を酸素雰囲気中で550℃で120分間酸化分
解することによって均一なS膜が形成できること
により知られている。
さらに、上記の溶液中にリン、ホウ素原子を含む化合物
を混合せしめることによって、500℃以上の熱処理に
おけるシリコン酸化膜のリフローの効果を高めることが
可能となる。
〔実施例〕
次に、本発明を実施例に基づき図面を用いて説明する。
本実施例では、一般式がR−S(OR′)4−n
ある有機シリコン化合物を主成分とする溶液として、C
−S(OH)とC−S(OH)エチ
ルセロソルブアセテートに混合したものを用いた。さら
に該溶液中にリン原子,ホウ素原子を含む化合物をそれ
ぞれ4mol%の濃度で混合し塗布溶液とした。
第1図は、本発明の一実施例の半導体装置の素子分離領
域の形成工程を示す断面図である。
第1図(a)において、P型シリコン基板101表面の
素子分離領域を形成すべき部分にリソグラフィー工程お
よびエッチングにより、深さ約1μmの溝102,10
2′を形成する。
次に、同図(b)に示すように化学気相成長によるシリ
コン窒化膜103を形成する。続いて同図(c)に示す
ように上記塗布溶液を塗布し、150℃で30分間さら
に450℃で30分間、酸素を含む雰囲気中で熱処理す
ることによって厚さ約3μmの樹脂ガラス膜104を形
成し、さらに、900℃で1時間、酸素ガス雰囲気中で
熱処理せしめることによって、樹脂膜ガラス膜を酸化分
解し、同図(d)に示すように厚さ約1.5μmのシリ
コン酸化膜105に変える。
次にドライエッチングによるエッチバッグで半導体基板
表面の溝部以外のシリコン酸化膜を除去し、同図(e)
に示すように溝内に素子分離シリコン酸化膜106,1
06′を埋込む。
以上の工程の後、半導体基板凸部表面のシリコン窒化膜
103をエッチングし、同図(f)に示すように素子分
離領域の形成が完了する。
〔発明の効果〕
以上説明したように本発明は、一般式が である有機シリコン化合物を主成分とする溶液を素子間
を分離するために形成された溝を有する半導体基板表面
に塗布、熱処理せしめることによって、半導体基板表面
の凹凸を平坦化することが可能となり、ゆえに半導体基
板凸部上表面に存在するシリコン酸化膜の除去が、エッ
チバックにより簡単化され、リソグラフィー工程無しに
凹部内にシリコン酸化膜を埋込むことが可能となる。し
たがって、素子分離領域形成後の半導体基板表面を平坦
にすることが出来るという効果がある。
さらに塗布法によってシリコン酸化膜を形成することか
ら生産性が高いという利点を有する。
また、本発明では有機シリコン化合物を主成分とする溶
液を、最初に150℃以下の温度で、続いて450℃以
下の温度でそれぞれ所定時間だけ少なくとも酸素を含む
雰囲気中で熱処理せしめることによって該溶液を樹脂ガ
ラス膜に変えるので、膜厚方向に均一な膜組成の樹脂ガ
ラス膜を得ることができ、更にこれに基づいて均一組成
のシリコン酸化膜を得ることができるので、均一なリー
ク電流の低減が可能となる。
更に、シリコン窒化膜を予め形成した上で、これをスト
ッパとしてシリコン酸化膜をエッチバックし、その後に
シリコン窒化膜を除去することにより、半導体素子間分
離溝の内部にのみシリコン酸化膜を残し、半導体基板の
表面の平坦化を図ることが可能となる。
以上のように、本発明による半導体装置の素子間分離領
域の形成方法は、半導体装置の高密度・高集積化に多大
の効果をもたらす。
【図面の簡単な説明】
第1図は本発明の一実施例の半導体装置の素子分離領域
の形成方法を示す工程断面図である。 第2図は従来の半導体装置の素子分離領域の形成方法を
示す工程断面図である。 第3図は従来の半導体装置の素子分離領域の形成方法に
おける問題点を示す断面図である。 第1図において、 101……P型シリコン基板、102,102′……
溝、103……シリコン窒化膜、104……樹脂ガラス
膜、105……シリコン酸化膜、106,106′……
素子分離シリコン酸化膜、である。 第2図において、 201……シリコン基板、202,202′……溝、2
03……シリコン窒化膜、204……シリコン酸化膜、
205,205′……フォトレジスト、206,20
6′……素子分離シリコン酸化膜、207……ポリシリ
コン膜、208,208′……フォトレジスト、20
9,209′……ポリシリコン膜、210,210′…
…素子分離シリコン酸化膜、である。 第3図において、 301……シリコン基板、302,302′……突起状
のシリコン酸化膜、303,303′……シリコン酸化
膜のへこみ、である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体素子間分離溝を有する半導体基板表
    面にシリコン窒化膜を形成する工程と、この上に一般式
    がRn−Si(OR′)4−n (R:1価の炭化水素
    基、R′:炭素数0〜4の炭化水素基、n:0,1,
    2,3)である有機シリコン化合物を主成分とする溶液
    を前記半導体素子間分離溝の深さよりも厚く塗布する工
    程と、150℃以下の温度で、続いて450℃以下の温
    度でそれぞれ所定時間だけ少なくとも酸素を含む雰囲気
    中で熱処理せしめることによって該溶液を樹脂ガラス膜
    に変える工程と、続いて500℃以上の温度で酸素雰囲
    気中で熱処理し該樹脂ガラス膜を酸化分解しシリコン酸
    化膜に変える工程と、前記シリコン窒化膜をストッパと
    したエッチバックにより半導体基板表面の半導体素子間
    分離溝以外に存在する該シリコン酸化膜を除去する工程
    と、前記半導体素子間分離溝以外に存在する該シリコン
    窒化膜を除去する工程とを含むことを特徴とする半導体
    素子分離領域の形成方法。
JP60253940A 1985-11-12 1985-11-12 半導体素子分離領域の形成方法 Expired - Fee Related JPH0656866B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60253940A JPH0656866B2 (ja) 1985-11-12 1985-11-12 半導体素子分離領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60253940A JPH0656866B2 (ja) 1985-11-12 1985-11-12 半導体素子分離領域の形成方法

Publications (2)

Publication Number Publication Date
JPS62113443A JPS62113443A (ja) 1987-05-25
JPH0656866B2 true JPH0656866B2 (ja) 1994-07-27

Family

ID=17258113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60253940A Expired - Fee Related JPH0656866B2 (ja) 1985-11-12 1985-11-12 半導体素子分離領域の形成方法

Country Status (1)

Country Link
JP (1) JPH0656866B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3178412B2 (ja) 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
US6458713B1 (en) 1999-06-28 2002-10-01 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160132A (en) * 1981-03-27 1982-10-02 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS62113443A (ja) 1987-05-25

Similar Documents

Publication Publication Date Title
EP0084635B1 (en) Method of forming a wide deep dielectric filled isolation trench in the surface of a silicon semiconductor substrate
JPS5851422B2 (ja) 酸化物分離プロセス
EP0036573A2 (en) Method for making a polysilicon conductor structure
EP0113517B1 (en) Method for forming an isolation region
JPS6340337A (ja) 集積回路分離法
JP3880207B2 (ja) トレンチ隔離の形成方法
JPS5857902B2 (ja) 狭いマスク開孔の形成方法
JPH0548617B2 (ja)
JPS59119848A (ja) 半導体装置の製造方法
JPH0216574B2 (ja)
JPS62500969A (ja) 半導体デバイスの製作方法
JPH0427702B2 (ja)
JPH0656866B2 (ja) 半導体素子分離領域の形成方法
JP2000100926A (ja) 半導体装置の製造方法及び半導体装置
JPH04209534A (ja) 半導体装置の製造方法
KR100297171B1 (ko) 반도체소자의소자분리방법
JPH049371B2 (ja)
JPH079930B2 (ja) 半導体装置の製造方法
JPH0313745B2 (ja)
JPS5950540A (ja) 半導体装置の製造方法
JPS5931215B2 (ja) 絶縁層の形成方法
JPH09330920A (ja) 半導体装置の製造方法
KR940007540B1 (ko) 반도체 장치의 소자격리방법
JPH0831469B2 (ja) バイポーラ半導体装置の製造方法
KR930008845B1 (ko) 반도체소자의 소자 격리방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees