JPH0658604B2 - How to remove sinusoidal input noise - Google Patents
How to remove sinusoidal input noiseInfo
- Publication number
- JPH0658604B2 JPH0658604B2 JP58015281A JP1528183A JPH0658604B2 JP H0658604 B2 JPH0658604 B2 JP H0658604B2 JP 58015281 A JP58015281 A JP 58015281A JP 1528183 A JP1528183 A JP 1528183A JP H0658604 B2 JPH0658604 B2 JP H0658604B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- noise
- sampling
- signal
- sinusoidal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B21/00—Systems involving sampling of the variable controlled
- G05B21/02—Systems involving sampling of the variable controlled electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 この発明は正弦波状入力ノイズの除去方法,特にアナロ
グ入力信号を一定時間間隔でサンプリングして計算機に
取り込む信号入力装置において,アナログ入力信号に含
まれるサンプリング周期よりも短い周期の正弦波状入力
ノイズをその振幅にかかわらず除去する方法に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application This invention relates to a method for removing sinusoidal input noise, and more particularly to a signal input device for sampling an analog input signal at fixed time intervals and taking it into a computer. The present invention relates to a method of removing sinusoidal input noise having a period shorter than the included sampling period regardless of its amplitude.
(ロ)従来技術 一般に複数のアナログ入力信号をマルチプレクサで切換
えてA/D変換し,多チヤネルの入力信号を計算機に取
り込む場合がしばしばある。かかる信号入力装置におい
て,加えられるアナログ入力信号には周期の小さな高周
波ノイズや商用電源周波60Hz(50Hz)程度の正弦波
状低周波ノイズが重畳されている場合があり,従来はこ
れらのノイズを除去するためにRCフイルタやアクデイ
ブフイルタを用いている。高周波ノイズ除去用のフイル
タは小形ですみ問題はないが,サンプリング周波数の数
倍ないし数十倍程度の低周波ノイズの場合には,たとえ
ばフイルタ用の静電容量が大型化し,コストも高く,ス
ペースもとるので好ましくない。このことは多チヤネル
入力の場合に特に顕著となる。さらにアナログフイルタ
の場合ノイズの振幅が大きいと十分減衰させきれず,除
去効果が不十分となる。(B) Prior Art In general, it is often the case that a plurality of analog input signals are switched by a multiplexer for A / D conversion and multichannel input signals are taken into a computer. In such a signal input device, a high-frequency noise having a short cycle or a sinusoidal low-frequency noise having a commercial power frequency of about 60 Hz (50 Hz) may be superimposed on an analog input signal to be added, and conventionally, these noises are removed. For this purpose, RC filters and active filters are used. The filter for removing high frequency noise is small, but there is no problem, but in the case of low frequency noise that is several to several tens of times the sampling frequency, for example, the electrostatic capacitance for the filter becomes large, and the cost and space are high. It is not desirable because it will occur. This is particularly remarkable in the case of multi-channel input. Furthermore, in the case of an analog filter, if the amplitude of noise is large, it cannot be attenuated sufficiently and the removal effect becomes insufficient.
(ハ)目的 この発明の目的は,従来のフイルタによるノイズ除去方
法の欠点を解消し、設置スペースを必要とせず,コスト
高とならない,しかもノイズの振幅によつても効果の変
らない新規な正弦波状入力ノイズの除去方法を提供する
にある。(C) Objective The object of the present invention is to solve the drawbacks of the conventional noise removing method by the filter, does not require an installation space, does not increase the cost, and has a novel sine effect that does not change depending on the amplitude of the noise. It is to provide a method of removing wavy input noise.
(ニ)構成 上記目的を達成するために,この発明はCPU(中央処
理装置)のソフト処理で正弦波状入力ノイズの除去を実
現している。すなわち,この発明の正弦波状入力ノイズ
の除去方法は,通常のサンプリング周期(第1の)に同
期して,このサンプリング周期よりも短い周期で3回分
をアナログ信号入力につき,第2のサンプリング処理を
行ない,この3回分の各サンプリング時の入力信号値y
1,y2,y3を検出し,これら入力信号値y1,y
2,y3に正弦波状入力ノイズの周波数及び第2のサン
プリング周期で定まる定数 (ただし、=ωΔt、ω:正弦波状入力ノイズの角速
度) を乗じ,K1y1+K2y2+K3y3を算出し,b=
K1y1+K2y2+K3y3より真のアナログ入力信
号値bを得るようにしている。(D) Configuration In order to achieve the above object, the present invention realizes removal of sinusoidal input noise by software processing of a CPU (central processing unit). That is, according to the sinusoidal input noise removing method of the present invention, the second sampling process is performed in synchronization with the normal sampling period (first) for three analog signal inputs in a period shorter than this sampling period. Input signal value y for each of these three samplings
1, y2, y3 are detected, and these input signal values y1, y
2 and y3 are constants determined by the frequency of the sinusoidal input noise and the second sampling period (However, ωΔt, ω: angular velocity of sinusoidal input noise) is multiplied to calculate K1y1 + K2y2 + K3y3, and b =
The true analog input signal value b is obtained from K1y1 + K2y2 + K3y3.
(ホ)実施例 以下,図面に示す実施例により,この発明をさらに詳細
に説明する。(E) Embodiment Hereinafter, the present invention will be described in more detail with reference to an embodiment shown in the drawings.
第1図はこの発明が実施される入力信号装置のブロツク
図である。同図において入力端子1に加えられるチヤネ
ルCH1アナログ入力信号は抵抗R,コンデンサCから
なる高周波ノイズ除去フイルタ2を経てマルチプレクサ
3に加えられるようになつている。また,図示は省略し
ているチヤネルCH2,CH3,……CHNの各アナロ
グ入力信号も高周波ノイズ除去フイルタを経てそれぞれ
マルチプレクサ3に加えられている。マルチプレクサ3
は後述するCPU5よりの切換指令により入力切換を行
ない,チヤネル順次に入力信号を出力しA/D変換器4
に加える。A/D変換器4はCPU5からの変換指令に
基づきアナログ入力信号をデジタル信号に変換し,CP
U5に加えるようになつている。CPU5は第4図,第
5図に示すフローにしたがい,各チヤネルの正弦波状入
力ノイズの除去演算処理及び真の入力信号値の取り込み
処理を実行する。6はワンシヨツトマルチ回路であつ
て,CPU5よりのトリガ信号を受けて一定時間だけ能
動信号(ハイ信号)をCPU5に出力する。このワンシ
ヨツト回路6はCPU5の時間信号回路として使用され
るものであり,したがつてこのワンシヨツト回路6に代
えて一定時間信号を出力するカウンタやタイマ回路を用
いてもよい。FIG. 1 is a block diagram of an input signal device in which the present invention is implemented. In the figure, the channel CH1 analog input signal applied to the input terminal 1 is applied to the multiplexer 3 via the high frequency noise elimination filter 2 including the resistor R and the capacitor C. Further, the analog input signals of the channels CH2, CH3, ... CHN (not shown) are also applied to the multiplexer 3 via the high frequency noise elimination filter. Multiplexer 3
Performs input switching according to a switching command from the CPU 5 which will be described later, and outputs input signals in a channel sequence to output the A / D converter 4
Add to. The A / D converter 4 converts the analog input signal into a digital signal based on the conversion command from the CPU 5,
It is supposed to be added to U5. According to the flow shown in FIG. 4 and FIG. 5, the CPU 5 executes the processing of removing the sinusoidal input noise of each channel and the processing of capturing the true input signal value. A one-shot multi-circuit 6 receives a trigger signal from the CPU 5 and outputs an active signal (high signal) to the CPU 5 for a certain period of time. The one-shot circuit 6 is used as a time signal circuit of the CPU 5, and therefore, instead of the one-shot circuit 6, a counter or a timer circuit that outputs a signal for a fixed time may be used.
第1図に示す信号入力装置において,各チヤネルの入力
端子に加えられるアナログ信号は,高周波ノイズ除去フ
イルタ2で高周波ノイズが除去されるが,マルチプレク
サ3には商用周波数の正弦波状入力ノイズが重畳したま
ま入力される。第2図に一例としてチヤネルCH1とC
H2のマルチプレクサ3への入力信号波形タイムチヤー
トを示している。同図においてもbはアナログ入力信号
の真値でありこの信号bに振幅aの正弦波状入力ノイズ
が重畳している。正弦波状入力ノイズの周期Taは約1
6.7msecである。Tsは通常のサンプリング周期で
あり,この値は正弦波状入力ノイズの周期Taの数倍か
ら数十倍すなわち数百msecのものである。In the signal input device shown in FIG. 1, the analog signal applied to the input terminal of each channel has high frequency noise removed by a high frequency noise removal filter 2, but a sine wave input noise of commercial frequency is superimposed on the multiplexer 3. It is input as it is. FIG. 2 shows an example of channels CH1 and C.
The input signal waveform time chart to the multiplexer 3 of H2 is shown. Also in the figure, b is the true value of the analog input signal, and sinusoidal input noise of amplitude a is superimposed on this signal b. The period Ta of sinusoidal input noise is about 1
It is 6.7 msec. Ts is a normal sampling period, and this value is several times to several tens times, that is, several hundred msec of the period Ta of the sinusoidal input noise.
第1図の装置においてCPU5は,通常のサンプリング
周期Tsに同期して,この周期Tsよりも十分に短い周
期△tでさらに細いサンプリング処理(以下短周期のサ
ンプリングという)を通常のサンプリング周期Ts毎に
3回行なうようにしている(第2図のt1・t2・t3
・t4・t5・t6参照)。In the apparatus shown in FIG. 1, the CPU 5 synchronizes with the normal sampling cycle Ts and performs a finer sampling process (hereinafter referred to as a short cycle sampling) every normal sampling cycle Ts at a cycle Δt sufficiently shorter than this cycle Ts. Are performed three times (t1, t2, t3 in FIG. 2).
-See t4, t5, and t6).
ここで上記信号入力装置における正弦波状入力ノイズの
除去原理について説明する。第3図に示すように入力信
号が y=asinωt+b であるとすると,短周期△tによる3回のサンプリング
時t0−△t,t0,t0+△tの各入力信号値はそれ
ぞれ y1=asin(ωt0−ω△t)+b …… y2=asinωt0+b …… y3=asin(ωt0+ω△t)+b …… ただし ω:正弦波状入力ノイズの角速度 となる。θ=ωt0,=ω△tとおけば上式〜は y1=asin(θ−)+b …… y2=asinθ+b …… y3=asin(θ+)+b …… となる。Here, the principle of removing the sinusoidal input noise in the signal input device will be described. When the input signal as shown in Figure 3 is assumed to be y = asinωt + b, short cycle △ when three sampling by t t 0 - △ t, t 0, t 0 + △ each input signal value of t, respectively y1 = asin (ωt 0 -ω △ t ) + b ...... y2 = asinωt 0 + b ...... y3 = asin (ωt 0 + ω △ t) + b ...... However ω: a sinusoidal input noise of the angular velocity. If θ = ωt 0 , = ωΔt, the above equations ~ will be y1 = asin (θ −) + b …… y2 = asin θ + b …… y3 = asin (θ +) + b …….
式と式の和をとると y1+y3=2asinθcos+2b…… 式と式よりasinθを消去すると y1+y3=2(y2−b)cos+2b …… この式をbについて整理すると, ただし 上式においてK1,K2,K3は正弦波状入力ノイズの
周波数と前記短周期のサンプリング周期で定まる定数で
あり,したがつて式より明かなように短周期の3回の
サンプリングによる入力値y1,y2,y3より真の入
力値bを得ることができる。Y1 + y3 = 2a sin θ cos + 2b …… When asin θ is deleted from the formula and the formula, y1 + y3 = 2 (y2-b) cos + 2b …… However In the above equation, K1, K2, and K3 are constants determined by the frequency of the sinusoidal input noise and the short-period sampling period, and therefore, as is clear from the equation, the input values y1, y2 obtained by three short-period samplings. , Y3, the true input value b can be obtained.
第1図に示した実施例信号入力装置のCPU5は,上記
原理に基づき各チヤネル毎の真の入力値を求めるように
している。The CPU 5 of the embodiment signal input device shown in FIG. 1 is adapted to obtain a true input value for each channel based on the above principle.
次に第4図,第5図に示すフローを参照して上記実施例
信号入力装置の動作について説明する。Next, the operation of the signal input device of the above embodiment will be described with reference to the flow charts shown in FIGS.
動作がスタートすると,先ずCPU5に内蔵のカウンタ
iをクリアする〔ステップST(以下STという)
1〕。このカウンタiは通常のサンプリング周期Ts内
で行なう短周期のサンプリング回数を3回カウントする
ためのものである。カウンタiのクリアに続いてワンシ
ヨツトマルチ回路6をトリガする(ST2)。続いてカ
ウンタiに+1処理を行なう(ST3)。最初の動作サ
イクルではi=1となる。続いて1CHからNCHまで
のNCH分の入力信号データの取り込みを行なう(ST
4)。このデータ取り込みルーチンの詳細な処理手順は
第5図に示すようにCPU5に内蔵のカウンタnをクリ
アし(ST41),続いてカウンタnに+1処理し(S
T42),カウンタnの内容に対応してマルチプレクサ
3を切換える(ST43)。当初はn=1なのでマルチ
プレクサ3は先ずチヤネルCH1の入力信号を導出す
る。導出されたアナログ入力信号はA/D変換器4でデ
ジタル信号に変換される(ST44)。続いてA/D変
換器4で変換されたデジタルデータをCPU5内のチヤ
ネルnのyiデータ記憶領域にストアする(ST4
5)。最初はチヤネルCH1のy1が記憶される。次に
カウンタnの内容が総チヤネル数Nに達したか否か判定
する(ST46)。そしてカウンタnの内容がNに達す
るまですなわち全チヤネルについて入力データyi(最
初はi=1)のストアが終了するまで,ST42に戻り
カウンタnに+1処理をなし,マルチプレクサ3のチヤ
ネルを切換えて次のチヤネルの入力データをストアす
る。すなわちST42〜ST46の処理をN回繰り返
す。ST42〜ST46の繰り返しがN回なされると,
全チヤネルの入力データyiがCPU5の対応する記憶
領域にストアされ,ST46の判定はYESとなり,動
作は第4図のST5に移りi=3か?判定する。最初の
動作サイクルではこの判定はNOであり次に続いてワン
シヨツト終了か?すなわちワンシヨツトマルチ回路6の
トリガされた出力信号がローに落ちたか判定する(ST
6)。ワンシヨツトマルチ回路6の出力がローに落ちて
いないと,まだトリガされてから短周期のサンプリング
期間△tが経過していないことを意味し、ワンシヨツト
マルチ回路6の出力がローに落ちるまでST6にとどま
り時間待を行なう。When the operation starts, first, the counter i built in the CPU 5 is cleared [step ST (hereinafter referred to as ST).
1]. This counter i is for counting the number of short-period samplings performed within the normal sampling period Ts three times. After clearing the counter i, the one-shot multi-circuit 6 is triggered (ST2). Subsequently, the counter i is subjected to +1 processing (ST3). In the first operation cycle, i = 1. Then, input signal data for NCH from 1CH to NCH is taken in (ST
4). The detailed processing procedure of this data fetching routine is as shown in FIG. 5, where the counter n built in the CPU 5 is cleared (ST41), and then the counter n is incremented by 1 (S41).
T42), the multiplexer 3 is switched according to the contents of the counter n (ST43). Since n = 1 at the beginning, the multiplexer 3 first derives the input signal of the channel CH1. The derived analog input signal is converted into a digital signal by the A / D converter 4 (ST44). Subsequently, the digital data converted by the A / D converter 4 is stored in the yi data storage area of the channel n in the CPU 5 (ST4
5). Initially, y1 of the channel CH1 is stored. Next, it is determined whether the content of the counter n has reached the total number N of channels (ST46). Then, until the content of the counter n reaches N, that is, until the storage of the input data yi (initially i = 1) is completed for all the channels, the process returns to ST42, the counter n is incremented by 1, and the channel of the multiplexer 3 is switched to the next. Store the input data of the channel. That is, the processes of ST42 to ST46 are repeated N times. When ST42 to ST46 are repeated N times,
The input data yi of all channels are stored in the corresponding storage area of the CPU 5, the determination in ST46 is YES, the operation moves to ST5 in FIG. 4, and i = 3? judge. In the first operation cycle, this judgment is NO, and then the one shot end? That is, it is determined whether the output signal triggered by the one-shot multi-circuit 6 falls to low (ST
6). If the output of the one-shot multi circuit 6 has not fallen to low, it means that the short sampling period Δt has not elapsed since it was triggered, and ST6 is output until the output of the one-shot multi circuit 6 falls to low. Stay in time and wait.
ワンシヨツトマルチ回路6の出力がローに落ちると、最
初のトリガから△tの時間が経過したことになり,ST
2にリターンしワンシヨツトマルチ回路6に再びトリガ
をかけ,続いてカウンタiに+1をしてi=2とし(S
T2),Nチヤネル分のデータ取込みすなわち2回目の
短周期のサンプリングを行ない(ST4),CPU5の
記憶領域に各チヤネルのサンプリング値y2を記憶す
る。このサンプリング値y2のデータ取り込み後も,S
T5を経てST6でワンシヨツト時間終了まで時間待を
行なう。ST6でワンシヨツト時間が終了すると,すな
わちワンシヨツトマルチ回路6の出力がローに落ちる
と,前回と同様にしてST2にリターンし,以下ST2
〜ST4の処理を続行し3回目の短周期のサンプリング
を行ないCPU5の記憶領域に各チヤネルのサンプリン
グ値y3を記憶する。このサンプリング値y3のデータ
取り込みに続いて,ST5でi=3か?の判定がなされ
るが3回の短周期のサンプリングにより,この判定はY
ESであり次に各チヤネルの信号入力の真値の演算に移
る。When the output of the one-shot multi circuit 6 falls to low, it means that the time of Δt has passed from the first trigger, and ST
After returning to 2, the one-shot multi-circuit 6 is triggered again, and then the counter i is incremented by 1 to set i = 2 (S
T2), the data for N channels is taken in, that is, the second short cycle sampling is performed (ST4), and the sampling value y2 of each channel is stored in the storage area of the CPU 5. Even after the data of this sampling value y2 is taken in, S
After T5, in ST6, wait for the end of the one-shot time. When the one-shot time ends in ST6, that is, when the output of the one-shot multi-circuit 6 falls to low, the process returns to ST2 in the same manner as the previous time, and then ST2.
The processing from ST4 to ST4 is continued, the third short cycle sampling is performed, and the sampling value y3 of each channel is stored in the storage area of the CPU 5. Subsequent to the data acquisition of the sampling value y3, is i = 3 in ST5? The determination is made, but the determination is Y by the sampling of three short cycles.
It is ES, and then the true value of the signal input of each channel is calculated.
真値の演算は先ず,カウンタnをクリアして(ST
7),しかる後にカウンタnに+1を行なう(ST
8)。これによりn=1となるので続いてチヤネルCH
1のサンプリング値y1,y2,y3をCPU5の記憶
領域から読み出し,b=K1(y1+y3)+K2y2
の演算をし,チヤネルCH1の信号入力の真値bを算出
し記憶領域に記憶する。続いて,ST10のn=N?の
判定(最初はn=1<N)NOで,ST8にリターンし
n=2とし今度はチヤネルCH2の信号入力の真値bを
上記と同様の式で算出し記憶する。さらに以後もST1
0→ST8→ST9→ST10の処理を繰り返し,全チ
ヤネルについて信号入力の真値bを算出する。このよう
にして,全チヤネルの信号入力につき正弦波状入力ノイ
ズの除去された真値を得ることができる。To calculate the true value, first clear the counter n (ST
7) Then, the counter n is incremented by 1 (ST
8). As a result, n = 1, so the channel CH continues.
The sampling values y1, y2, y3 of 1 are read from the storage area of the CPU 5, and b = K1 (y1 + y3) + K2y2
Then, the true value b of the signal input to the channel CH1 is calculated and stored in the storage area. Then, in ST10, n = N? (NO at the beginning is n = 1 <N), NO is returned to ST8, n = 2 is set, and the true value b of the signal input to the channel CH2 is calculated and stored by the same equation as above. ST1 after that
The process of 0 → ST8 → ST9 → ST10 is repeated to calculate the true value b of signal input for all channels. In this way, the true value from which sinusoidal input noise is removed can be obtained for all channel signal inputs.
なお上記実施例の特殊な場合として,短周期サンプリン
グ期間△tを正弦波状雑音ノイズの周期の1/4(ノイズ
が60Hzの商用周波数であれば4.2msecに選定して
やればcos=0となるので,真値bは となり短周期の第1と第3のサンプリング値yとy3の
みで真値bを算出することができ,さらに簡単な処理で
正弦波状ノイズが除去された信号入力の真値を得ること
ができる。As a special case of the above embodiment, the short period sampling period Δt is 1/4 of the period of sinusoidal noise noise (cos = 0 if the noise is 60 msec commercial frequency is 4.2 msec). , The true value b is Therefore, the true value b can be calculated only by the first and third sampling values y and y3 having a short period, and the true value of the signal input from which the sinusoidal noise is removed can be obtained by a simpler process.
なお上記実施例では多チヤネルの信号入力装置について
説明し,またこの発明は多チヤネルの信号装置に用いて
好適であるが,多チヤネルであることはこの発明にとつ
て必須ではなく,この発明は単一の入力信号を受ける信
号入力装置にも適用できるものである。In the above embodiments, a multi-channel signal input device is described, and the present invention is suitable for use in a multi-channel signal device, but multi-channel is not essential for the present invention, and the present invention is It can also be applied to a signal input device that receives a single input signal.
(ヘ)効果 この発明の正弦波状入力ノイズの除去方法によれば,正
弦波状入力ノイズの周期よりも短い周期の3回のサンプ
リング処理をなし,後はきわめて簡単な演算をなすのみ
で正弦波状入力ノイズを除去した信号の真値を得ること
ができ,商用周波数60Hz(50Hz)を減衰させる大き
なアナログフイルタが不用となるのでアナログフイルタ
を設けるスペースが不用であるから装置を小型化できる
とともにコスト低減をはかることができる。しかもアナ
ログフイルタとは異なり,ノイズの振幅の大小にかかわ
らず,ノイズを除去することができる。また信号入力の
真値を求めるための所用時間が短い(2△t)ため,応
答の遅れが少ない上,通常のサンプリング周期における
余つた大部分の時間を他の演算のために利用することが
できる。(F) Effect According to the sinusoidal input noise removing method of the present invention, the sampling process is performed three times with a period shorter than the period of the sinusoidal input noise, and thereafter, the sinusoidal input noise is obtained by performing a very simple operation. The true value of the signal from which noise is removed can be obtained, and a large analog filter for attenuating the commercial frequency of 60 Hz (50 Hz) is unnecessary. Therefore, the space for installing the analog filter is unnecessary, so the device can be downsized and the cost can be reduced. You can measure. Moreover, unlike an analog filter, noise can be removed regardless of the amplitude of the noise. Further, since the time required to obtain the true value of the signal input is short (2Δt), the response delay is small, and most of the extra time in the normal sampling cycle can be used for other calculations. it can.
第1図はこの発明が実施される信号入力装置のブロツク
図,第2図は同信号入力装置のマルチプレクサに入力さ
れる信号の波形例を示すタイムチヤート,第3図は第1
図に示す信号入力装置による正弦波状入力ノイズの除去
原理を説明するための波形図,第4図は第1図の信号入
力装置の動作を説明するためのフロー図,第5図は第4
図に示すフローのNチヤネル分データ取り込みルーチン
を詳細に示したフロー図である。 1:入力端子,2:高周波ノイズ除去フイルタ,3:マ
ルチプレクサ,4:A/D変換器,5:CPU,6:ワ
ンシヨツトマルチ回路。FIG. 1 is a block diagram of a signal input device in which the present invention is implemented, FIG. 2 is a time chart showing an example of a waveform of a signal input to a multiplexer of the signal input device, and FIG.
FIG. 4 is a waveform diagram for explaining the principle of removing the sinusoidal input noise by the signal input device shown in FIG. 4, FIG. 4 is a flow diagram for explaining the operation of the signal input device of FIG. 1, and FIG.
FIG. 9 is a flow chart showing in detail an N-channel data import routine of the flow shown in FIG. 1: Input terminal, 2: High frequency noise elimination filter, 3: Multiplexer, 4: A / D converter, 5: CPU, 6: One-shot multi-circuit.
Claims (1)
リングして計算機に取り込む信号入力装置において、前
記アナログ入力信号に含まれる前記サンプリング周期よ
りも短い周期の正弦波状入力ノイズを除去する方法であ
って、 前記サンプリング周期に同期して、前記サンプリング周
期よりも短い周期で3回分、前記アナログ入力信号の第
2のサンプリング処理を行なって、各サンプリング時の
入力信号値y1、y2、y3を検出し、これら入力信号
値y1、y2、y3に前記正弦波状入力ノイズの周波数
及び前記第2のサンプリング周期で定まる定数 (ただし、=ωΔt、ω:正弦波状入力ノイズの角速
度) を乗じ、K1y1+K2y2+K3y3より真のアナロ
グ入力信号値bを得るようにしたことを特徴とする正弦
波状入力ノイズの除去方法。1. A method of removing a sinusoidal input noise having a period shorter than the sampling period included in the analog input signal in a signal input device for sampling the analog input signal at a constant time interval and loading it into a computer. In synchronization with the sampling cycle, the second sampling processing of the analog input signal is performed three times in a cycle shorter than the sampling cycle to obtain the input signal values y 1 , y 2 , y 3 at each sampling. A constant determined by the frequency of the sinusoidal input noise and the second sampling period for the detected input signal values y 1 , y 2 , y 3. (However, ωΔt, ω: angular velocity of sinusoidal input noise) is multiplied to obtain a true analog input signal value b from K 1 y 1 + K 2 y 2 + K 3 y 3 How to remove input noise.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015281A JPH0658604B2 (en) | 1983-01-31 | 1983-01-31 | How to remove sinusoidal input noise |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015281A JPH0658604B2 (en) | 1983-01-31 | 1983-01-31 | How to remove sinusoidal input noise |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59140517A JPS59140517A (en) | 1984-08-11 |
| JPH0658604B2 true JPH0658604B2 (en) | 1994-08-03 |
Family
ID=11884465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015281A Expired - Lifetime JPH0658604B2 (en) | 1983-01-31 | 1983-01-31 | How to remove sinusoidal input noise |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658604B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251902A (en) * | 1985-04-30 | 1986-11-08 | Yokogawa Electric Corp | Noise eliminating device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919490B2 (en) * | 1977-06-01 | 1984-05-07 | 日本放送協会 | Analog-to-digital converter |
| JPS5728214A (en) * | 1980-07-28 | 1982-02-15 | Nippon Soken Inc | Gas flow rate measuring device |
-
1983
- 1983-01-31 JP JP58015281A patent/JPH0658604B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59140517A (en) | 1984-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2930694B2 (en) | MOS integrated circuit with switching capacitor having full-wave rectification and integration processing functions | |
| EP0437861B1 (en) | Signal processing method and system. | |
| EP0506223B1 (en) | Very fast autoscale topology for digitizing oscilloscopes | |
| JPS6026464B2 (en) | Programmable digital tone detector | |
| WO2004032332A1 (en) | System and method for an acquisition of data in a particular manner | |
| US4326261A (en) | Single tone detector | |
| WO1996000889A1 (en) | Knock detection method and apparatus with dual integration windows | |
| CA1164569A (en) | System for extraction of pole/zero parameter values | |
| CN107643080B (en) | Acquisition and processing method of inertial measurement unit signal | |
| US12130397B2 (en) | Seismic acquisition system based on frequency domain expansion mems sensor | |
| JPH0658604B2 (en) | How to remove sinusoidal input noise | |
| EP0092612B1 (en) | Speech analysis system | |
| JPS62291562A (en) | Chromatographic data processing method | |
| JPS6345127B2 (en) | ||
| JPS5917897B2 (en) | A-D converter | |
| US5629883A (en) | Correlation detector | |
| Al-Hunaidi et al. | A program for 1/3 octave analysis of traffic vibrations using digital filtering of PC's | |
| WO2000026809A1 (en) | Automatic wavelet generation system and method | |
| SU1675793A1 (en) | Frequency determining method | |
| JPS5931079B2 (en) | Pituchi extractor | |
| JPH0441398B2 (en) | ||
| Friedman | Multichannel zero-crossing-interval pitch estimation | |
| SU978155A1 (en) | Device for aquisition and registering information computer system operation data | |
| JPH039385Y2 (en) | ||
| SU1755230A1 (en) | Seismic oscillation recording method |