Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0658679B2 - Method of detecting short circuit between wires - Google Patents
[go: Go Back, main page]

JPH0658679B2 - Method of detecting short circuit between wires - Google Patents

Method of detecting short circuit between wires

Info

Publication number
JPH0658679B2
JPH0658679B2 JP62219424A JP21942487A JPH0658679B2 JP H0658679 B2 JPH0658679 B2 JP H0658679B2 JP 62219424 A JP62219424 A JP 62219424A JP 21942487 A JP21942487 A JP 21942487A JP H0658679 B2 JPH0658679 B2 JP H0658679B2
Authority
JP
Japan
Prior art keywords
ground
data
short
divided
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62219424A
Other languages
Japanese (ja)
Other versions
JPS6461865A (en
Inventor
孝也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62219424A priority Critical patent/JPH0658679B2/en
Publication of JPS6461865A publication Critical patent/JPS6461865A/en
Publication of JPH0658679B2 publication Critical patent/JPH0658679B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線間のショート箇所検出方法に関し、特に
集積回路のマスクパターン設計の検証等における電源配
線,グランド配線間のショート箇所を検出する方法に関
する。
Description: TECHNICAL FIELD The present invention relates to a method for detecting a short-circuited portion between wirings, and particularly to detect a short-circuited portion between a power supply wiring and a ground wiring in verification of a mask pattern design of an integrated circuit. Regarding the method.

「従来の技術〕 従来、集積回路のマスク・パターン・データに於て電源
配線とグランド配線がショートしているときのショート
箇所の検出は、電源配線上に置かれ電源であることを示
す電源ラベルデータとグランド配線上に置かれグランド
であることを示すグランドラベルデータとを結ぶ経路を
見つけることによって行ってきた。
[Prior Art] Conventionally, in a mask pattern data of an integrated circuit, when the power supply wiring and the ground wiring are short-circuited, the detection of the short-circuited portion is placed on the power supply wiring and indicates a power supply label. This has been done by finding a path connecting the data and the ground label data placed on the ground wiring and indicating the ground.

以下、従来のショート箇所検出方法の技術について図面
を用いてさらに詳細に説明する。
Hereinafter, the technique of the conventional short-circuit point detection method will be described in more detail with reference to the drawings.

第3図に示すように、従来の電源配線,グランド配線間
のショート箇所検出方法は、開始時にショートしている
電源グランド配線のマスク・パターン・データを入力す
るステップBと、配線パターンデータを基本図形に分
割するステップBと、電源ラベル,グランドラベル間
の経路を探索するステップBと、みつけた経路の情報
を出力するステップBとから構成される。
As shown in FIG. 3, the conventional method for detecting a short-circuit between the power supply wiring and the ground wiring is the step B 1 of inputting the mask pattern data of the power supply ground wiring which is short-circuited at the start and the wiring pattern data. and step B 2 is divided into basic shapes, a power supply labels, step B 3 for searching for a route between ground label consists step B 4 for outputting the information of the found path.

第4図はショートしている電源グランド配線の一部を示
す例である。第5図は第4図で示したデータに対して図
形分割をしたあとの状態を示す。第7図は従来のショー
ト箇所検出方法が第4図のデータに関して出力するショ
ートの例である。
FIG. 4 is an example showing a part of the power supply ground wiring which is short-circuited. FIG. 5 shows a state after the data shown in FIG. 4 is divided into figures. FIG. 7 is an example of a short circuit that the conventional short-circuit point detection method outputs with respect to the data of FIG.

第4図において、5は電源配線,6〜9は電源レベルコ
ンタクト,10は電源ラベルデータ,11はグランド配
線,12〜15はグランドレベルコンタクト,16はグ
ランドラベルデータを示す。17,18は電源配線5と
グランド配線11がショートしているショート箇所であ
る。第5図において、21〜38は基本分割図形であ
る。第7図において、49は従来のショート箇所検出方
法が出力するショート場所のパターンデータである。
In FIG. 4, 5 is a power wiring, 6 to 9 are power level contacts, 10 is power label data, 11 is ground wiring, 12 to 15 are ground level contacts, and 16 is ground label data. Reference numerals 17 and 18 are short-circuited points where the power supply wiring 5 and the ground wiring 11 are short-circuited. In FIG. 5, 21 to 38 are basic divided figures. In FIG. 7, reference numeral 49 is pattern data of a short-circuited place, which is output by the conventional short-circuited place detecting method.

次に、従来のショート箇所検出方法の動作を具体的に説
明する。
Next, the operation of the conventional short-circuit point detection method will be specifically described.

ステップBでショートしている電源グランド配線を入
力する。次にステップBで配線パタンを基本図形に分
割する。ここでは基本図形21〜38が台形となるよう
に分割する。第5図は図形分割後の状態を示している。
次に、ステップBで電源ラベルデータ10を含む基本
分割図形21からグランド・ラベル・データ16を含む
基本分割図形29までの経路をみつける。経路の探索は
述路法と呼ばれる方法で行う。すなわち出発点である電
源ラベルデータを含む基本分割図形21に1と番号づけ
し、それと隣接するすべての基本分割図形に2と番号付
けし、さらに2と番号付けされた基本分割図形と隣接す
る全ての基本分割図形に3と番号付けするというよう
に、グランドラベルデータ16を含む基本分割図形29
が番号付けされるまで、番号付けの操作をくり返す。番
号付けが終ったらグランドラベルデータ16を含む基本
分割図形29から番号が降順になるようにたどっていけ
ば求める経路がみつかる。第5図に示される例に於ては
基本分割図形21,22,29で示される経路がみつか
る。ステップBでみつけた経路上の基本分割図形とそ
れに含まれる電源ラベルデータ,グランドラベルデータ
を出力する。第4図のような例に関しては第7図のよう
な結果が得られる。
Entering a power ground line are short in Step B 1. Then divide the wiring pattern on the basic figures in Step B 2. Here, the basic figures 21 to 38 are divided into trapezoids. FIG. 5 shows a state after figure division.
Next, find a path from the basic division figure 21 including the power label data 10 to the basic division figure 29 including the Grand label data 16 in step B 3. The route is searched by a method called predicate. That is, the basic divided figure 21 including the power supply label data which is the starting point is numbered 1, all the adjacent basic divided figures are numbered 2, and the basic divided figure numbered 2 is also adjacent to all the basic divided figures. The basic divided figure 29 including the ground label data 16 is numbered as 3
Repeat the numbering process until are numbered. After the numbering is completed, the route to be found can be found by tracing the basic divided figure 29 including the ground label data 16 in descending order. In the example shown in FIG. 5, the paths indicated by the basic divided figures 21, 22, 29 are found. Basic division shapes and power label data contained therein on the path found in step B 4, and outputs the ground label data. For the example shown in FIG. 4, the result shown in FIG. 7 is obtained.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の電源配線,グランド配線間のショート箇
所検出方法では電源ラベルデータとグランドラベルデー
タの間の経路を1つしかみつけないので、ショート箇所
が複数あるとき全てのショート箇所をみつけることがで
きない。また、経路上の分割図形データが非常に多数に
なってしまいその中からさらにショート箇所を限定する
作業が必要になる場合があるという欠点がある。
In the above-described conventional method for detecting a short-circuit between the power supply wiring and the ground wiring, since only one path between the power supply label data and the ground label data can be found, it is not possible to find all short-circuited locations when there are a plurality of short-circuited locations. . In addition, there is a disadvantage that the number of divided figure data on the route becomes very large, and it may be necessary to work to further limit the short-circuited portion.

上述した従来の電源配線,グランド配線間のショート箇
所検出方法に対し、本発明は、CMOSプロセス等で基
盤を電源またはグランドレベルに固定するために用いら
れている電源レベルコンタクトやグランドレベルコンタ
クトのような電源に固有のデータおよびグランドに固有
のデータに着目し、情報処理システム上でショートして
いる電源グランド配線のパターンデータを基本図形に分
割し、電源に固有のデータ,グランドに固有のデータと
基本分割図形との包含関係及び電源に固有のデータを含
む基本分割図形とグランドに固有のデータを含む基本分
割図形の間の接続関係を認識することによって全てのシ
ョートしている部分を十分限定された形で同時に複数箇
所みつけるという相違点を有する。
In contrast to the above-described conventional method for detecting a short-circuited portion between the power supply wiring and the ground wiring, the present invention relates to a power supply level contact or a ground level contact used for fixing a substrate to a power supply or a ground level in a CMOS process or the like. Paying attention to the data unique to the power supply and the data unique to the ground, the pattern data of the power supply ground wiring short-circuited in the information processing system is divided into basic figures, and the data unique to the power supply and the data unique to the ground are divided. By recognizing the inclusive relationship with the basic divided figure and the connection relationship between the basic divided figure containing data specific to the power source and the basic divided figure containing data specific to the ground, all shorted parts can be sufficiently limited. The difference is that multiple locations can be found at the same time.

〔問題点を解決するための手段〕[Means for solving problems]

本発明による検出方法は、複数の電源レベルコンタクト
を有する電源配線および複数のグランドレベルコンタク
トを有するグランド配線のパターンデータを受けこれら
電源およびグランド配線を基本分割図形に分割する手段
と、分割された基本分割図形の中で、前記電源レベルコ
ンタクトを含む基本分割図形および前記グランドレベル
コンタクトを含む基本分割図形をそれぞれ認識する認識
手段と、前記認識手段により認識された基本分割図形の
中から、前記電源レベルコンタクトおよび前記グランド
レベルコンタクトの両方を含む分割図形を認識する手段
とを備えることを特徴としている。
The detection method according to the present invention includes a means for receiving pattern data of a power supply wiring having a plurality of power supply level contacts and a ground wiring having a plurality of ground level contacts, and dividing the power supply and the ground wiring into basic divided figures, and a divided basic pattern. Among the divided figures, a recognition means for recognizing a basic divided figure including the power level contact and a basic divided figure including the ground level contact respectively, and the power level from the basic divided figure recognized by the recognizing means. A means for recognizing a divided figure including both a contact and the ground level contact is provided.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第2図に示すように、本発明の一実施例に用いる情報処
理システムはマスク・パターン・データを入力するため
の磁気テープ装置等のデータ入力手段1と、アプリケー
ションプログラムが走る中央処理装置等の処理実行手段
2と、磁気ディスク装置等の記憶手段3とプロッター等
の作画手段4とから構成される。
As shown in FIG. 2, an information processing system used in one embodiment of the present invention includes a data input means 1 such as a magnetic tape device for inputting mask pattern data, a central processing unit in which an application program runs, and the like. It is composed of a processing execution means 2, a storage means 3 such as a magnetic disk device, and an image drawing means 4 such as a plotter.

第1図に示すように本発明の一実施例は第2図の処理実
行手段2上で走るアプリケーションプログラムで、デー
タ入力ステップAと図形分割ステップAと包含関係
認識ステップA,接続関係認識ステップAと作図デ
ータ出力ステップAの5つのステップからなる。
As shown in FIG. 1, one embodiment of the present invention is an application program running on the process executing means 2 of FIG. 2, which includes a data input step A 1 , a figure dividing step A 2 , an inclusion relation recognizing step A 3 , and a connection relation. It consists of five steps of the recognition step a 4 plotting data output step a 5.

ステップAでショートしている電源,グランド配線の
データをとり出して入力する。ステップAで電源グラ
ンド配線の配線パターンを基本図形に分割する。本実施
例に於ては、基本図形が台形になるように図形分割す
る。ステップAではステップAで生じた台形と電源
に固有のデータ,グランドに固有のデータの包含関係を
認識する。すなわち、電源に固有のデータを含む台形グ
ランドに固有のデータを含む台形を認識する。また、以
上のような台形が隣りあっているときはそれらを合併し
て1つの分割図形要素とする。またこのステップで電源
に固有のデータとグランドに固有のデータの両方を含む
台形(以後これをショート分割図形と呼ぶ)をみつけ
る。ステップAで電源に固有のデータを含む台形とグ
ランドに固有のデータを含む台形の間を結ぶパス(以後
これをショート・パスと呼ぶ)をみつける。最後にステ
ップAにおいてショートパス上にある台形及びショー
トパスに隣接する台形とそれらに含まれるデータ、さら
にショート分割図形とそれらに含まれるデータを作図用
のデータとして出力する。
Power that is short in step A 1, and inputs taken out the data of ground wiring. Step A 2 divides the wiring pattern of the power ground wire to the basic shapes. In this embodiment, the figure is divided so that the basic figure becomes a trapezoid. Specific data trapezoidal and power generated in Step A 3 in step A 2, recognizes the inclusion relation data unique to the ground. That is, the trapezoid including the data unique to the power supply is recognized. Further, when the above trapezoids are adjacent to each other, they are merged into one divided graphic element. In addition, in this step, a trapezoid including both data unique to the power supply and data unique to the ground (hereinafter referred to as a short division figure) is found. A power supply step A 4 find a path connecting the trapezoidal (hereinafter referred to as short path) containing data specific to a trapezoid and a ground that contains the unique data. Finally, the output trapezoid and the data they contain adjacent trapezoidal and short path that is on the short path, the further data contained and their short division graphic as data for drawing in step A 5.

従来の配線間のショート箇所検出方法の説明で用いた第
4図のショートしている電源・グランド配線の一部の例
を用いて本実施例を説明する。なお、第4図の例はCM
OS方式により製造する集積回路の電源配線,グランド
配線の一部である。CMOS方式では基盤の電位を電源
レベルまたはグランドレベルに固定しておくため、電源
配線5上に電源レベルコンタクト6〜9と呼ばれるデー
タが、グランド配線11上にはグランドレベルコンタク
ト12〜15と呼ばれるデータが置かれている。本実施
例をCMOS方式の集積回路に適用する場合、電源レベ
ルコンタクト6〜9を電源固有のデータ,グランドレベ
ルコンタクト12〜15をグランド固有のデータとして
扱えばよい。
This embodiment will be described by using an example of a part of the short-circuited power supply / ground wiring of FIG. 4 used in the description of the conventional method of detecting a short circuit between wirings. The example in FIG. 4 is a CM.
It is a part of the power supply wiring and the ground wiring of the integrated circuit manufactured by the OS method. In the CMOS method, since the potential of the substrate is fixed to the power supply level or the ground level, data called power supply level contacts 6 to 9 on the power supply wiring 5 and data called ground level contacts 12 to 15 on the ground wiring 11. Is placed. When the present embodiment is applied to a CMOS integrated circuit, the power supply level contacts 6 to 9 may be treated as data unique to the power source, and the ground level contacts 12 to 15 may be treated as data unique to the ground.

第5図は、従来の配線間のショート箇所の検出の場合と
同様に、第4図で示したデータに対して第1図のステッ
プAの図形分割を施したあとの状態を示す。第6図
(a)および(b)に示すパターンデータ47,48は本実施
例が第4図のデータに関して出力するショート場所の例
である。
FIG. 5 shows a state after the data shown in FIG. 4 has been subjected to the figure division in step A 2 of FIG. 1 as in the case of detecting a short-circuited portion between wirings in the related art. Fig. 6
The pattern data 47 and 48 shown in (a) and (b) are examples of short-circuit locations which the present embodiment outputs with respect to the data of FIG.

次に、本実施例の全体的な動作を具体的に説明する。Next, the overall operation of this embodiment will be specifically described.

まず、ショートしている電源配線,グランド配線のマス
クパタンデータを第2図のデータ入力手段2を用いてシ
ステムに入力する。ここでは第4図に示されるようなパ
ターンが入力されたと仮定して説明する。ここで、電源
に固有のデータは電源レベルコンタクト6〜9で、グラ
ンドに固有のデータはグランドレベルコンタクト12〜
15である。データが入力された後、配線パターンを図
形分割し、結果を補助記憶手段4に記憶する。第5図は
図形分割後の状態を示している。
First, the mask pattern data of the short-circuited power supply wiring and ground wiring is input to the system by using the data input means 2 shown in FIG. Here, description will be made assuming that the pattern shown in FIG. 4 is input. Here, the data unique to the power source is the power level contacts 6 to 9, and the data unique to the ground is the ground level contact 12 to 9.
It is 15. After the data is input, the wiring pattern is divided into figures and the result is stored in the auxiliary storage means 4. FIG. 5 shows a state after figure division.

次に電源レベルコンタクトを含む台形状の基本分割図
形,グランドレベルコンタクトを含む台形状の基本分割
図形を認識する。第5図の基本分割図形22,24,2
6,28が電源レベルコンタクトを含むもので基本分割
図形22,32,34,37がグランドレベルコンタク
トを含むものである。さらにこの中から電源レベルコン
タクトとグランドレベルコンタクトの両方を含む基本分
割図形(ショート分割図形)をさがし出す。第5図の基
本分割図形22がショート分割図形である。次に、基本
分割図形の接続関係を追うことで電源レベルコンタクト
を含む基本分割図形とグランドレベルコンタクトを含む
基本分割図形を結ぶ経路(ショートパス)を認識する。
第5図の基本分割図形35−36で示される経路がショ
ートパスである。第5図を参照すればわかるようにショ
ート分割図形,ショートパスに対応する分割図形で示さ
れる部分がショートしている部分である。
Next, a trapezoidal basic divided figure including power level contacts and a trapezoidal basic divided figure including ground level contacts are recognized. Basic divided figures 22, 24, 2 in FIG.
Reference numerals 6 and 28 include power supply level contacts, and basic divided figures 22, 32, 34 and 37 include ground level contacts. Furthermore, a basic divided figure (short divided figure) including both the power supply level contact and the ground level contact is searched from among these. The basic divided figure 22 in FIG. 5 is a short divided figure. Next, by following the connection relationship of the basic divided figures, a path (short path) connecting the basic divided figure including the power level contact and the basic divided figure including the ground level contact is recognized.
The path indicated by the basic divided figures 35-36 in FIG. 5 is a short path. As can be seen from FIG. 5, the short divided figure and the section indicated by the divided figure corresponding to the short path are short-circuited portions.

最後にショートパスに対応する基本分割図形35−36
とショートパスに隣接する基本分割図形28,34,3
7、それらに含まれる電源レベルコンタクト9,グラン
ドレベルコンタクト14,15及びショート分割図形に
対応する基本分割図形22とそれに含まれる電源レベル
コンタクト6,グランドレベルコンタクト12が作図用
データとして出力される。
Finally, basic divided figures 35-36 corresponding to the short path
And basic divided figures 28, 34, 3 adjacent to the short path
7, the power level contact 9, the ground level contacts 14 and 15 included therein, and the basic divided figure 22 corresponding to the short divided figure, the power level contact 6 and the ground level contact 12 included therein are output as drawing data.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、情報処理システム上のア
プリケーションプログラムで自動的にマスク・パターン
設計での電源配線,グランド配線の間のショート場所を
みつけるようにしたことで、設計者にほとんど負担をか
けずに全てのショート場所を短時間でみつけることがで
きるようにし、従って集積回路マスク・パターン設計に
要する工数と期間を短縮できる効果がある。
As described above, according to the present invention, the application program on the information processing system automatically finds a short-circuited place between the power supply wiring and the ground wiring in the mask / pattern design. All short-circuit locations can be found in a short period of time without the need for this, and therefore the number of man-hours and the period required for integrated circuit mask / pattern design can be shortened.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の電源配線,グランド配線間
のショート箇所検出方法の処理フロー図、第2図は第1
図に示す実施例に用いる情報処理システムの機器構成
図、第3図は従来の電源配線,グランド配線間のショー
トのチェック方法の処理フロー図、第4図はショートし
ている電源グランド配線の一例の図、第5図は第4図の
例を基本図形に分割した後の状態を説明する図、第6図
(a)および(b)は第6図の例を第1図に示す実施例で処理
したときの出力パターンを示す図、第7図は第6図の例
を第3図に示す従来の電源配線,グランド配線間のショ
ートチェック方法による出力パターンを示す図である。 1……マスク・パターン・データ入力手段、2……処理
実行手段、3……補助記憶手段、4……作画手段、5…
…電源配線、6〜9……電源レベルコンタクト、10…
…電源ラベルデータ、11……グランド配線、12〜1
5……グランドレベルコンタクト、16……グランドラ
ベルデータ、17,18……ショート箇所、21〜38
……基本分割図形(台形)、47,48……本発明の一
実施例が出力するショート場所のパターンデータ、49
……従来の電源配線,グランド配線間ショート箇所検出
方法が出力するショート場所のパターンデータ、A
…ショートしている電源グランド配線のマスクパターン
データを入力するステップ、A……配線パターンを基
本図形に分割するステップ、A……電源に固有のデー
タ,グランドに固有のデータ分割図形の包含関係を認識
するステップ、A……電源に固有のデータ,グランド
に固有のデータを含む分割図形間の接続関係を認識する
ステップ、A……ショートしている部分の図形データ
を作図用データとして出力するステップ、B……ショ
ートしている電源,グランド配線のマスクパターンデー
タを入力するステップ、B……配線パターンを基本図
形に分割するステップ、B……電源ラベル,グランド
ラベル間の経路を探索するステップ、B……みつけた
経路上の分割図形を出力するステップ。
FIG. 1 is a processing flow chart of a method for detecting a short-circuited portion between a power supply wiring and a ground wiring according to an embodiment of the present invention, and FIG.
FIG. 3 is a device configuration diagram of an information processing system used in the embodiment shown in FIG. 3, FIG. 3 is a process flow chart of a method for checking a short circuit between a conventional power supply wiring and ground wiring, and FIG. 4 is an example of a shorted power supply ground wiring. FIG. 5, FIG. 5 is a view for explaining the state after dividing the example of FIG. 4 into basic figures, and FIG. 6
(a) and (b) are diagrams showing an output pattern when the example of FIG. 6 is processed by the embodiment shown in FIG. 1, and FIG. 7 is a conventional power source shown in FIG. 3 of the example of FIG. It is a figure which shows the output pattern by the short-circuit check method between wiring and a ground wiring. 1 ... Mask / pattern / data input means, 2 ... Process execution means, 3 ... Auxiliary storage means, 4 ... Drawing means, 5 ...
… Power supply wiring, 6-9… Power supply level contact, 10…
… Power supply label data, 11 …… Ground wiring, 12 to 1
5 ... Ground level contact, 16 ... Grand label data, 17,18 ... Short part, 21-38
...... Basic divided figure (trapezoid), 47, 48 ...... Short pattern data output by one embodiment of the present invention, 49
...... Pattern data of the short place output by the conventional short place detection method between the power supply wiring and the ground wiring, A 1 ...
… Step of inputting mask pattern data of short-circuited power / ground wiring, A 2 … Step of dividing wiring pattern into basic figures, A 3 … Including data unique to power supply, data division figure unique to ground Step for recognizing the relationship, A 4 ... Step for recognizing the connection relationship between the divided figures including the data unique to the power supply and the data unique to the ground, A 5 ... The figure data of the shorted portion is used as the drawing data. , B 1 ...... Step of inputting mask pattern data of shorted power supply and ground wiring, B 2 ...... Step of dividing wiring pattern into basic figures, B 3 ...... Between power supply label and ground label step for searching for a route, the step of outputting the divided shapes on routes found B 4 .......

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数の電源レベルコンタクトを有する電源
配線および複数のグランドレベルコンタクトを有するグ
ランド配線のパターンデータを受けこれら電源およびグ
ランド配線を基本分割図形に分割する手段と、分割され
た基本分割図形の中で、前記電源レベルコンタクトを含
む基本分割図形および前記グランドレベルコンタクトを
含む基本分割図形をそれぞれ認識する認識手段と、前記
認識手段により認識された基本分割図形の中から、前記
電源レベルコンタクトおよび前記グランドレベルコンタ
クトの両方を含む分割図形を認識する手段とを備える配
線間のショート箇所検出方法。
1. A means for receiving pattern data of a power supply wiring having a plurality of power level contacts and a ground wiring having a plurality of ground level contacts, and dividing the power supply and the ground wiring into basic divided figures, and the divided basic divided figures. Of the basic divided figures including the power level contact and the basic divided figure including the ground level contact, and the power level contact and A method for detecting a short-circuited portion between wirings, comprising: a means for recognizing a divided figure including both of the ground level contacts.
JP62219424A 1987-09-01 1987-09-01 Method of detecting short circuit between wires Expired - Lifetime JPH0658679B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62219424A JPH0658679B2 (en) 1987-09-01 1987-09-01 Method of detecting short circuit between wires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62219424A JPH0658679B2 (en) 1987-09-01 1987-09-01 Method of detecting short circuit between wires

Publications (2)

Publication Number Publication Date
JPS6461865A JPS6461865A (en) 1989-03-08
JPH0658679B2 true JPH0658679B2 (en) 1994-08-03

Family

ID=16735174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62219424A Expired - Lifetime JPH0658679B2 (en) 1987-09-01 1987-09-01 Method of detecting short circuit between wires

Country Status (1)

Country Link
JP (1) JPH0658679B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254379A (en) * 1984-05-31 1985-12-16 Toshiba Corp Pattern overlap detector
JPS6182276A (en) * 1984-09-29 1986-04-25 Toshiba Corp Integrated circuit mask design verification device

Also Published As

Publication number Publication date
JPS6461865A (en) 1989-03-08

Similar Documents

Publication Publication Date Title
JPH0658679B2 (en) Method of detecting short circuit between wires
JP3358444B2 (en) Semiconductor inspection program creation method
JP2922042B2 (en) Wiring pattern gap check method
US6965853B2 (en) Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements
JPS61231686A (en) Pattern recognizing method
JPH10187884A (en) Character recognition device and recording medium
JP2724235B2 (en) Variable name inference device
JPH0454270B2 (en)
JPH10187779A (en) Logic circuit delay calculation system and delay calculation method
JP2839845B2 (en) Microprogram verification method
JP2865703B2 (en) Recognition method of line image data
JPS63142465A (en) Character string dividing system
JPH069057B2 (en) Graphic processing system
JP2665488B2 (en) Personal dictionary registration method
JPH0685028A (en) Detection of short-circuit between wirings
JPS635473A (en) Rewiring processing system
JPH05314197A (en) Adjacent drawing processing method of automatic drawing input device
Broadbent The implementation of a generalized table driven back end processor
JPH01320547A (en) Program execution information collecting system
JPH01132134A (en) Arrangement and wiring method of electronic circuit
JPH08320888A (en) Circuit extraction method
JP2004246680A (en) Layout verification method for semiconductor integrated circuit
JP2004266004A (en) Layout verification method for semiconductor integrated circuit
JPS61283930A (en) Information processor
JPH01276371A (en) Circuit diagram wiring system