Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0658953B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JPH0658953B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0658953B2
JPH0658953B2 JP6667790A JP6667790A JPH0658953B2 JP H0658953 B2 JPH0658953 B2 JP H0658953B2 JP 6667790 A JP6667790 A JP 6667790A JP 6667790 A JP6667790 A JP 6667790A JP H0658953 B2 JPH0658953 B2 JP H0658953B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
iii
semiconductor layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6667790A
Other languages
Japanese (ja)
Other versions
JPH03268360A (en
Inventor
一夫 加藤
幹夫 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP6667790A priority Critical patent/JPH0658953B2/en
Publication of JPH03268360A publication Critical patent/JPH03268360A/en
Publication of JPH0658953B2 publication Critical patent/JPH0658953B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置に係り、特に他の素子との集積化
が可能なSOI構造の発光ダイオード素子(LED)に
関する。
The present invention relates to a semiconductor device, and more particularly to a light emitting diode element (LED) having an SOI structure which can be integrated with other elements.

(従来の技術) 半導体技術の進歩に伴い、光センサの分野でも高機能化
が進められており、高集積化が望まれている。そしてS
OI構造の出現により、種々のデバイスの集積化が可能
となってきている。
(Prior Art) With the progress of semiconductor technology, high functionality is being advanced in the field of optical sensors, and high integration is desired. And S
With the advent of the OI structure, various devices can be integrated.

しかしながら従来、発光ダイオード素子(LED)は単
体として用いるかあるいは混成集積回路に組み込まれて
用いられるかが常であった。
However, conventionally, the light emitting diode element (LED) has always been used as a single body or incorporated in a hybrid integrated circuit.

これは、発光ダイオード素子が、砒化ガリウム(GaA
s),砒化アルミニウムガリウム(AlxGa1−xA
s)等の化合物半導体のpn接合における電子と正孔の
再結合による発光を用いるものであるため、化合物半導
体層を絶縁層等の表面にエピタキシャル成長するのが困
難であるためである。
This is because the light emitting diode element is gallium arsenide (GaA
s), aluminum gallium arsenide (AlxGa 1- xA
This is because it is difficult to epitaxially grow the compound semiconductor layer on the surface of the insulating layer or the like because light emission by recombination of electrons and holes in the pn junction of the compound semiconductor such as s) is used.

すなわち、このような化合物半導体はエピタキシャル成
長によって形成したものが用いられるが、格子定数の異
なる下地層上に化合物半導体層をエピタキシャル成長す
るのが極めて困難であることから、モノリシックな集積
回路は構築が困難であるとされていた。
That is, although such a compound semiconductor formed by epitaxial growth is used, it is extremely difficult to epitaxially grow a compound semiconductor layer on an underlayer having a different lattice constant, so that it is difficult to construct a monolithic integrated circuit. It was supposed to be.

最近、SiO/Si基板上にゲルマニウム(Ge)島
領域を形成し、この島領域上にGaAsのpn接合を利用し
た発光ダイオード(LED)が提案されている(応用物
理学会誌Vol.22,NO.7,July,1983 pp.L450
−L451)。また、Ge島領域上にGaAs層をエピタキシャ
ル成長する方法についても研究がなされている(米国材
料学会誌Materials Research Society Symposium P
roceedings Vol.53 1986 p181−186)。
Recently, a light emitting diode (LED) has been proposed in which a germanium (Ge) island region is formed on a SiO 2 / Si substrate and a GaAs pn junction is used on this island region (Journal of Applied Physics, Vol. 22, NO.7, July, 1983 pp. L450
-L451). Also, research has been conducted on a method of epitaxially growing a GaAs layer on the Ge island region (Materials Research Society Symposium P
roceedings Vol. 53 1986 p181-186).

(発明が解決しようとする課題) しかしながら、上述したような集積回路上に発光ダイオ
ードを構築する場合、表面側のみから電圧印加あるいは
光の取り出しを行わねばならず、電圧を接合界面に効率
よく印加することが困難である上、また、光を効率よく
導出するもの困難であり、発光効率の面からも、素子面
積の面からも実用的ではないという問題があった。
(Problems to be Solved by the Invention) However, when a light emitting diode is constructed on an integrated circuit as described above, it is necessary to apply a voltage or take out light only from the front surface side, so that a voltage is efficiently applied to the bonding interface. In addition, it is difficult to efficiently extract light, and it is not practical in terms of luminous efficiency and device area.

本発明は前記実情に鑑みてなされたもので、他の素子と
の集積化が可能でかつ発光効率が高く占有面積の小さい
発光ダイオードを提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a light emitting diode which can be integrated with other elements, has high light emission efficiency, and occupies a small area.

〔発明の構成〕[Structure of Invention]

(課題を解決するための手段) そこで本発明の発光ダイオード素子では、絶縁層上にG
e層を介して形成された第1導電型の高濃度のIII−V
化合物半導体層上を互いに噛み合うような櫛歯状の第1
領域と第2領域とに分割し、第1領域にはコンタクト層
を介して第1の電極を形成すると共に、第2領域には高
濃度のλ/4多層膜からなる反射層を介してIII−V化
合物半導体層からなるpn接合を形成し、さらにこの上
層にコンタクト層を介して第2の電極を形成するように
している。
(Means for Solving the Problem) Therefore, in the light emitting diode element of the present invention, G is formed on the insulating layer.
High conductivity type III-V of the first conductivity type formed through the e layer
A comb-shaped first structure that meshes with each other on the compound semiconductor layer
The first region is divided into a region and a second region, the first electrode is formed in the first region via a contact layer, and the second region is formed via a reflective layer formed of a high-concentration λ / 4 multilayer film. A pn junction made of a -V compound semiconductor layer is formed, and a second electrode is further formed on the pn junction via a contact layer.

すなわち本発明の発光ダイオード素子では、絶縁膜上に
Ge層を介して形成された第1導電型の高濃度のIII−
V化合物半導体層と、この第1導電型の高濃度のIII−
V化合物半導体層上に櫛歯状の第1の電極形成領域を残
して選択的に、III−V化合物半導体多層膜からなる反
射層と、第1導電型のIII−V化合物半導体層と、第2
導電型のIII−V化合物半導体層と、第2導電型の高濃
度のIII−V化合物半導体層とを順次積層せしめ、さら
に前記第1導電型および第2導電型の高濃度のIII−V
化合物半導体層に、それぞれ第1および第2の電極を配
設し、第1および第2の電極間に所定の電圧を印加する
ことにより、前記第1および第2の導電型のIII−V化
合物半導体層間のpn接合から、光を放出せしめるよう
にしている。
That is, in the light emitting diode element of the present invention, a high concentration III- type of the first conductivity type formed on the insulating film via the Ge layer.
V compound semiconductor layer and high concentration III- of the first conductivity type
A reflective layer made of a III-V compound semiconductor multilayer film, a first conductivity type III-V compound semiconductor layer, and a first conductive type III-V compound semiconductor layer are selectively formed on the V compound semiconductor layer while leaving a comb-teeth-shaped first electrode formation region. Two
A conductive type III-V compound semiconductor layer and a second conductive type high-concentration III-V compound semiconductor layer are sequentially stacked, and further, the first conductive type and second conductive type high-concentration III-V layers are stacked.
The compound semiconductor layer is provided with first and second electrodes, respectively, and a predetermined voltage is applied between the first and second electrodes to obtain the first and second conductivity type III-V compounds. Light is emitted from the pn junction between the semiconductor layers.

また、本発明では、絶縁層上にGe層を介して形成され
た第1導電型の高濃度のIII−V化合物半導体層と、第
1導電型のIII−V化合物半導体のλ/4多層膜からな
る反射層を形成し、この反射層上をミアンダ状に形成さ
れたトレンチによって第2電極を含むダイオード形成領
域と、第1電極形成領域とに分割し、ダイオード形成領
域には第1導電型のIII−V化合物半導体層と、第2導
電型のIII−V化合物半導体層と、第2導電型の高濃度
のIII−V化合物半導体層と、第2電極とを順次積層す
る一方、第1電極形成領域には、反射層上に第1導電型
の高濃度のIII−V化合物半導体層を介して第1電極と
を形成し、第1および第2の電極間に所定の電圧を印加
することにより、第1および第2の導電型のIII−V化
合物半導体層間のpn接合から、光を放出せしめるよう
にしている。
Further, according to the present invention, a high-concentration first-conductivity type III-V compound semiconductor layer formed on an insulating layer via a Ge layer and a λ / 4 multilayer film of a first-conductivity type III-V compound semiconductor. And a diode formation region including a second electrode and a first electrode formation region are divided by a meander-shaped trench on the reflection layer, and the diode formation region has a first conductivity type. The III-V compound semiconductor layer, the second conductivity type III-V compound semiconductor layer, the second conductivity type high-concentration III-V compound semiconductor layer, and the second electrode are sequentially laminated, while the first electrode In the electrode formation region, a first electrode is formed on the reflective layer via a high-concentration III-V compound semiconductor layer of the first conductivity type, and a predetermined voltage is applied between the first and second electrodes. Thereby, from the pn junction between the first and second conductivity type III-V compound semiconductor layers, So that it allowed to emit.

(作用) 上記構成によれば、絶縁膜上に形成したGe島領域上に
III−V化合物半導体層を形成し、この上層にIII−V化
合物半導体からなるλ/4多層膜を用いた反射層を形成
し、この上層にpn接合を構成する半導体層を形成して
いるため、極めて整合性よく各層を形成することがで
き、格子欠陥の発生も抑制され、良好な発光を生ぜしめ
ることができる。
(Operation) According to the above configuration, the Ge island region formed on the insulating film is formed.
A III-V compound semiconductor layer is formed, a reflective layer using a λ / 4 multilayer film made of a III-V compound semiconductor is formed on the upper layer, and a semiconductor layer forming a pn junction is formed on the upper layer. The respective layers can be formed with extremely good matching, the occurrence of lattice defects can be suppressed, and good light emission can be produced.

また、このλ/4多層膜の存在により発光した光は前方
へ導かれ、効率の向上をはかることができる。
In addition, the presence of this λ / 4 multilayer film guides the emitted light to the front side, which can improve the efficiency.

さらにまた、ミアンダ状の分割領域を残して互いに噛み
合うような櫛歯状に電極(コンタクト)を形成している
ため、pn接合への電圧の供給が極めて効率よく均一に
行われる。
Furthermore, since the comb-teeth-shaped electrodes (contacts) are formed so as to be meshed with each other while leaving the meander-shaped divided regions, the voltage can be supplied to the pn junction extremely efficiently and uniformly.

このようにして、基板の一方の面のみから電圧供給を行
うことができると共に、III−V化合物半導体からなる
多層膜によって光を効率よく表面方向に導出することが
できる。
In this way, voltage can be supplied from only one surface of the substrate, and light can be efficiently guided to the surface direction by the multilayer film made of III-V compound semiconductor.

以上のように、絶縁層上に高特性の発光ダイオードを形
成することができるため、他の素子との集積化が可能で
あり、絶縁膜の下部に受光素子、信号処理回路などを集
積化することができ、モノリシックな多機能デバイスの
形成が可能となる。
As described above, a light-emitting diode with high characteristics can be formed over the insulating layer, so that it can be integrated with other elements, and a light-receiving element, a signal processing circuit, or the like can be integrated under the insulating film. Therefore, a monolithic multifunction device can be formed.

(実施例) 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

実施例1 この発光装置は、第1図(a)に要部を示すように、信
号処理回路等、他の素子の作り込まれたシリコン基板1
の表面を覆う酸化シリコン膜2上に、帯域溶融再結晶化
法(ZMR)法によって形成されたゲルマニウム(G
e)島領域3上に高濃度のn型AlxGa1−xAs
層4(x=0.35)が形成され、この上層に、櫛歯状
をなすようにCaAs層とAlxGa1−xAs層との
λ/4多層膜5からなる反射膜、n型AlxGa1−
As層6、p型AlxGa1−xAs層7、高濃度のp
型AlxGa1−xAs層8が順次形成され、この上層
に櫛歯状をなすように上部電極9が形成され、さらにこ
の上部電極下のp型領域の櫛歯の間に位置するようにn
型AlxGa1−xAs層4上に直接同様の櫛歯状の
下部電極10が配設され、発光波長λ=660nmの発
光ダイオードを構成してなるものである。
Example 1 This light emitting device has a silicon substrate 1 in which other elements such as a signal processing circuit are formed, as shown in FIG.
On the silicon oxide film 2 covering the surface of the germanium (GMR) formed by the zone melting recrystallization method (ZMR) method.
e) High concentration n + -type AlxGa 1- xAs on the island region 3.
A layer 4 (x = 0.35) is formed, and on this layer, a reflection film composed of a λ / 4 multilayer film 5 of a CaAs layer and an AlxGa 1- xAs layer so as to form a comb shape, an n-type AlxGa 1- x
As layer 6, p-type AlxGa 1- xAs layer 7, high concentration p
Type AlxGa 1- xAs layers 8 are sequentially formed, an upper electrode 9 is formed on the upper layer so as to form a comb tooth shape, and n is formed so as to be located between the comb teeth of the p-type region under the upper electrode.
The same comb-teeth-shaped lower electrode 10 is arranged directly on the + type AlxGa 1- xAs layer 4 to form a light emitting diode having an emission wavelength λ = 660 nm.

なお、p型AlxGa1−xAs層8上に形成される上
部電極9は金−ゲルマニウム(Au−Ge)で構成さ
れ、n型AlxGa1−xAs層4上に形成される下
部電極10は金−亜鉛(Au−Zn)で構成されてい
る。
The upper electrode 9 formed on the p-type AlxGa 1- xAs layer 8 is composed of gold-germanium (Au-Ge), and the lower electrode 10 formed on the n + -type AlxGa 1- xAs layer 4 is gold. -Zinc (Au-Zn).

また、反射膜としてのλ/4多層膜5は、第1図(b)
に要部を拡大して示すように膜厚λ/4のn型GaAs層
5aとn型AlxGa1−xAs層(x=0.35)
5bとを交互に30層積層して形成したもので、膜厚の
4倍の波長を持つ光を選択的に反射する性質を持つもの
である。
Further, the λ / 4 multilayer film 5 as the reflection film is shown in FIG.
The n + type GaAs layer 5a and the n + type AlxGa 1- xAs layer (x = 0.35) with a film thickness λ / 4 are shown in enlarged form in FIG.
It is formed by alternately stacking 30 layers of 5b and 5b, and has a property of selectively reflecting light having a wavelength of four times the film thickness.

なお第1図では、電極表面を覆う絶縁層および配線パタ
ーンは省略した。
In FIG. 1, the insulating layer covering the electrode surface and the wiring pattern are omitted.

次に、この発光装置の製造方法について説明する。Next, a method of manufacturing this light emitting device will be described.

まず、第2図(a)に示すようにシリコン基板1内に、
所定の素子領域(図示せず)を形成した後、スパッタリ
ング法、CVD法等を用いて酸化シリコン膜2を形成し
た後、真空蒸着法によりゲルマニウム膜3を形成しパタ
ーニングし、さらにこの上層を、スパタリング法および
EB蒸着法で順次形成した2つの膜からなるるキャッピ
ング用の酸化シリコン膜Cによって被覆する。
First, as shown in FIG. 2 (a), in the silicon substrate 1,
After forming a predetermined element region (not shown), a silicon oxide film 2 is formed by using a sputtering method, a CVD method or the like, and then a germanium film 3 is formed by vacuum vapor deposition method and patterned, and the upper layer is further formed. It is covered with a silicon oxide film C for capping composed of two films sequentially formed by a sputtering method and an EB vapor deposition method.

この後、第2図(b)に示すように、10−6Torr程度
の真空中で、この基板を下部ヒータH1上で所定の温度
まで加熱した後、ストリップ状の上部ヒータH2を用い
て狭帯域を加熱溶融し、このストリップ状の上部ヒータ
H2を動かし、微小領域づつ再結晶化させていくように
する。このとき再結晶化された領域は通常粒界を伴って
単結晶成長するが、セルフシード法またはフィルタリン
グ法等によってこの粒界の発生、成長を抑制することが
できる。
Thereafter, as shown in FIG. 2 (b), the substrate is heated to a predetermined temperature on the lower heater H1 in a vacuum of about 10 −6 Torr, and then narrowed by using a strip-shaped upper heater H2. The zone is heated and melted, and the strip-shaped upper heater H2 is moved to recrystallize each minute region. At this time, the recrystallized region normally grows with a grain boundary, but the generation and growth of this grain boundary can be suppressed by the self-seeding method or the filtering method.

続いて、第2図(c)に示すように、分子線エピタキシ
ー(MBE)法によって膜厚0.3μmの高濃度のn
型AlxGa1−xAs層4、膜厚165ÅのGaAs層と
膜厚165ÅのAlxGa1−xAs層とを交互に計3
0層積層してなる反射膜としてのλ/4多層膜5、膜厚
1.0μmのn型AlxGa1−xAs層6、膜厚0.
7μmのp型AlxGa1−xAs層7、膜厚0.3μ
mの高濃度のp型AlxGa1−xAs層8を順次堆積
する。
Then, as shown in FIG. 2 (c), a high-concentration n + film having a film thickness of 0.3 μm is formed by a molecular beam epitaxy (MBE) method.
Type AlxGa 1- xAs layer 4, GaAs layer having a film thickness of 165Å and AlxGa 1- xAs layer having a film thickness of 165Å are alternately arranged in total 3
Λ / 4 multilayer film 5 as a reflective film formed by stacking 0 layers, an n-type AlxGa 1- xAs layer 6 having a film thickness of 1.0 μm, a film thickness of 0.
7 μm p-type AlxGa 1- xAs layer 7, film thickness 0.3 μm
A high-concentration p-type AlxGa 1- xAs layer 8 of m is sequentially deposited.

この後、第2図(d)に示すように、フォトリソグラフ
ィ法よって形成したレジストパターンRを介して反応性
イオンエッチング法により、前記λ/4多層膜5、n型
AlxGa1−xAs層6、p型AlxGa1−xAs
層7、高濃度のp型AlxGa1−xAs層8を櫛歯状
にパターニングする。このときn型AlxGa1−
As層4も深さ0.2μmまで残して除去する。
Thereafter, as shown in FIG. 2D, the λ / 4 multilayer film 5, the n-type AlxGa 1- xAs layer 6, and the λ / 4 multilayer film 5 are formed by reactive ion etching through a resist pattern R formed by photolithography. p-type AlxGa 1- xAs
The layer 7 and the high-concentration p-type AlxGa 1- xAs layer 8 are patterned in a comb shape. At this time, n + type AlxGa 1- x
The As layer 4 is also removed, leaving a depth of 0.2 μm.

そして、このレジストパターンをそのままにして、12
%のGeを含有するAu−Ge層を真空蒸着法により堆
積し下部電極10を形成し450℃の窒素雰囲気中で
2.5分加熱し急冷する。この後、第2図(e)に示す
ように、レジストパターンを剥離除去し、再び上部電極
形成領域に窓を有するレジストパターンを形成してAu
−Ge層を真空蒸着法により堆積し(基板温度は250
℃とする)、リフトオフ法によりパターニングし、50
0℃のフォーミングガス中で2分加熱し、上部電極9を
形成する。同様にしてAu−Zn層からなる下部電極1
0を形成する。
Then, leaving this resist pattern as it is, 12
% -Ge-containing Au-Ge layer is deposited by the vacuum evaporation method to form the lower electrode 10, which is heated in a nitrogen atmosphere at 450 [deg.] C. for 2.5 minutes and rapidly cooled. Thereafter, as shown in FIG. 2 (e), the resist pattern is peeled and removed, and a resist pattern having a window in the upper electrode formation region is formed again to form Au.
Deposit a Ge layer by vacuum evaporation (substrate temperature 250
50 ° C.), patterning by lift-off method, and
The upper electrode 9 is formed by heating in a forming gas at 0 ° C. for 2 minutes. Similarly, a lower electrode 1 made of an Au-Zn layer
Form 0.

さらに、第2図(f)に示すように、CVD法により、
酸化シリコン膜11を堆積し、電極取り出し用の窓W
1,W2を形成し、真空蒸着法により膜厚0.5μmの
アルミニウム層を堆積してパターニングし配線層12を
形成して、第1図に示した発光装置が完成する。
Further, as shown in FIG. 2 (f), by the CVD method,
A window W for depositing a silicon oxide film 11 and taking out an electrode
1, W2 are formed, an aluminum layer having a film thickness of 0.5 μm is deposited and patterned by a vacuum evaporation method to form a wiring layer 12, and the light emitting device shown in FIG. 1 is completed.

このようにして形成された発光装置は、酸化シリコン膜
上にZMR法よって形成されたGe島領域3の存在によ
り、この上に、極めて整合性よくAlxGa1−xAs
(x=0.35)が形成されており、欠陥のない良好な
エピタキシャル成長層内に発光ダイオードが形成されて
いるため、高特性を得ることが可能である。ここでGe
の格子定数は5.66nmであるのに対し、AlxGa
1−xAs(x=0.35)の格子定数もこれと一致す
るため、極めて整合性の良好なAlxGa1−xAs層
を形成することができる。
The light-emitting device formed in this manner has a Ge island region 3 formed by the ZMR method on the silicon oxide film, and the AlxGa 1- xAs layer is extremely well-matched on the Ge island region 3.
Since (x = 0.35) is formed and the light emitting diode is formed in a good epitaxial growth layer having no defects, high characteristics can be obtained. Ge here
Has a lattice constant of 5.66 nm, whereas AlxGa
Since the lattice constant of 1- xAs (x = 0.35) is also in agreement with this, it is possible to form an AlxGa 1- xAs layer having extremely good matching.

このように本発明によれば、絶縁層の下部に受光素子、
信号処理回路などを集積化する一方で、絶縁膜の上層に
は高特性の発光ダイオードを形成することができ、モノ
リシックな多機能デバイスの形成が可能となる。
Thus, according to the present invention, the light receiving element is provided below the insulating layer,
While integrating a signal processing circuit and the like, a high-performance light emitting diode can be formed on the upper layer of the insulating film, and a monolithic multifunction device can be formed.

また、この発光ダイオードは、基板の一方の面のみから
電圧供給を行うことができると共に、電極が互いにかみ
合うような櫛歯状をなしているため、p型AlxGa
1−xAs層とn型AlxGa1−xAs層との間に最
も効率よく電界をかけることができる。
In addition, this light-emitting diode can supply voltage only from one surface of the substrate and has p-type AlxGa because the electrodes have a comb-teeth shape that meshes with each other.
An electric field can be most efficiently applied between the 1 - xAs layer and the n-type AlxGa 1- xAs layer.

さらに、nAlxGa1−xAs層とnGaAs層との
多層膜をn型AlxGa1−xAs層と、このn型Al
xGa1−xAs層へのコンタクトのための高濃度のA
lxGa1−xAs層との間に介在させており、界面で
の欠陥の発生もなく光を効率よく表面方向に導出するこ
とができる。また、この多層膜は高濃度のn層からな
り、コンタクト層としての役割をもなしている。
Furthermore, a multilayer film of an n + AlxGa 1- xAs layer and an n + GaAs layer is formed into an n-type AlxGa 1- xAs layer and this n-type Al.
High concentration of A for contact to xGa 1- xAs layer
Since it is interposed between the 1xGa 1- xAs layer and the interface, it is possible to efficiently guide light to the surface direction without generation of defects at the interface. Further, this multilayer film is composed of a high-concentration n + layer and also functions as a contact layer.

ところで、発光ダイオードの発光波長は、pn接合を構
成する半導体層のバンドギャップ(E)によってきま
り、その波長とバンドギャップ(E)との関係は次式
(1)によってあらわされる。
Meanwhile, the emission wavelength of the light emitting diode is determined by the band gap (E g ) of the semiconductor layer forming the pn junction, and the relationship between the wavelength and the band gap (E g ) is expressed by the following equation (1).

(eV)=1.2398/λ(nm)……(1) この式(1)から、必要とする波長を得るために必要な
バンドギャップが得られる。
E g (eV) = 1.2398 / λ (nm) (1) From this equation (1), the band gap required to obtain the required wavelength can be obtained.

ここで発光波長λ=660nmを得るために必要なバン
ドギャップは式(1)から、E(eV)=1.878
5eVとなる。
Here, the band gap required to obtain the emission wavelength λ = 660 nm is E g (eV) = 1.878 from the formula (1).
It becomes 5 eV.

AlxGa1−xAsは混晶比xによってバンドギャッ
プが変化する。
The band gap of AlxGa 1- xAs changes depending on the mixed crystal ratio x.

この混晶比xとバンドギャップとの関係は、遷移の状態
が直接遷移である範囲0<x<0.45の範囲では温度
297Kにおいては、次式(2)で表される。
The relationship between the mixed crystal ratio x and the band gap is expressed by the following equation (2) at a temperature of 297K in the range 0 <x <0.45 where the transition state is direct transition.

(eV)=1.424+1.427x……(2) この式にE(eV)=1.8785eVを代入する
と、x=0.35が得られる。
E g (eV) = 1.424 + 1.427x (2) Substituting E g (eV) = 1.78585 eV into this equation yields x = 0.35.

さらに、AlxGa1−xAsでは混晶比xによって屈
折率も変化する。混晶比x=0.35の場合、屈折率は
約3.32である。
Further, in AlxGa 1- xAs, the refractive index also changes depending on the mixed crystal ratio x. When the mixed crystal ratio x = 0.35, the refractive index is about 3.32.

したがって、この多層膜の反射率は、(第1図(b)参
照)、GaAlAs層4、nAlxGa1−xAs層5a,
GaAs層5b,n型AlxGa1−xAs層6の屈折
パラメータをそれぞれn1,n2,n3,n1とし、層
数をNとしたとき次式(3)で表される。
Therefore, the reflectance of this multilayer film (see FIG. 1 (b)), GaAlAs layer 4, n + AlxGa 1- xAs layer 5a,
When the refraction parameters of the n + GaAs layer 5b and the n-type AlxGa 1- xAs layer 6 are n1, n2, n3, and n1, respectively, and the number of layers is N, they are expressed by the following formula (3).

ここではn=3.66 n=3.32 n=3.66 nl=3.32 であるから、これらの値を式(3)に代入して数値計算
を行うことにより、N=30以上としたとき反射率がほ
ぼ1となることわかる。
Here, since n 1 = 3.66 n 2 = 3.32 n 3 = 3.66 nl = 3.32, N = is obtained by substituting these values into the equation (3) and performing numerical calculation. It can be seen that the reflectance is almost 1 when the value is 30 or more.

このように、多層膜の組成は発光層およびコンタクト層
の組成に応じて格子整合性が最も良好となるように選択
すれば良く、例えばAlxGa1−xAs(x=0.3
5)に格子定数が近いものとしてはGaAs層の他、セレン
化亜鉛(ZnSe:屈折率n=2.66)、砒化アルミニウ
ム(AlAs:屈折率n=3.178)などがある。また、
InxGa1−xAsy P1−y、(AlxGa1−
x)yIn1−y Pなどの4元系の化合物半導体も有
効である。
As described above, the composition of the multilayer film may be selected according to the compositions of the light emitting layer and the contact layer so as to have the best lattice matching, and for example, AlxGa 1- xAs (x = 0.3).
In addition to the GaAs layer, those having a lattice constant close to 5) include zinc selenide (ZnSe: refractive index n = 2.66) and aluminum arsenide (AlAs: refractive index n = 3.178). Also,
InxGa 1- xAsy P 1- y, (AlxGa 1-
x) Quaternary compound semiconductors such as yIn 1- y P are also effective.

これらのうち4種の多層膜GaAs/ZnSe,GaAs/AlAs、Al
GaAs/GaAs,GaAs/AlGaAsの膜数Nと反射率との関係を
第3図に示す。
Of these, four types of multilayer films GaAs / ZnSe, GaAs / AlAs, Al
The relationship between the number N of GaAs / GaAs and GaAs / AlGaAs films and the reflectance is shown in FIG.

このように、多層膜の構成材料の組成に応じて膜数を適
宜決定すれば、所望の反射率を得ることができることが
分かる。
As described above, it can be seen that a desired reflectance can be obtained by appropriately determining the number of films according to the composition of the constituent material of the multilayer film.

また、多層膜の組成を選択することにより、これをバッ
ファ層として、他の組成比の発光層を整合性よく形成
し、異なる発光波長の発光ダイオードを得ることも可能
である。
Further, by selecting the composition of the multilayer film, it is possible to form a light emitting layer having another composition ratio with good matching by using this as a buffer layer to obtain a light emitting diode having a different emission wavelength.

実施例2 次に本発明の第2の実施例について説する。Second Embodiment Next, a second embodiment of the present invention will be described.

この発光装置は、多層膜5まで達するように形成された
トレンチTを介して互いにかみあうような櫛歯状をなす
ようにn型領域とp型領域とが分離され、n型電極19
とp型電極20とが同一面上すなわち同一高さに形成さ
れているこを特徴とするもので、上記構成に加え、pn
接合を構成する半導体層をGaAs1−xPx(x=
0.39)とした他は、実施例1の発光ダイオードと同
様である。
In this light emitting device, the n-type region and the p-type region are separated from each other so as to form a comb-like shape that meshes with each other through a trench T formed so as to reach the multilayer film 5, and the n-type electrode 19 is formed.
And the p-type electrode 20 are formed on the same surface, that is, at the same height.
The semiconductor layer forming the junction is formed of GaAs 1− xPx (x =
0.39), but the same as the light emitting diode of the first embodiment.

すなわち、他の素子の作り込まれたシリコン基板1の表
面を覆う酸化シリコン膜2上に、帯域溶融再結晶化法
(ZMR)法によって形成されたゲルマニウム(Ge)
島領域3上に形成された高濃度のn型AlxGa1−
As層4が形成され、この上層に、GaAs層とAlxGa
1−xAs層とのλ/4多層膜5からなる反射膜、GaAs
1−xPx組成傾斜層5′,n型GaAs1−xPx層1
6、p型GaAs1−xPx層17、高濃度のp型GaAs1−
xPx層18が順次形成され、この上層に櫛歯状をなす
ようにp型電極19が形成され、さらにこの櫛歯の間に
位置する高濃度のn型GaAs1−xPx層14からなる
コンタクト層上に同様の櫛歯状のn型電極20が配設さ
れ、発光波長λ=650nmの発光ダイオードを構成し
てなるものである。
That is, germanium (Ge) formed by the zone melting recrystallization method (ZMR) method on the silicon oxide film 2 covering the surface of the silicon substrate 1 in which other elements are formed.
High-concentration n-type AlxGa 1- x formed on the island region 3
An As layer 4 is formed, and a GaAs layer and AlxGa are formed on the As layer 4.
1- xAs layer and λ / 4 multilayer film 5 for reflection film, GaAs
1- xPx composition gradient layer 5 ', n-type GaAs 1- xPx layer 1
6, p-type GaAs 1- xPx layer 17, high-concentration p-type GaAs 1-
An xPx layer 18 is sequentially formed, a p-type electrode 19 is formed on the upper layer so as to form a comb tooth, and a contact made of a high concentration n + -type GaAs 1- xPx layer 14 located between the comb teeth. The same comb-teeth-shaped n-type electrode 20 is disposed on the layer to form a light emitting diode having an emission wavelength λ = 650 nm.

次に、この発光装置の製造方法について説明する。Next, a method of manufacturing this light emitting device will be described.

まず、実施例1と同様、シリコン基板1内に、所定の素
子領域(図示せず)を形成した後、スパッタリング法、
CVD法等を用いて酸化シリコン膜2を形成した後、真
空蒸着法によりゲルマニウム膜3を形成したパターニン
グし、さらにこの上層をキャッピング用の酸化シリコン
膜によって被覆する(スパタリング法およびEB蒸着
法)。
First, as in Example 1, after forming a predetermined element region (not shown) in the silicon substrate 1, the sputtering method,
After the silicon oxide film 2 is formed by using the CVD method or the like, the germanium film 3 is formed by vacuum evaporation and patterned, and the upper layer is covered with a silicon oxide film for capping (spatering method and EB evaporation method).

この後、10−6Torr程度の真空中で、この基板を下部
ヒータH1上で所定の温度まで加熱した後、ストリップ
状の上部ヒータH2を用いて狭帯域を加熱溶融し、この
ストリップ状の上部ヒータH2を動かし、微小領域づつ
再結晶化させていくようにする。
After that, the substrate is heated to a predetermined temperature on the lower heater H1 in a vacuum of about 10 −6 Torr, and then the narrow band is heated and melted by using the strip-shaped upper heater H2, and the strip-shaped upper portion is heated. The heater H2 is moved to recrystallize each minute region.

ここまでは実施例1と同様である。Up to this point, the procedure is the same as in the first embodiment.

続いて、第5図(a)に示すように、分子線エピタキシ
ー(MBE)法によって膜厚0.3μmの高濃度のn型
AlxGa1−xAs(x=0.4)層4、膜厚16
2.5ÅのGaAs層と膜厚162.5ÅのAlxGa1−
xAs(x=0.4)層とを交互に計30層積層してな
る反射膜としてのλ/4多層膜5、膜厚25μmのn型
GaAs1−xPx組成傾斜層(x=0〜0.4)5′、膜
厚50μmのn型GaAs1−xPx層16を堆積する。
Subsequently, as shown in FIG. 5A, a high-concentration n-type AlxGa 1- xAs (x = 0.4) layer 4 having a film thickness of 0.3 μm and a film thickness of 16 were formed by a molecular beam epitaxy (MBE) method.
2.5 Å GaAs layer and 162.5 Å film thickness AlxGa 1-
A λ / 4 multi-layer film 5 as a reflective film formed by alternately laminating a total of 30 layers of xAs (x = 0.4) layers, n-type having a film thickness of 25 μm
A GaAs 1- xPx composition gradient layer (x = 0 to 0.4) 5'and an n-type GaAs 1- xPx layer 16 having a film thickness of 50 μm are deposited.

この後、第5図(b)に示すように、フォトリソグラフ
ィ法によって櫛歯状のマスクMを形成しこのマスクを介
して、深さ0.7までZnイオンをイオン注入し、さら
に表面を高濃度にイオン注入し、n型GaAs1−xPx層
16の上部を膜厚0.4μmのp型GaAs1−xPx層1
7、膜厚0.3μmの高濃度のp型GaAs1−xPx層1
8と化す。
After that, as shown in FIG. 5B, a comb-shaped mask M is formed by a photolithography method, and Zn ions are ion-implanted through the mask to a depth of 0.7, and the surface is further raised. ion implantation to a concentration, p of thickness 0.4μm top of n-type GaAs 1- xPx layer 16 type GaAs 1- xPx layer 1
7. High-concentration p-type GaAs 1- xPx layer 1 with a film thickness of 0.3 μm
Turns into 8.

この後、第5図(c)に示すように、フォトリソグラフ
ィ法によって形成したレジストパターンを介してレーザ
アシストKOHエッチング法により前記λ/4多層膜5
に達するように、前記イオン注入領域の外形に沿ってト
レンチTを形成し、p型領域pとn型領域nに分離す
る。
Then, as shown in FIG. 5C, the λ / 4 multilayer film 5 is formed by laser assisted KOH etching through a resist pattern formed by photolithography.
To form a trench T along the outer shape of the ion-implanted region to separate into a p-type region p and an n-type region n.

そして、第5図(d)に示すように、n型領域nのn型
GaAs1−xPx層16の表面にn型イオンをイオン注入
しnGaAs1−xPx層14とする。
Then, as shown in FIG. 5D, the n-type region n-type
N-type ions are ion-implanted into the surface of the GaAs 1- xPx layer 16 to form the n + GaAs 1- xPx layer 14.

そして、Au−Si層を真空蒸着法により堆積しn型電
極19を形成し425℃の水素雰囲気中で2.5分加熱
し急冷する。この後、p型電極形成領域に窓を有するレ
ジストパターンを形成してAl層を真空蒸着法により堆
積し(基板温度は250℃とする)、リフトオフ法によ
りパターニングし、500℃のフォーミングガス中で2
分加熱し、n型電極20を形成する。
Then, an Au-Si layer is deposited by a vacuum evaporation method to form an n-type electrode 19, which is heated in a hydrogen atmosphere at 425 ° C. for 2.5 minutes and then rapidly cooled. After that, a resist pattern having a window in the p-type electrode formation region is formed, an Al layer is deposited by a vacuum evaporation method (the substrate temperature is 250 ° C.), patterned by a lift-off method, and formed in a forming gas of 500 ° C. Two
The heat is applied for a minute to form the n-type electrode 20.

そして実施例1と同様にして配線を形成し、第4図に示
した発光装置が完成する。
Then, wiring is formed in the same manner as in Example 1 to complete the light emitting device shown in FIG.

この発光装置によれば、表面電極が同一表面上にあるた
め、実施例1の効果に加えて、配線が容易である。
According to this light emitting device, since the surface electrodes are on the same surface, wiring is easy in addition to the effect of the first embodiment.

ここでGe層3上にnAlxGa1−xAs層4を介
してλ/4多層膜5を形成したが、直接Ge層3上にλ
/4多層膜5を形成してもよい。
Here, the λ / 4 multilayer film 5 was formed on the Ge layer 3 via the n + AlxGa 1- xAs layer 4, but the λ / 4 multilayer film 5 was directly formed on the Ge layer 3.
The / 4 multilayer film 5 may be formed.

なお、前記2つの実施例において発光装置の各半導体層
は、基板上にエピタキシャル成長させる必要があり、こ
のエピタキシャル成長法としては、ここで用いた分子線
エピタキシー法(MBE法)の他、ガスソース分子線エ
ピタキシー法(GSMBE法)、有機金属気相成長法
(MOCVD法)、液相成長法(LPE法)等が用いら
れる。
In addition, in each of the above-mentioned two embodiments, each semiconductor layer of the light emitting device needs to be epitaxially grown on the substrate. As the epitaxial growth method, in addition to the molecular beam epitaxy method (MBE method) used here, a gas source molecular beam is used. An epitaxy method (GSMBE method), a metal organic chemical vapor deposition method (MOCVD method), a liquid phase growth method (LPE method), or the like is used.

また、各半導体層の組成は、下地との格子整合性および
発色を考慮し、適宜変更可能である。
Further, the composition of each semiconductor layer can be appropriately changed in consideration of the lattice matching with the base and the color development.

例えば、第1導電型の高濃度のIII−V化合物半導体層
としては、砒化アルミニウムガリウム(AlGaAs)の他、
砒化ガリウム(GaAs)を用いても良い。また、多層膜の
組成を調整することにより、反射層としての作用に加
え、n型層とコンタクト層との格子不整合を緩和するた
めのバッファ層としての作用を持たせるとも可能であ
る。
For example, as the high-concentration III-V compound semiconductor layer of the first conductivity type, in addition to aluminum gallium arsenide (AlGaAs),
Gallium arsenide (GaAs) may be used. Further, by adjusting the composition of the multilayer film, in addition to the function as the reflection layer, it is possible to have the function as the buffer layer for alleviating the lattice mismatch between the n-type layer and the contact layer.

さらにまた、必要に応じて発光界面を構成する半導体層
と多層膜との間に組成傾斜層を介在させ伝導帯をなめら
かにつなぐようにすることによりさらに高効率の発光ダ
イオードを得ることが可能となる。
Furthermore, if necessary, a compositionally graded layer is interposed between the semiconductor layer and the multilayer film forming the light emission interface to smoothly connect the conduction band, whereby a light emitting diode with higher efficiency can be obtained. Become.

なお、各半導体層の不純物濃度や厚さについては、実施
例に限定されることなく必要に応じて適宜変更可能であ
る。
The impurity concentration and the thickness of each semiconductor layer are not limited to the examples, and may be changed as needed.

加えて、その他、本発明はその趣旨を逸脱しない範囲で
種々変形して実施することが可能である。
In addition, the present invention can be variously modified and implemented without departing from the spirit of the invention.

〔効果〕〔effect〕

以上説明してきたように、本発明によれば、絶縁膜上に
Ge層を介して形成された第1導電型の高濃度のIII−
V化合物半導体層と、この第1導電型の高濃度のIII−
V化合物半導体層上に櫛歯状の第1の電極形成領域を残
して選択的に、III−V化合物半導体多層膜からなる反
射層と、第1導電型のIII−V化合物半導体層と、第2
導電型のIII−V化合物半導体層と、第2導電型の高濃
度のIII−V化合物半導体層とを順次積層せしめ、さら
に前記第1導電型および第2導電型の高濃度のIII−V
化合物半導体層に、それぞれ第1および第2の電極を配
設し、第1および第2の電極間に所定の電圧を印加する
ことにより、前記第1および第2の導電型のIII−V化
合物半導体層間のpn接合から、光を放出せしめるよう
にしているため、他の素子との集積化が可能となり、格
子不整合による欠陥もなく高効率のモノリシックな多機
能デバイスが形成可能となる。
As described above, according to the present invention, a high-concentration III-type first conductivity type formed on the insulating film via the Ge layer.
V compound semiconductor layer and high concentration III- of the first conductivity type
A reflective layer made of a III-V compound semiconductor multilayer film, a first conductivity type III-V compound semiconductor layer, and a first conductive type III-V compound semiconductor layer are selectively formed on the V compound semiconductor layer while leaving a comb-teeth-shaped first electrode formation region. Two
A conductive type III-V compound semiconductor layer and a second conductive type high-concentration III-V compound semiconductor layer are sequentially stacked, and further, the first conductive type and second conductive type high-concentration III-V layers are stacked.
The compound semiconductor layer is provided with first and second electrodes, respectively, and a predetermined voltage is applied between the first and second electrodes to obtain the first and second conductivity type III-V compounds. Since light is emitted from the pn junction between the semiconductor layers, integration with other elements is possible, and a highly efficient monolithic multifunctional device can be formed without defects due to lattice mismatch.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例の発光装置を示す図、第
2図(a)乃至第2図(f)は同発光装置の製造工程を
示す図、第3図は多層膜の膜数と反射率との関係を示す
図、第4図は本発明の第2の実施例の発光装置を示す
図、第5図(a)乃至第5図(d)は同発光装置の製造
工程を示す図である。 1……シリコン基板、2……酸化シリコン膜、3……ゲ
ルマニウム(Ge)島領域、4……n型AlxGa
1−xAs層、5……λ/4多層膜、5′……n型Ca
As1−xPx組成傾斜層、6……n型AlxGa1−
xAs層、7……p型AlxGa1−xAs層、8……
型AlxGa1−xAs層、9……上部電極、10
……下部電極、11……酸化シリコン膜、12……配線
層、14……nGaAs1−xPx層、16……n型GaAs
1−xPx層、17……p型GaAs1−xPx層、18…
…p型GaAs1−xPx層、19……p型電極、20…
…n型電極。
FIG. 1 is a diagram showing a light emitting device of a first embodiment of the present invention, FIGS. 2 (a) to 2 (f) are diagrams showing manufacturing steps of the same light emitting device, and FIG. FIG. 4 is a diagram showing a relationship between the number of films and reflectance, FIG. 4 is a diagram showing a light emitting device of a second embodiment of the present invention, and FIGS. 5 (a) to 5 (d) are manufacturing the same light emitting device. It is a figure which shows a process. 1 ... Silicon substrate, 2 ... Silicon oxide film, 3 ... Germanium (Ge) island region, 4 ... n + type AlxGa
1- xAs layer, 5 ... λ / 4 multilayer film, 5 '... n-type Ca
As 1- xPx composition gradient layer, 6 ... n-type AlxGa 1-
xAs layer, 7 ... p-type AlxGa 1- xAs layer, 8 ...
p + type AlxGa 1- xAs layer, 9 ... Upper electrode, 10
... lower electrode, 11 ... silicon oxide film, 12 ... wiring layer, 14 ... n + GaAs 1- xPx layer, 16 ... n-type GaAs
1- xPx layer, 17 ... p-type GaAs 1- xPx layer, 18 ...
... p + type GaAs 1- xPx layer, 19 ... p-type electrode, 20 ...
... n-type electrode.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 Japanese Jourral o f Applied Physics,V ol.22,No.7,(1983−7)P.L 450−451 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References Japanese Journal of Applied Physics, Vol. 22, No. 7, (1983-7) P. L 450-451

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】基板表面に形成された絶縁層上にゲルマニ
ウム(Ge)層を介して形成された第1導電型の高濃度
のIII−V化合物半導体層と、 前記第1導電型の高濃度のIII−V化合物半導体層上
に、櫛歯状の第1の電極形成領域を残して選択的に順次
形成されたIII−V化合物半導体のλ/4多層膜からな
る反射層と、第1導電型のIII−V化合物半導体層と、
第2導電型のIII−V化合物半導体層と、第2導電型の
高濃度のIII−V化合物半導体層と、 さらに前記第1導電型および第2導電型の高濃度のIII
−V化合物半導体層にそれぞれ形成された第1および第
2の電極とを具備し、 前記第1および第2の電極間に所定の電圧を印加するこ
とにより、前記第1および第2の導電型のIII−V化合
物半導体層間のpn接合から、光を放出せしめるように
したことを特徴とする半導体装置。
1. A high-concentration first-conductivity-type III-V compound semiconductor layer formed on an insulating layer formed on a surface of a substrate via a germanium (Ge) layer, and a high-concentration first-conductivity type compound semiconductor layer. On the III-V compound semiconductor layer, a reflective layer formed of a λ / 4 multilayer film of a III-V compound semiconductor selectively and sequentially formed leaving a comb-teeth-shaped first electrode formation region, and a first conductive layer. Type III-V compound semiconductor layer,
A second conductivity type III-V compound semiconductor layer, a second conductivity type high-concentration III-V compound semiconductor layer, and the first conductivity type and second conductivity type high-concentration III
-V compound semiconductor layer and a first electrode and a second electrode respectively formed, by applying a predetermined voltage between the first and second electrodes, the first and second conductivity type. The semiconductor device is characterized in that light is emitted from the pn junction between the III-V compound semiconductor layers.
【請求項2】前記第1導電型の高濃度のIII−V化合物
半導体層は、砒化ガリウム(GaAs)層であることを特徴
とする請求項(1)記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the high-concentration III-V compound semiconductor layer of the first conductivity type is a gallium arsenide (GaAs) layer.
【請求項3】前記第1導電型の高濃度のIII−V化合物
半導体層は、砒化アルミニウムガリウム(AlxGa
1−xAs)層であることを特徴とする請求項(1)記
載の半導体装置。
3. The high-concentration III-V compound semiconductor layer of the first conductivity type is aluminum gallium arsenide (AlxGa).
The semiconductor device according to claim 1, wherein the semiconductor device is a 1- xAs) layer.
【請求項4】前記pn接合を構成するIII−V化合物半
導体層はAlxGa1−xAs層であることを特徴とす
る請求項(1)乃至請求項(3)のいずれかに記載の半
導体装置。
4. The semiconductor device according to claim 1, wherein the III-V compound semiconductor layer forming the pn junction is an AlxGa 1- xAs layer.
【請求項5】前記λ/4多層膜はGaAsとAlxGa1−
xAsとの繰り返しによる多層膜であることを特徴とす
る請求項(1)乃至請求項(4)のいずれかに記載の半
導体装置。
5. The λ / 4 multilayer film is made of GaAs and AlxGa 1-
The semiconductor device according to any one of claims (1) to (4), wherein the semiconductor device is a multilayer film formed by repeating xAs.
【請求項6】基板表面に形成された絶縁層上にGe層を
介して形成された第1導電型の高濃度のIII−V化合物
半導体層と、 前記第1導電型の高濃度のIII−V化合物半導体層上に
形成されたIII−V化合物半導体のλ/4多層膜からな
る反射層と、 前記反射層上にミアンダ状に形成されたトレンチによっ
て第2電極を含むダイオード形成領域と、第1電極形成
領域とに分割せしめられ、 前記ダイオード形成領域は第1導電型のIII−V化合物
半導体層と、第2導電型のIII−V化合物半導体層と、
第2導電型の高濃度のIII−V化合物半導体層と、第2
電極とが順次積層され、 前記第1電極形成領域は、前記反射層上に第1導電型の
高濃度のIII−V化合物半導体層を介して第1電極とを
具備し、 前記第1および第2の電極間に所定の電圧を印加するこ
とにより、前記第1および第2の導電型のIII−V化合
物半導体層間のpn接合から、光を放出せしめるように
したことを特徴とする半導体装置。
6. A first-conductivity-type high-concentration III-V compound semiconductor layer formed on an insulating layer formed on a substrate surface via a Ge layer, and the first-conductivity-type high-concentration III-V compound semiconductor layer. A reflective layer formed of a λ / 4 multilayer film of a III-V compound semiconductor formed on the V compound semiconductor layer; a diode formation region including a second electrode by a meander-shaped trench formed on the reflective layer; And a diode formation region, the diode formation region includes a first conductivity type III-V compound semiconductor layer and a second conductivity type III-V compound semiconductor layer.
A second conductive type high-concentration III-V compound semiconductor layer;
An electrode is sequentially stacked, and the first electrode formation region includes a first electrode on the reflective layer with a high-concentration III-V compound semiconductor layer of the first conductivity type interposed therebetween. A semiconductor device characterized in that light is emitted from a pn junction between the first and second conductivity type III-V compound semiconductor layers by applying a predetermined voltage between the two electrodes.
JP6667790A 1990-03-16 1990-03-16 Semiconductor device Expired - Lifetime JPH0658953B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6667790A JPH0658953B2 (en) 1990-03-16 1990-03-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6667790A JPH0658953B2 (en) 1990-03-16 1990-03-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH03268360A JPH03268360A (en) 1991-11-29
JPH0658953B2 true JPH0658953B2 (en) 1994-08-03

Family

ID=13322796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6667790A Expired - Lifetime JPH0658953B2 (en) 1990-03-16 1990-03-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0658953B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633120B2 (en) 1998-11-19 2003-10-14 Unisplay S.A. LED lamps
GB2331625B (en) * 1997-11-19 2003-02-26 Hassan Paddy Abdel Salam led Lamp
US6307218B1 (en) * 1998-11-20 2001-10-23 Lumileds Lighting, U.S., Llc Electrode structures for light emitting devices
US6614056B1 (en) * 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
US6514782B1 (en) * 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JapaneseJourralofAppliedPhysics,Vol.22,No.7,(1983−7)P.L450−451

Also Published As

Publication number Publication date
JPH03268360A (en) 1991-11-29

Similar Documents

Publication Publication Date Title
US6376866B1 (en) GaN semiconductor light emitting device having a group II-VI substrate
US6566595B2 (en) Solar cell and process of manufacturing the same
US5739552A (en) Semiconductor light emitting diode producing visible light
US5937274A (en) Fabrication method for AlGaIn NPAsSb based devices
JP2792785B2 (en) Semiconductor device and method of manufacturing the same
EP0483688B1 (en) Light emitting semiconductor device using gallium nitride group compound
JP4123828B2 (en) Semiconductor light emitting device
JP5195798B2 (en) Manufacturing method of semiconductor light emitting device
US5093696A (en) Semiconductor heterojunction device made by an epitaxial growth technique
JPH0613655A (en) Semiconductor light emitting device and semiconductor display device
TW201318209A (en) Method for manufacturing optoelectronic semiconductor wafer and optoelectronic semiconductor wafer
EP0260955B1 (en) Photoelectric converter
JPH0658953B2 (en) Semiconductor device
WO1998052229A1 (en) Light emitting device contact layers having substantially equal spreading resistance and method of manufacture
JPH0818100A (en) Compound semiconductor light emitting diode
JPH0575101A (en) Semiconductor device having schottky barrier
JPH05235406A (en) Semiconductor light-emitting device
JPH06164057A (en) Emiconductor laser and its manufacture
US20060208265A1 (en) Light emitting diode and light emitting diode array
JPH11168239A (en) Gallium nitride based compound semiconductor light emitting device
JP3236649B2 (en) Semiconductor light emitting device
JP4701375B2 (en) Crystal growth method
JPH08236810A (en) Nitride semiconductor light emitting diode
TWI250667B (en) Method for the production of a number of optoelectronic semiconductor-chips and optoelectronic semiconductor-chips
JPS5929471A (en) Substrate for thin film optical waveguide