Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0665213B2 - Semiconductor device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JPH0665213B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH0665213B2
JPH0665213B2 JP60245175A JP24517585A JPH0665213B2 JP H0665213 B2 JPH0665213 B2 JP H0665213B2 JP 60245175 A JP60245175 A JP 60245175A JP 24517585 A JP24517585 A JP 24517585A JP H0665213 B2 JPH0665213 B2 JP H0665213B2
Authority
JP
Japan
Prior art keywords
silicide
layer
nitride
titanium
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60245175A
Other languages
Japanese (ja)
Other versions
JPS62104174A (en
Inventor
洋一郎 今村
敏之 帰山
裕紀 石本
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP60245175A priority Critical patent/JPH0665213B2/en
Publication of JPS62104174A publication Critical patent/JPS62104174A/en
Publication of JPH0665213B2 publication Critical patent/JPH0665213B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 イ.産業上の利用分野 本発明は半導体装置及びその製造方法に関するものであ
る。
Detailed Description of the Invention a. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and its manufacturing method.

ロ.従来技術 半導体素子、例えばダイナミックRAM(random access
memory)等において、ポリシリコンゲートや拡散層の
表面に高融点金属のシリサイド層を形成する一つの方法
として、自己整合的にシリサイドを形成させるいわゆる
サリサイド(Salicide)構造が知られている。このサリ
サイド構造によって、高速化、高集積化の実現が期待さ
れるが、第5図についてその一例を製造プロセスに沿っ
て説明する。
B. Prior Art Semiconductor devices such as dynamic RAM (random access)
For example, a so-called salicide structure in which a silicide is formed in a self-aligned manner is known as one method of forming a silicide layer of a refractory metal on the surface of a polysilicon gate or a diffusion layer. This salicide structure is expected to realize high speed and high integration. An example of FIG. 5 will be described along the manufacturing process.

まず、第5A図のように、P型シリコン基板1の一主面側
に、LOCOS(Local Oxidation of Silicon)法によっ
てフィールド酸化膜2を所定パターンに形成し、かつそ
の直下にチャネルストッパとなるP型半導体領域3を形
成する。そして、ゲート酸化膜4を成長させた後、CVD
(Chemical Vapor Deposition)法によって全面にポ
リシリコンを析出させ、しかる後このポリシリコン層を
フォトエッチング法で加工して、ポリシリコンゲート5
とする。
First, as shown in FIG. 5A, a field oxide film 2 is formed in a predetermined pattern on one main surface side of a P-type silicon substrate 1 by a LOCOS (Local Oxidation of Silicon) method, and P serving as a channel stopper is formed immediately below the field oxide film 2. The type semiconductor region 3 is formed. Then, after growing the gate oxide film 4, CVD
Polysilicon is deposited on the entire surface by the (Chemical Vapor Deposition) method, and then this polysilicon layer is processed by the photoetching method to form the polysilicon gate 5
And

次いで、第5B図のように、CVD法によって全面に析出さ
せた酸化膜をRIE(Reactive Ion Etching)で加工
し、ゲート5の側面にSiOからなるスペーサ8及び9
を所定幅に形成する。
Next, as shown in FIG. 5B, the oxide film deposited on the entire surface by the CVD method is processed by RIE (Reactive Ion Etching), and spacers 8 and 9 made of SiO 2 are formed on the side surface of the gate 5.
To a predetermined width.

更に、ポリシリコンゲート5、スペーサ8及び9をマス
クとして、リンイオンを打ち込み、ゲート5の両側にソ
ース及びドレイン領域となるN型半導体領域6及び7
をセルフアラインに形成する。
Further, phosphorus ions are implanted using the polysilicon gate 5 and the spacers 8 and 9 as a mask to form N + type semiconductor regions 6 and 7 on both sides of the gate 5 which will be source and drain regions.
Are self-aligned.

次いで、第5C図のように、全面に高融点金属(例えばチ
タン)10をスパッタ法で付着させる。
Then, as shown in FIG. 5C, a refractory metal (for example, titanium) 10 is deposited on the entire surface by sputtering.

次いで、第5D図のように、常圧(760Torr近傍)下、不
活性ガスの存在下で電気炉又はハロゲンランプ等のラン
プアニーラーによって加熱処理し、高融点金属10と露出
したシリコン層(即ち、ゲート5、ソース及びドレイン
領域6又は7)との合金化反応で同シリコン層表面に例
えばチタンシリサイド層11、12及び13を選択的に成長さ
せる。
Then, as shown in FIG. 5D, under normal pressure (near 760 Torr), heat treatment is performed in the presence of an inert gas by an electric furnace or a lamp annealer such as a halogen lamp, and the refractory metal 10 and the exposed silicon layer (ie, , The gate 5, and the source and drain regions 6 or 7) are selectively alloyed with titanium silicide layers 11, 12 and 13 on the surface of the silicon layer.

次いで、第5E図のように、シリコンと未反応のチタンを
アンモニア液等でエッチング除去し、シリサイド層11、
12及び13を露出させる。このシリサイド層は更に、安定
した組成(TiSi)にするために700℃以上に加熱処理
する。
Then, as shown in FIG. 5E, titanium that has not reacted with silicon is removed by etching with an ammonia solution or the like, and the silicide layer 11,
Expose 12 and 13. This silicide layer is further heat-treated at 700 ° C. or higher to obtain a stable composition (TiSi 2 ).

次いで、第5F図のように、全面に付着した絶縁膜(例え
ばリンシリケートガラス膜)14の所定箇所(図面ではソ
ース及びドレイン領域上)にコンタクトホール15、16を
フォトエッチングで開け、更にスパッタ法で全面に付着
したアルミニウム等をフォトエッチングで加工して各電
極17、18及び各種配線を形成する。
Next, as shown in FIG. 5F, contact holes 15 and 16 are formed by photoetching at predetermined portions (on the source and drain regions in the drawing) of the insulating film (for example, phosphosilicate glass film) 14 attached to the entire surface, and further the sputtering method is used. The aluminum or the like attached to the entire surface is processed by photo-etching to form the electrodes 17, 18 and various wirings.

上記した如き製造プロセスで得られた半導体素子〔ここ
ではMOSFET(Metal Oxide Semiconductor Field Ef
fect Transistor)〕について、本発明者が種々検討し
た結果、次の問題点があることを見出した。
The semiconductor element obtained by the manufacturing process as described above (here, MOSFET (Metal Oxide Semiconductor Field Ef
As a result of various investigations by the present inventor, it was found that there are the following problems.

即ち、まず、チタンシリサイド層のうち特にAl又はAl合
金等の電極17及び18に接触するチタンシリサイド層12及
び13において、チタンシリサイドがAlと反応してその界
面に新しい組成の膜が生成し、これによって両者間の接
触抵抗が変化し、半導体素子の信頼性が劣化してしま
う。しかも重大なことには、チタンシリサイドとAlとが
接触しているために、Alのエレクトロマイグレーション
(Alの電子が移動することによって電極又は配線の変形
又は変質が生じること)が生じ易い。また、チタンシリ
サイドはその形成時に多少の酸化は避けられず、このた
めに配線材料との間の接触抵抗が変化したり或いは大き
くなるが、これも素子の信頼性の劣化を促進する。
That is, first, in the titanium silicide layers 12 and 13 of the titanium silicide layers, which are in contact with the electrodes 17 and 18 such as Al or Al alloy, titanium silicide reacts with Al to form a film of a new composition at the interface, As a result, the contact resistance between the two changes and the reliability of the semiconductor element deteriorates. In addition, importantly, since titanium silicide and Al are in contact with each other, electromigration of Al (the movement or deformation of the electrode or wiring due to the movement of Al electrons) easily occurs. Further, some oxidation of titanium silicide is unavoidable at the time of its formation, so that the contact resistance with the wiring material changes or increases, which also accelerates the deterioration of the reliability of the element.

こうした欠陥は、シリサイド層の特長を著しく損ねる
が、従来そのための有効な対策を見出し得ないのが実情
である。
Although such a defect remarkably impairs the characteristics of the silicide layer, it is a fact that no effective countermeasure for that can be found conventionally.

ハ.発明の目的 本発明の目的は、接触抵抗を均一化及び安定化し、エレ
クトロマイグレーションの防止及びシイサイドの安定化
も実現した半導体装置及びその製造方法を提供すること
にある。
C. An object of the present invention is to provide a semiconductor device in which contact resistance is made uniform and stable, and electromigration is prevented and side is stabilized, and a manufacturing method thereof.

ニ.発明の構成 即ち、本発明は、半導体基板の一主面に形成された前記
半導体基板よりも高不純物濃度の領域上又はポリシリコ
ン上に形成された高融点金属とシリコンとからなるシリ
サイド層と、前記シリサイド層上に前記シリサイド層と
同時に形成されたシリサイドの窒化物からなる窒化物層
とを有する半導体装置を提供するものである。
D. Structure of the Invention That is, the present invention, a silicide layer formed of a refractory metal and silicon formed on a region of higher impurity concentration than the semiconductor substrate formed on one main surface of the semiconductor substrate or on polysilicon, A semiconductor device having a nitride layer made of a nitride of silicide formed simultaneously with the silicide layer on the silicide layer.

また、本発明は、半導体基板の一主面に形成された前記
半導体基板よりも高不純物濃度の領域上又はポリシリコ
ン上に高融点金属を形成する工程と、減圧下の窒素雰囲
気又は窒素を含有する雰囲気中での所定温度の加熱処理
によって、前記領域上又は前記ポリシリコン上に前記高
融点金属とシリコンとからなるシリサイド層とシリサイ
ドの窒化物層との積層構造を形成する工程とを有する半
導体装置の製造方法を提供するものである。
The present invention also includes a step of forming a refractory metal on a region of a higher impurity concentration than that of the semiconductor substrate formed on one main surface of the semiconductor substrate or on polysilicon, and a nitrogen atmosphere or nitrogen containing under reduced pressure. Forming a laminated structure of a silicide layer made of the refractory metal and silicon and a nitride layer of silicide on the region or the polysilicon by heat treatment at a predetermined temperature in an atmosphere A method for manufacturing a device is provided.

ホ.実施例 以下、本発明の実施例を第1図〜第4図について詳細に
説明する。
E. Embodiment An embodiment of the present invention will be described in detail below with reference to FIGS.

第1図及び第2図には、本実施例による半導体装置、例
えばダイナミックRAM用のMOSFETが示されている。このM
OSトランジスタは、第5F図に示したトランジスタと共通
する部分を有しているが、その共通部分には同一の符号
を付して説明を省略する。
1 and 2 show a semiconductor device according to this embodiment, for example, a MOSFET for a dynamic RAM. This M
The OS transistor has a part in common with the transistor shown in FIG. 5F, but the common part is given the same reference numeral and the description thereof is omitted.

このMOSトランジスタにおいて注目すべき構成は、シリ
サイド(例えばチタンシリサイド)層11、12、13の表面
が後述の方法によって窒化されていて窒化物層20、21、
22に変換されていることである。これらの窒化物層は第
2図で斜線に示されている。ここでシリサイド層11,12,
13と窒化物層20,21,22とは、後述するように同じ工程で
同時に形成されるので、窒化反応によってシリコンのチ
タンへの拡散が制御できる。
The remarkable structure of this MOS transistor is that the surfaces of the silicide (eg, titanium silicide) layers 11, 12, and 13 are nitrided by the method described below, and the nitride layers 20 and 21,
It has been converted to 22. These nitride layers are shown shaded in FIG. Where the silicide layers 11, 12,
Since 13 and the nitride layers 20, 21, and 22 are simultaneously formed in the same step as described later, the diffusion of silicon into titanium can be controlled by the nitriding reaction.

こうしたチタンシリサイドの窒化物層をチタンシリサイ
ド層の表面に形成することによって、特にAl又はAl合金
(或いは高融点金属)の電極17、18とシリサイド層12及
び13とが直接接触せず、両者間に上記の窒化物層21、22
が介在することになる。この結果、電極形成等に電極側
のAlとシリサイドとの反応が防止され、両者間の接触抵
抗は実質的に変化しない。この場合、チタンシリサイド
の窒化物の電気抵抗は13〜16μΩ−cmであって充分に低
いから、上記の接触抵抗を上昇させることはない。ま
た、窒化物層によって、下地のチタンシリサイドの酸化
を防止する作用もあり、これも上記接触抵抗の向上に寄
与している。
By forming such a nitride layer of titanium silicide on the surface of the titanium silicide layer, the electrodes 17 and 18 of Al or Al alloy (or refractory metal) and the silicide layers 12 and 13 do not come into direct contact with each other. The above nitride layers 21, 22
Will intervene. As a result, the reaction between Al on the electrode side and the silicide is prevented during electrode formation, etc., and the contact resistance between the two does not substantially change. In this case, the electric resistance of the titanium silicide nitride is 13 to 16 μΩ-cm, which is sufficiently low, so that the contact resistance is not increased. In addition, the nitride layer also has a function of preventing the underlying titanium silicide from being oxidized, which also contributes to the improvement of the contact resistance.

また、窒化物層21、22(更には20)はAlよりもエレクト
ロマイグレーションを起こしにくい性質を有しているの
で、チタンシリサイドとAlとの間において生じがちなAl
のエレクトロマイグレーションを効果的に防止できる。
この意味において、上記窒化物層はエレクトロマイグレ
ーションのバリヤーとしても機能する。
In addition, since the nitride layers 21 and 22 (further 20) have a property of causing less electromigration than Al, Al that tends to occur between titanium silicide and Al.
It is possible to effectively prevent the electromigration.
In this sense, the nitride layer also functions as a barrier for electromigration.

このように、窒化物層21、22(更には20)は、その上層
(特にAl電極)とチタンシリサイド層12、13(更には1
1)との間の望ましくない相互作用を防止する働きがあ
り、半導体装置の信頼性を向上させることができる。な
お、窒化物質21、22は、コンタクトホール15、16をエッ
チングで形成する際に下地シリコンに対するエッチング
マスクとして作用する。
As described above, the nitride layers 21 and 22 (and 20) are formed on the upper layers (particularly Al electrodes) and the titanium silicide layers 12 and 13 (and 1).
It has a function of preventing undesired interaction with (1) and can improve the reliability of the semiconductor device. The nitride materials 21 and 22 act as an etching mask for the underlying silicon when the contact holes 15 and 16 are formed by etching.

なお、上記のMOSFETにおいて、ポリシリコンゲートの厚
みは全体として4500Å、チタンシリサイド層の厚みは表
面の窒化物層も含めて1200Åであってもい。
In the above MOSFET, the thickness of the polysilicon gate may be 4500Å as a whole, and the thickness of the titanium silicide layer may be 1200Å including the surface nitride layer.

次に、本実施例による半導体装置の製造方法を第3図に
ついて説明する。
Next, the method for manufacturing the semiconductor device according to the present embodiment will be explained with reference to FIG.

第3A図〜第3C図の工程は第5A図〜第5C図の工程とほぼ同
様であるので、その説明は省略するが、ポリシリコン層
5の厚みは例えば4500Å程度、金属チタン膜10の厚みは
例えば1200Å程度とする。
The process of FIGS. 3A to 3C is almost the same as the process of FIGS. 5A to 5C, and thus the description thereof is omitted, but the thickness of the polysilicon layer 5 is, for example, about 4500Å, the thickness of the metal titanium film 10 is about 10. Is, for example, about 1200Å.

次の第3D図の工程において、減圧下(例えば10−2Tor
r)で、N又はNを含む雰囲気中にて、電気炉又は
ハロゲンランプ等のランプアニーラーで例えば550〜600
℃まで加熱する。この結果、シリコン層5、6及び7の
表面域にはチタンシリサイド層11、12及び13が夫々形成
されると同時に、その表面には上記Nによるチタンシ
リサイドの窒化物層20、21及び22が夫々形成される。即
ち、チタン10とシリコン層との界面ではシリサイド化反
応が生じると同時に、チタン10の表層部では雰囲気中の
による窒化反応が起こる。この窒化反応は下地シリ
コンが表面へ拡散するのを制御し、かつシリサイド層の
内部においても生じる。表面に窒化物層を有するシリサ
イド層11、12及び13は、窒化物層も含めて1200Å程度の
厚さに形成されてよい(但し、窒化物層の厚みは1000Å
程度)。
In the next step of FIG. 3D, under reduced pressure (for example, 10 −2 Tor
r), in an atmosphere containing N 2 or N 2, using an electric furnace or a lamp annealer such as a halogen lamp, for example, 550 to 600.
Heat to ℃. As a result, titanium silicide layers 11, 12 and 13 are formed on the surface regions of the silicon layers 5, 6 and 7, respectively, and at the same time, the nitride layers 20, 21 and 22 of titanium silicide formed of N 2 are formed on the surfaces thereof. Are formed respectively. That is, a silicidation reaction occurs at the interface between the titanium 10 and the silicon layer, and at the same time, a nitriding reaction by N 2 in the atmosphere occurs at the surface layer portion of the titanium 10. This nitriding reaction controls the diffusion of the underlying silicon to the surface and also occurs inside the silicide layer. The silicide layers 11, 12 and 13 having a nitride layer on the surface may be formed to a thickness of about 1200 Å including the nitride layer (however, the thickness of the nitride layer is 1000 Å
degree).

次いで、第3E図のように、シリコンと未反応のチタン、
及び窒化チタン又はチタンリッチのシリサイド(第3D図
では図示省略)をアンモニア液等によってエッチング除
去する。これによって、シリサイド層11、12及び13上に
その窒化物層20、21及び22が夫々選択的にほぼ同じパタ
ーンに残される。ここで、化学的に安定となった窒化チ
タンは加工しにくく、エッチング処理によって簡単に除
去することが難しいので、前記第3D図の工程の加熱処理
における雰囲気の圧力及び温度を適宜に調節して化学的
に安定な窒化チタンが形成されないようにしている。
Then, as shown in FIG. 3E, titanium that has not reacted with silicon,
And titanium nitride or titanium-rich silicide (not shown in FIG. 3D) is removed by etching with ammonia solution or the like. This selectively leaves the nitride layers 20, 21 and 22 on the silicide layers 11, 12 and 13 in approximately the same pattern, respectively. Here, chemically stabilized titanium nitride is difficult to process and difficult to remove easily by etching, so the pressure and temperature of the atmosphere in the heat treatment of the step of FIG. 3D should be adjusted appropriately. It prevents the formation of chemically stable titanium nitride.

次いで、第3D図の工程で用いた雰囲気と同様の雰囲気中
で700℃以上に加熱処理する。これによって、窒化物層2
0、21及び22は窒素雰囲気により更に窒化が充分に進行
し、かつ下地のシリサイド層11、12及び13は安定した組
成(TiSi)へ変化する。
Then, heat treatment is performed at 700 ° C. or higher in the same atmosphere as that used in the step of FIG. 3D. This allows the nitride layer 2
Nitriding of 0, 21 and 22 further progresses sufficiently in a nitrogen atmosphere, and the underlying silicide layers 11, 12 and 13 change to a stable composition (TiSi 2 ).

次いで、第3F図のように、全面に絶縁膜14を被着し、更
にコンタクトホール15、16の形成後にAl等の電極17、18
を設ける(第1図参照)。
Next, as shown in FIG. 3F, an insulating film 14 is deposited on the entire surface, and after the contact holes 15 and 16 are formed, electrodes 17 and 18 made of Al or the like are formed.
Are provided (see FIG. 1).

以上に説明したプロセスによって、シリコン層の表面
に、表面窒化物層を有するシリサイド層を形成すること
ができる。
By the process described above, the silicide layer having the surface nitride layer can be formed on the surface of the silicon layer.

なお、第3D図のシリサイド化反応において、シリサイド
表面の窒化反応はシリサイドの酸化を阻止するので有利
である。このために、予め反応容器内を上述したように
減圧しておくのがよい。また、第3E図で述べたシリサイ
ド安定化のための加熱処理によって、下地のシリコンと
の界面状態も良好となり、シリサイドが強固になり、膜
剥れは生じない。このため、本例のような構造の場合、
電極17又は18をビット線又はデータ線として用いると
き、シリサイドの膜剥れは致命的となるが、本例による
上記安定化処理でそうした事態は全く生じない。
In the silicidation reaction of FIG. 3D, the nitriding reaction on the surface of the silicide is advantageous because it prevents the oxidation of the silicide. For this reason, it is preferable to reduce the pressure in the reaction vessel in advance as described above. Further, the heat treatment for stabilizing the silicide described in FIG. 3E also improves the state of the interface with the underlying silicon, strengthens the silicide, and prevents film peeling. Therefore, in the case of the structure like this example,
When the electrode 17 or 18 is used as a bit line or a data line, the film peeling of the silicide is fatal, but such a situation does not occur at all in the stabilization treatment of this example.

第4図は、第1図とは別の箇所における素子断面を示す
ものであるが、ここでは、ポリシリコンゲート5に設け
たシリサイド層11上の窒化物層20上で絶縁膜14にコンタ
クトホール23を形成し、ここにAl等の電極24を設けてい
る。
FIG. 4 shows a cross section of the device at a position different from that of FIG. 1, but here, the insulating film 14 is provided with a contact hole on the nitride layer 20 on the silicide layer 11 provided on the polysilicon gate 5. 23 is formed, and an electrode 24 of Al or the like is provided here.

ポリシリコンゲート5はシリサイド層11の存在によって
信号伝達速度が向上する上に、電極24との接触抵抗が窒
化物層20によって均一化、安定化されることになり、し
かも膜剥れもなくなってワード線として用いる場合に特
に効果的である。
The presence of the silicide layer 11 improves the signal transmission speed of the polysilicon gate 5, and the contact resistance with the electrode 24 is uniformized and stabilized by the nitride layer 20, and no film peeling occurs. It is particularly effective when used as a word line.

以上、本発明を例示したが、上述の例は本発明の技術的
思想に基づいて更に変形可能である。
Although the present invention has been illustrated above, the above examples can be further modified based on the technical idea of the present invention.

例えば、上述の窒化物層はシリサイドの表面上に設けら
れてよいが、上述の如くシリサイドの内部にまで及んで
いるのが良い。また、シリサイド化のための金属は、上
述のチタン以外にもタングステン、タンタル等の他の高
融点金属等が使用可能である。シリサイド上の電極又は
配線材料も、Alに限らず、Al−Si等のAl合金、タングス
テン等の高融点金属等からなっていてよい。また、上述
の例はシリサイド−シリコンの積層構造についてのもの
であるが、本発明はそれに限定されることはなく、例え
ばシリサイド単独からなるゲート表面に窒化物層を形成
する場合にも適用可能である。また、上述の窒化を伴う
シリサイド化反応において、窒化反応のためにはN
外にも他の窒素含有雰囲気として例えばNHも使用可能
である。なお、本発明は上述の素子以外にも例えばROM
(read only memory)等の他のICにも適用可能である
し、またその適用箇所はシリサイド層を形成する箇所で
あれば如何なる箇所であってもよい。
For example, the nitride layer described above may be provided on the surface of the silicide, but may extend to the inside of the silicide as described above. As the metal for silicidation, other refractory metals such as tungsten and tantalum can be used in addition to the above titanium. The electrode or wiring material on the silicide is not limited to Al, but may be an Al alloy such as Al-Si or a refractory metal such as tungsten. Further, although the above-mentioned example relates to a laminated structure of silicide-silicon, the present invention is not limited thereto, and is applicable to a case where a nitride layer is formed on a gate surface made of silicide alone, for example. is there. Further, in the silicidation reaction involving nitridation described above, for example, NH 3 can be used as another nitrogen-containing atmosphere in addition to N 2 for the nitriding reaction. It should be noted that the present invention is not limited to the above-described elements
It can be applied to other ICs such as (read only memory), and the application place may be any place where the silicide layer is formed.

ヘ.発明の作用効果 本発明は上述した如く、シリサイド層の少なくとも表面
に窒化物層を形成しているので、その上に被着する電極
又は配線材料とシリサイドとの間の相互作用を防止し、
両者間の接触抵抗の均一化又は安定化を実現することが
できる。しかも、エレクトロマイグレーションを窒化物
層によって阻止できる上に、同窒化物層によってシリサ
イドの酸化防止等を図ることもできる。また、本発明で
は、シリサイド層とシリサイドの窒化物層とが同じ工程
で同時に形成されるので、窒化反応によって下地シリコ
ンの高融点金属(チタン)への拡散を適宜に制御でき、
所望のシリサイド層が得られるとともに、製造コストを
抑制できる。さらには、化学的に安定な窒化金属(窒化
チタン)が形成されないように、加熱処理における雰囲
気の圧力及び温度を適宜に調節しているので、不要な箇
所に形成された窒化金属を容易に除去することができ
る。
F. As described above, according to the present invention, since the nitride layer is formed on at least the surface of the silicide layer, the interaction between the electrode or the wiring material deposited on the silicide layer and the silicide is prevented,
The contact resistance between them can be made uniform or stable. Moreover, the electromigration can be prevented by the nitride layer, and the nitride layer can prevent the oxidation of the silicide. Further, in the present invention, since the silicide layer and the nitride layer of silicide are simultaneously formed in the same process, the diffusion of the underlying silicon into the refractory metal (titanium) can be appropriately controlled by the nitriding reaction.
A desired silicide layer can be obtained and the manufacturing cost can be suppressed. Furthermore, since the pressure and temperature of the atmosphere during the heat treatment are appropriately adjusted so that chemically stable metal nitride (titanium nitride) is not formed, the metal nitride formed in unnecessary portions can be easily removed. can do.

【図面の簡単な説明】[Brief description of drawings]

第1図〜第4図は本発明の実施例を示すものであって、 第1図は半導体素子の断面図、 第2図は第1図の平面図(但し、表面側の絶縁層は図示
省略)、 第3A図、第3B図、第3C図、第3D図、第3E図及び第3F図は
半導体装置の製造方法を工程順に示す各断面図、 第4図は半導体装置の他の箇所の断面図 である。 第5A図、第5B図、第5C図、第5D図、第5E図及び第5F図
は、従来の半導体装置の製造方法を工程順に示す各断面
図である。 なお、図面に示す符号に於いて、 5……ポリシリコンゲート 6、7……N型半導体領域(拡散層) 8、9……スペーサ 10……チタン 11、12、13……チタンシリサイド層 15、16、23……コンタクトホール 17、18、24……Al等の電極 20、21、22……窒化物層 である。
1 to 4 show an embodiment of the present invention. FIG. 1 is a sectional view of a semiconductor device, and FIG. 2 is a plan view of FIG. 1 (however, an insulating layer on the front surface side is shown. (Omitted), FIGS. 3A, 3B, 3C, 3D, 3E, and 3F are cross-sectional views showing a method of manufacturing a semiconductor device in the order of steps, and FIG. 4 is another portion of the semiconductor device. FIG. FIG. 5A, FIG. 5B, FIG. 5C, FIG. 5D, FIG. 5E and FIG. 5F are cross-sectional views showing a conventional method of manufacturing a semiconductor device in the order of steps. In the reference numerals shown in the drawings, 5 ... Polysilicon gate 6, 7 ... N + type semiconductor region (diffusion layer) 8, 9 ... Spacer 10 ... Titanium 11, 12, 13 ... Titanium silicide layer 15, 16, 23 ... Contact holes 17, 18, 24 ... Electrodes such as Al 20, 21, 22 ... Nitride layers.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 (56)参考文献 特開 昭60−153121(JP,A) 特開 昭57−72383(JP,A) 特開 昭56−167365(JP,A)─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 5 Identification number Internal reference number for FI Technical indication H01L 29/784 (56) References JP-A-60-153121 (JP, A) JP-A-57- 72383 (JP, A) JP-A-56-167365 (JP, A)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の一主面に形成された前記半導
体基板よりも高不純物濃度の領域上又はポリシリコン上
に形成された高融点金属とシリコンとからなるシリサイ
ド層と、前記シリサイド層上に前記シリサイド層と同時
に形成されたシリサイドの窒化物からなる窒化物層とを
有する半導体装置。
1. A silicide layer composed of a refractory metal and silicon formed on a region of a semiconductor substrate having a higher impurity concentration than that of the semiconductor substrate or formed on one main surface of the semiconductor substrate, and on the silicide layer. And a nitride layer formed of a nitride of silicide formed simultaneously with the silicide layer.
【請求項2】半導体基板の一主面に形成された前記半導
体基板よりも高不純物濃度の領域上又はポリシリコン上
に高融点金属を形成する工程と、 減圧下の窒素雰囲気又は窒素を含有する雰囲気中での所
定温度の加熱処理によって、前記領域上又は前記ポリシ
リコン上に前記高融点金属とシリコンとからなるシリサ
イド層とシリサイドの窒化物層との積層構造を形成する
工程と、 を有する半導体装置の製造方法。
2. A step of forming a refractory metal on a region having a higher impurity concentration than that of the semiconductor substrate formed on one main surface of the semiconductor substrate or on polysilicon, and a nitrogen atmosphere or nitrogen containing under reduced pressure. Forming a laminated structure of a silicide layer made of the refractory metal and silicon and a nitride layer of silicide by heat treatment at a predetermined temperature in an atmosphere on the region or the polysilicon. Device manufacturing method.
【請求項3】前記加熱処理はおよそ550〜600℃の温度範
囲で行われることを特徴とする特許請求の範囲第2項に
記載の半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 2, wherein the heat treatment is performed in a temperature range of approximately 550 to 600 ° C.
【請求項4】前記加熱処理はおよそ10−2Torrの圧力で
行われることを特徴とする特許請求の範囲第2項又は3
項に記載の半導体装置の製造方法。
4. The heat treatment according to claim 2 or 3, wherein the heat treatment is performed at a pressure of about 10 −2 Torr.
A method of manufacturing a semiconductor device according to item.
JP60245175A 1985-10-31 1985-10-31 Semiconductor device and manufacturing method thereof Expired - Fee Related JPH0665213B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60245175A JPH0665213B2 (en) 1985-10-31 1985-10-31 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60245175A JPH0665213B2 (en) 1985-10-31 1985-10-31 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPS62104174A JPS62104174A (en) 1987-05-14
JPH0665213B2 true JPH0665213B2 (en) 1994-08-22

Family

ID=17129722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60245175A Expired - Fee Related JPH0665213B2 (en) 1985-10-31 1985-10-31 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0665213B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2966414B2 (en) * 1988-02-05 1999-10-25 ソニー株式会社 Method for manufacturing semiconductor device
JPH02216848A (en) * 1989-02-16 1990-08-29 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
US4998151A (en) * 1989-04-13 1991-03-05 General Electric Company Power field effect devices having small cell size and low contact resistance
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
JP2570487B2 (en) * 1990-10-03 1997-01-08 三菱電機株式会社 Method for manufacturing semiconductor device
JP5056418B2 (en) 2005-11-14 2012-10-24 日本電気株式会社 Semiconductor device and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56167365A (en) * 1980-05-27 1981-12-23 Nec Corp Manufacture of mos type semiconductor device
NL186352C (en) * 1980-08-27 1990-11-01 Philips Nv METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
JPS60153121A (en) * 1984-01-20 1985-08-12 Nec Corp Fabrication of semiconductor device

Also Published As

Publication number Publication date
JPS62104174A (en) 1987-05-14

Similar Documents

Publication Publication Date Title
JP2537413B2 (en) Semiconductor device and manufacturing method thereof
US5512516A (en) Contact structure for connecting an electrode to a semiconductor device and a method of forming the same
US4855798A (en) Semiconductor and process of fabrication thereof
KR0162673B1 (en) Manufacture of conducting layer and semiconductor device
US6930029B2 (en) Method of passivating an oxide surface subjected to a conductive material anneal
JPH0738104A (en) Method for manufacturing semiconductor device
JPH0716000B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH0665213B2 (en) Semiconductor device and manufacturing method thereof
JP3264324B2 (en) Semiconductor device manufacturing method and semiconductor device
US5852319A (en) Gate electrode for semiconductor device
KR100290467B1 (en) Method of forming a metal barrier film in a semiconductor device
JP2554634B2 (en) Method for manufacturing semiconductor device
EP0849806A2 (en) Improvements in or relating to semiconductor devices having tungsten nitride sidewalls
JPS61274325A (en) Manufacture of semiconductor device
JPH061774B2 (en) Semiconductor device
JP2707582B2 (en) Semiconductor device
KR920004777B1 (en) Anti-diffusion method of impurity material in contact window
US5534453A (en) Method of manufacturing titanium silicide containing semiconductors
JPH07183515A (en) Method for manufacturing semiconductor device
JP3311125B2 (en) Method for manufacturing semiconductor device
JPH06232155A (en) Method for manufacturing semiconductor device
JP3265593B2 (en) Method for manufacturing semiconductor device
JPH0730108A (en) MIS type semiconductor device and manufacturing method thereof
JPH0758789B2 (en) Method for manufacturing semiconductor device
JP2000323476A (en) Wiring structure and method of manufacturing the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees