Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2966414B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JP2966414B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2966414B2
JP2966414B2 JP63025258A JP2525888A JP2966414B2 JP 2966414 B2 JP2966414 B2 JP 2966414B2 JP 63025258 A JP63025258 A JP 63025258A JP 2525888 A JP2525888 A JP 2525888A JP 2966414 B2 JP2966414 B2 JP 2966414B2
Authority
JP
Japan
Prior art keywords
film
contact hole
forming
semiconductor region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63025258A
Other languages
Japanese (ja)
Other versions
JPH01200653A (en
Inventor
博文 角
利幸 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63025258A priority Critical patent/JP2966414B2/en
Publication of JPH01200653A publication Critical patent/JPH01200653A/en
Application granted granted Critical
Publication of JP2966414B2 publication Critical patent/JP2966414B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.

A.産業上の利用分野 B.発明の概要 C.従来技術[第2図] D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例[第1図] H.発明の効果 (A.産業上の利用分野) 本発明は半導体装置の製造方法、特に微小なコンタク
トホールを通じての半導体領域と配線膜との接続を大き
な抵抗を介在させることなく為すことのできる半導体装
置の製造方法に関する。
A. Industrial application fields B. Summary of the invention C. Prior art [Fig. 2] D. Problems to be solved by the invention E. Means to solve the problems F. Function G. Example [No. FIG. 1] H. Effects of the Invention (A. Industrial Application Field) The present invention provides a method of manufacturing a semiconductor device, particularly, a connection between a semiconductor region and a wiring film through a minute contact hole without interposing a large resistance. And a method of manufacturing a semiconductor device.

(B.発明の概要) 本発明は、半導体装置の製造方法において、 半導体領域と配線膜との間を接続する微小なコンタク
トホール内部の抵抗を小さくするため、 コンタクトホール形成前に半導体基板の該コンタクト
ホールを形成すべき部分の表面に例えばチタン等の高融
点金属膜を形成し、更にその表面を窒化してバリアメタ
ルを形成し、該コンタクトホール形成後、該コンタクト
ホールを多結晶シリコンで埋め、次に、例えばチタン等
の高融点金属膜を形成しそして上記コンタクトホール内
の多結晶シリコンを上記高融点金属膜のシリサイド膜と
し、その後該シリサイド膜の表面部を窒化してバリアメ
タルとし、しかる後配線膜を形成するものである。
(B. Summary of the Invention) The present invention relates to a method of manufacturing a semiconductor device, comprising the steps of: forming a semiconductor substrate before forming a contact hole in order to reduce the resistance inside a minute contact hole connecting the semiconductor region and the wiring film; A refractory metal film such as titanium is formed on the surface of the portion where the contact hole is to be formed, and the surface is nitrided to form a barrier metal. After the contact hole is formed, the contact hole is filled with polycrystalline silicon. Next, a high melting point metal film such as titanium is formed, and the polycrystalline silicon in the contact hole is used as a silicide film of the high melting point metal film, and then a surface portion of the silicide film is nitrided to form a barrier metal. Thereafter, a wiring film is formed.

(C.従来技術)[第2図] 従来において、半導体基板の表面部に形成された半導
体領域と、半導体基板上の絶縁膜の上に形成されたアル
ミニウム配線膜との接続は、配線膜形成のためのアルミ
ニウムの蒸着あるいはスパッタリングによって絶縁膜の
コンタクトホールに充填されるアルミニウム膜を介して
行われていた。
(C. Prior Art) [FIG. 2] Conventionally, a connection between a semiconductor region formed on a surface portion of a semiconductor substrate and an aluminum wiring film formed on an insulating film on the semiconductor substrate is made by forming a wiring film. Through an aluminum film that fills a contact hole of an insulating film by vapor deposition or sputtering of aluminum.

ところで、半導体集積回路においては高集積化の要請
が強く要求され、半導体素子の微細化が進む一方であ
る。そして、半導体素子の微細化ち伴ってコンタクトホ
ールも微小化し、直径が0.5μmあるいはそれよりも小
さいことが要求されるに至っている。ところで、コンタ
クトホールの直径が0.5μm以下になるとスパッタリン
グによりアルミニウム配線膜を形成しコンタクトホール
内をアルミニウム配線膜で埋めるという従来一般の技術
では良好なコンタクトをとることが不可能である。とい
うのは、アルミニウムのスパッタリングによれば、直径
0.5μm以下のコンタクトホール内にはアルミニウムが
全く進入せず、アルミニウム配線膜に段切れが生じるか
らである。
By the way, in a semiconductor integrated circuit, a demand for high integration is strongly demanded, and the miniaturization of a semiconductor element is progressing. Then, as the semiconductor element becomes finer, the contact hole becomes finer, and it is required that the diameter is 0.5 μm or smaller. By the way, when the diameter of the contact hole becomes 0.5 μm or less, it is impossible to make a good contact with the conventional general technique of forming an aluminum wiring film by sputtering and filling the contact hole with the aluminum wiring film. Because, according to the sputtering of aluminum, the diameter
This is because aluminum does not enter the contact hole of 0.5 μm or less at all, and the aluminum wiring film is disconnected.

このようなことは、特公昭58−46052号公報に記載さ
れた技術のようにチタンTiをアルミニウム配線膜と半導
体領域との反応を防止するバリアメタルとするためにコ
ンタクトホール内に蒸着あるいはスパッタリングにより
形成するような場合においても生じる。また、特開昭62
−98642号公報に記載された技術のようにコンタクトホ
ール内にチタン(Ti)膜を形成し、その後シリコン(S
i)膜を形成してチタンシリサイド(TiSi2)膜がコンタ
クトホール内にバリアメタルとして存在するようにする
場合においても同様である。また、特開昭51−9574号公
報や特開昭61−78163号公報にも白金、モリブデン等の
高融点金属をコンタクトホール内に形成する技術が紹介
されているが、コンタクトホールの直径が1μm以下に
なると段切れが生じ易くなり、特に0.5μm以下では接
続が不可能である。
This is because, as in the technique described in JP-B-58-46052, titanium or titanium is deposited or sputtered in a contact hole in order to prevent titanium from reacting with an aluminum wiring film and a semiconductor region. It also occurs in the case of forming. In addition, JP
A titanium (Ti) film is formed in a contact hole as in the technique described in
i) The same applies to the case where a titanium silicide (TiSi 2 ) film is formed as a barrier metal in a contact hole by forming a film. Japanese Patent Application Laid-Open Nos. 51-9957 and 61-78163 also disclose a technique for forming a high melting point metal such as platinum or molybdenum in a contact hole. If it is less than 0.5, disconnection tends to occur.

そこで、コンタクトホール内をシリコンで埋めること
が考えられる。というのは、多結晶シリコンをCVDによ
り形成するとステップカバレージが良いので直径0.5μ
mあるいはそれ以下の微小のコンタクトホール内にもシ
リコンSiを存在させることができ、そのシリコンSiによ
ってアルミニウム配線膜と半導体領域との間を接続する
ことができるからである。
Therefore, it is conceivable to fill the contact hole with silicon. That is, if polycrystalline silicon is formed by CVD, the step coverage is good, so the diameter is 0.5 μm.
This is because silicon Si can also be present in a small contact hole of m or less, and the silicon Si can connect between the aluminum wiring film and the semiconductor region.

第2図(A)、(B)はそのような製造方法(従来
例)を工程順に示す断面図である。
2A and 2B are cross-sectional views showing such a manufacturing method (conventional example) in the order of steps.

(A)半導体基板aの表面部に半導体領域bを形成した
後、層間絶縁膜(PSG)cを形成し、該絶縁膜cにコン
タクトホールdを形成し、その後、多結晶シリコン膜e
をCVDにより形成し、しかる後、該絶縁膜cをエッチバ
ックしてコンタクトホールd内のみに多結晶シリコン膜
eが残存するようにする。第2図(A)はそのエッチバ
ック後の状態を示す。尚、fはチャンネルストッパ、g
は選択酸化によって形成されたフィールド絶縁膜であ
る。
(A) After forming a semiconductor region b on the surface of a semiconductor substrate a, an interlayer insulating film (PSG) c is formed, a contact hole d is formed in the insulating film c, and then a polycrystalline silicon film e is formed.
Is formed by CVD, and thereafter, the insulating film c is etched back so that the polycrystalline silicon film e remains only in the contact hole d. FIG. 2A shows the state after the etch back. Note that f is a channel stopper, g
Is a field insulating film formed by selective oxidation.

(B)その後、同図(B)に示すようにアルミニウム配
線膜hを形成する。このようなコンタクトホールd内を
シリコンeで埋めてそのシリコンeを介して半導体領域
bと配線膜hのコンタクトをとるという技術は特開昭61
−77364号公報でも紹介されている。
(B) Thereafter, an aluminum wiring film h is formed as shown in FIG. A technique of filling the contact hole d with silicon e and making contact between the semiconductor region b and the wiring film h through the silicon e is disclosed in
It is also introduced in -77364.

(D.発明が解決しようとする問題点) しかしながら、シリコンSiはアルミニウム等の配線材
料と比較して非常に比抵抗が大きい(多結晶シリコンの
場合、約800μΩcm)ので、シリコンを半導体領域と配
線膜の間に介在させるという配線抵抗が大きくなるとい
う問題があった。
(D. Problems to be Solved by the Invention) However, since silicon Si has a very high specific resistance (about 800 μΩcm in the case of polycrystalline silicon) as compared with a wiring material such as aluminum, silicon is connected to a semiconductor region. There is a problem that the wiring resistance, which is provided between the films, increases.

本発明はこのような問題点を解決すべく為されたもの
であり、コンタクトホールが微細であっても段切れを生
じさせずコンタクト抵抗を徒らに大きくすることなく半
導体領域と配線膜との間を確実にコンタクトできるよう
にすることを目的とする。
The present invention has been made in order to solve such a problem, and even if the contact hole is fine, the step between the semiconductor region and the wiring film is not generated without increasing the contact resistance without increasing the step resistance. The purpose is to make sure that contact can be made.

(E.問題点を解決するための手段) 本発明半導体装置の製造方法は、上記問題点を解決す
るため、表面部に半導体領域を有し該半導体領域が露出
するように選択的に形成された第1の絶縁膜で覆われた
シリコン半導体基板上に、該第1の絶縁膜上も含め第1
の高融点金属膜を全面的に形成する工程と、アニールに
より上記第1の高融点金属膜の上記半導体領域と接触す
る部分を自己整合的にシリサイド化する工程と、上記第
1の高融点金属膜の上記シリサイド化された部分とシリ
サイド化されない部分とのエッチングレートの違いを利
用して該シリサイド化されない部分をエッチングにより
自己整合的に除去する工程と、窒素雰囲気中でのアニー
ルにより上記シリサイド化された上記第1の高融点金属
膜表面を窒化する工程と、上記シリコン半導体基板表面
上に全面的に第2の絶縁膜を形成し、更に該第2と絶縁
膜を選択的にエッチングすることによりコンタクトホー
ルを形成する工程と、上記コンタクトホール内に多結晶
シリコンを埋める工程と、上記多結晶シリコンが埋まっ
たコンタクトホール上を含め上記第2の絶縁膜上に第2
の高融点金属膜を形成しそして不活性ガス雰囲気中での
アニールにより上記コンタクトホール内の上記多結晶シ
リコンを上記第2の高融点金属のシリサイド膜とする工
程と、上記第2の高融点金属のシリサイド膜化した部分
と、シリサイド膜化しなかった部分とのエッチングレー
トの違いを利用したエッチングにより自己整合的に上記
第2の高融点金属のシリサイド膜化しなかった部分を除
去する工程と、上記シリサイド膜の表面部に窒素雰囲気
中でのアニールにより自己整合的に融点金属の窒化膜か
らなるバリアメタルを形成する工程と、上記第2の絶縁
膜上に上記シリサイド膜を介して上記半導体領域に接続
される配線膜を形成する工程と、を少なくとも有するこ
とを特徴とする。
(E. Means for Solving the Problems) In order to solve the above problems, the method for manufacturing a semiconductor device of the present invention has a semiconductor region on a surface portion and is selectively formed so that the semiconductor region is exposed. The first insulating film, including the first insulating film, on the silicon semiconductor substrate covered with the first insulating film.
Forming a high-melting-point metal film over the entire surface, annealing the portion of the first high-melting-point metal film in contact with the semiconductor region in a self-aligned manner, Using a difference in etching rate between the silicided portion and the non-silicided portion of the film to remove the non-silicided portion in a self-aligned manner by etching, and to form the silicide by annealing in a nitrogen atmosphere. Nitriding the first refractory metal film surface, forming a second insulating film over the entire surface of the silicon semiconductor substrate, and selectively etching the second and the insulating film. Forming a contact hole by the method, filling the contact hole with polycrystalline silicon, and forming a contact hole filled with the polycrystalline silicon. The second on the second insulating film including upper
Forming a high-melting point metal film and annealing the polycrystalline silicon in the contact hole into a second high-melting-point metal silicide film by annealing in an inert gas atmosphere; Removing the unreacted silicide film portion of the second refractory metal by self-alignment by etching utilizing a difference in etching rate between the silicide film portion and the non-silicide film portion; Forming a barrier metal comprising a nitride film of a melting point metal on the surface of the silicide film by annealing in a nitrogen atmosphere in a self-aligning manner; And forming a wiring film to be connected.

(F.作用) 本発明半導体装置の製造方法によれば、絶縁膜のコン
タクトホールには多結晶シリコンを例えばCVDにより埋
めるようにするので、コンタクトホールが微細であって
もコンタクトホール内を導電性を有する物質で満たすこ
とができる。従って、断線の虞れをなくすことができ
る。
(F. Function) According to the method of manufacturing a semiconductor device of the present invention, the contact hole of the insulating film is filled with polycrystalline silicon by, for example, CVD. Can be filled. Therefore, the possibility of disconnection can be eliminated.

そして、コンタクトホール内の多結晶シリコンを高融
点金属のシリサイドにするので、そのコンタクトホール
内が著しく低抵抗化する。従って、配線抵抗がコンタク
トホール内において徒らに大きくなる虞れもなく、半導
体集積回路の半導体素子の微細化に大きく寄与すること
ができる。
Since the polycrystalline silicon in the contact hole is made of silicide of a high melting point metal, the resistance in the contact hole is significantly reduced. Therefore, there is no possibility that the wiring resistance is unnecessarily increased in the contact hole, which can greatly contribute to miniaturization of the semiconductor element of the semiconductor integrated circuit.

また、高融点金属膜の除去は、シリサイド膜と高融点
金属膜とのエッチングレートの違いを利用しての自己整
合的エッチングにより行うことにより、フォトレジスト
膜の形成、露光、現像を要する面倒なフォトエッチング
を行うことなく為し得る。従って、簡単に高融点金属膜
の除去ができる。
In addition, the removal of the refractory metal film is performed by self-aligned etching utilizing a difference in etching rate between the silicide film and the refractory metal film, so that it is troublesome to form, expose, and develop a photoresist film. This can be done without performing photoetching. Therefore, the high melting point metal film can be easily removed.

更に、シリサイド膜の表面部に窒化処理により自己整
合的に該シリサイドの窒化物からなるバリアメタルを形
成するので、徒らに工程を増すことなく配線膜材料の半
導体領域側への侵入を防止することができる。
Further, since a barrier metal made of the silicide nitride is formed in a self-aligned manner on the surface of the silicide film by a nitriding treatment, the intrusion of the wiring film material into the semiconductor region can be prevented without increasing the number of steps. be able to.

(G.実施例)[第1図] 以下、本発明半導体装置の製造方法を図示実施例に従
って詳細に説明する。
(G. Embodiment) [FIG. 1] Hereinafter, a method for manufacturing a semiconductor device of the present invention will be described in detail with reference to illustrated embodiments.

第1図(A)乃至(M)は本発明半導体装置の製造方
法の一つの実施例を工程順に示す断面図である。
1A to 1M are cross-sectional views showing one embodiment of a method for manufacturing a semiconductor device of the present invention in the order of steps.

(A)シリコン半導体基板1の表面部にチャンネルスト
ッパ2を形成した後選択酸化によりフィールド絶縁膜3
を形成し、次に半導体基板1の表面部に不純物をドープ
して半導体領域4を形成し、しかる後、半導体基板1の
表面に高融点金属であるチタン膜(厚さ800Å)5を形
成する。従って、半導体領域4の表面はチタン膜5によ
って覆われた状態になる。第1図(A)はチタン膜5形
成後の状態を示す。
(A) After a channel stopper 2 is formed on the surface of a silicon semiconductor substrate 1, a field insulating film 3 is formed by selective oxidation.
Is formed, and then a semiconductor region 4 is formed by doping impurities on the surface of the semiconductor substrate 1. Thereafter, a titanium film (thickness: 800 °) 5 which is a refractory metal is formed on the surface of the semiconductor substrate 1. . Therefore, the surface of the semiconductor region 4 is covered with the titanium film 5. FIG. 1A shows a state after the titanium film 5 is formed.

(B)次に、アルゴンAr雰囲気中で600℃の温度で30秒
間IRアニールする。すると、チタン膜5の半導体領域4
上に位置する部分が該半導体領域4内のシリコンと反応
してチタンシリサイド(TiSi)膜6となる。第1図
(B)はアニール終了後の状態を示す。
(B) Next, IR annealing is performed at a temperature of 600 ° C. for 30 seconds in an argon Ar atmosphere. Then, the semiconductor region 4 of the titanium film 5
The upper portion reacts with silicon in the semiconductor region 4 to form a titanium silicide (TiSi) film 6. FIG. 1B shows a state after the completion of annealing.

(C)次に、例えばアンモニア過水をエッチング液とし
て用いて第1図(C)に示すようにチタン膜5を除去す
る。尚、チタンシリサイド膜6は残存する。
(C) Next, as shown in FIG. 1C, the titanium film 5 is removed using, for example, ammonia peroxide as an etching solution. Note that the titanium silicide film 6 remains.

(D)次に、窒素(N)雰囲気中で800℃の温度で30秒
間IRアニールを行う。すると、チタンシリサイド(TiS
i)膜6はTiSi2からなるチタンシリサイド膜7に変質す
ると共に、その表面部にはチタンナイトライド(TiN)
膜8が形成される。第1図(D)はこのアリール処理後
の状態を示す。
(D) Next, IR annealing is performed at a temperature of 800 ° C. for 30 seconds in a nitrogen (N) atmosphere. Then, titanium silicide (TiS
i) The film 6 is transformed into a titanium silicide film 7 made of TiSi 2 , and the surface of the film 6 is made of titanium nitride (TiN).
A film 8 is formed. FIG. 1 (D) shows the state after the aryl treatment.

上記チタンシリサイド膜7は半導体領域4とのコンタ
クトを良好にして接触抵抗をより小さくする役割を果
し、チタンナイトライド膜8は配線膜を構成する金属が
半導体領域4内に侵入するのを防止するバリアメタルと
しての役割を果す。
The titanium silicide film 7 serves to improve the contact with the semiconductor region 4 and reduce the contact resistance, and the titanium nitride film 8 prevents the metal constituting the wiring film from entering the semiconductor region 4. It acts as a barrier metal.

(E)次に、第1図(E)に示すように、PSGからなる
層間絶縁膜9を形成する。
(E) Next, as shown in FIG. 1E, an interlayer insulating film 9 made of PSG is formed.

(F)次に、同図(F)に示すように、絶縁膜9に半導
体領域4の電極取り出しをするためのコンタクトホール
10をRIEにより形成する。このコンタクトホール10は直
径が例えば0.5μmと非常に微小である。
(F) Next, as shown in FIG. 2F, a contact hole for taking out an electrode of the semiconductor region 4 in the insulating film 9.
10 is formed by RIE. This contact hole 10 has a very small diameter of, for example, 0.5 μm.

(G)次に、同図(G)に示すように、半導体基板上に
全面的に多結晶シリコン膜(厚さ4000Å)11をCVDによ
り形成する。CVDにより多結晶シリコンを成長させる
と、ステップカバレージ性が良好なので微小なコンタク
トホール10内にも多結晶シリコンが侵入し、コンタクト
ホール10に多結晶シリコンを確実に充填することができ
る。また、堆積速度が早く、生産性の面でも好ましい。
(G) Next, as shown in FIG. 3G, a polycrystalline silicon film (thickness: 4000 Å) 11 is formed on the entire surface of the semiconductor substrate by CVD. When polycrystalline silicon is grown by CVD, the step coverage is good, so that the polycrystalline silicon also penetrates into the minute contact holes 10 and the contact holes 10 can be reliably filled with polycrystalline silicon. Further, the deposition rate is high, which is preferable in terms of productivity.

(H)次に多結晶シリコン膜11をエッチバックして第1
図(H)に示すようにコンタクトホール10内のみに多結
晶シリコン膜11が残存するようにする。
(H) Next, the polycrystalline silicon film 11 is etched back to
As shown in FIG. 1H, the polycrystalline silicon film 11 is left only in the contact hole 10.

(I)次に、同図(I)に示すように半導体基板1表面
にチタン膜(2000Å)12を形成する。このチタン膜12は
コンタクトホール10内の多結晶シリコン膜11を後でチタ
ンシリサイド膜にするために形成される。
(I) Next, as shown in FIG. 1I, a titanium film (2000 °) 12 is formed on the surface of the semiconductor substrate 1. This titanium film 12 is formed to turn the polycrystalline silicon film 11 in the contact hole 10 into a titanium silicide film later.

(J)次に、アルゴン(Ar)雰囲気中で600℃の温度で3
0秒間IRアニールする。すると、コンタクトホール10内
の多結晶シリコン膜11はチタン膜12と反応して第1図
(J)に示すようにチタンシリサイド膜13となる。従っ
て、コンタクトホール10内部の抵抗は非常に小さくな
る。というのは、多結晶シリコンの比抵抗は上述したよ
うに800μΩcmであるのに対してチタンシリサイド(TiS
i)の比抵抗は10μΩcmと非常に小さい(1%強)から
である。これによって配線抵抗の減少を図ることができ
る。
(J) Next, at a temperature of 600 ° C. in an argon (Ar) atmosphere,
Perform IR annealing for 0 seconds. Then, the polycrystalline silicon film 11 in the contact hole 10 reacts with the titanium film 12 to become a titanium silicide film 13 as shown in FIG. 1 (J). Therefore, the resistance inside the contact hole 10 becomes very small. This is because the specific resistance of polycrystalline silicon is 800 μΩcm as described above, while titanium silicide (TiS
This is because the specific resistance of i) is as very small as 10 μΩcm (more than 1%). As a result, the wiring resistance can be reduced.

(K)次に、第1図(K)に示すように、チタン膜12の
多結晶シリコン膜11と反応しなかった部分をアンモニア
過水をエッチング液として用いたエッチングにより除去
する。
(K) Next, as shown in FIG. 1 (K), a portion of the titanium film 12 which has not reacted with the polycrystalline silicon film 11 is removed by etching using ammonia peroxide as an etching solution.

(L)次に、窒素(N)雰囲気中で800℃の温度で30秒
間IRアニールすることによりチタンシリサイド(TiSi)
膜13をTiSi2膜14にすると共に、これの表面にチタンナ
イトライド(TiN)膜15を自己整合的に形成する。チタ
ンナイトライド膜15は後で形成する配線膜のアルミニウ
ムが半導体領域側へ侵入するのを防止するバリアメタル
としての役割を果す。第1図(L)はこのアニールの終
了後の状態を示す。
(L) Next, by performing IR annealing at a temperature of 800 ° C. for 30 seconds in a nitrogen (N) atmosphere, titanium silicide (TiSi)
The film 13 is formed into a TiSi 2 film 14 and a titanium nitride (TiN) film 15 is formed on the surface thereof in a self-aligned manner. The titanium nitride film 15 functions as a barrier metal for preventing aluminum of a wiring film to be formed later from entering the semiconductor region. FIG. 1 (L) shows a state after the completion of the annealing.

(M)その後、同図(M)に示すようにアルミニウム配
線膜16を形成する。この配線膜16はコンタクトホール10
内のチタンナイトライド膜15、チタンシリサイド膜14及
び半導体領域4表面のチタンナイトライド膜8、チタン
シリサイド膜7を介して半導体領域4に接続されること
になる。
(M) Thereafter, an aluminum wiring film 16 is formed as shown in FIG. This wiring film 16 is in contact hole 10
It is connected to the semiconductor region 4 via the titanium nitride film 15 and the titanium silicide film 14 therein and the titanium nitride film 8 and the titanium silicide film 7 on the surface of the semiconductor region 4.

このような半導体装置の製造方法によれば、CVDによ
り多結晶シリコンを成長させることによりコンタクトホ
ール10内を多結晶シリコンで埋めるようにするので、コ
ンタクトホール10が非常に微細であってもコンタクトホ
ール10内を導電性を有する材料で埋めることができる。
従って、配線膜16と半導体領域4との間で断線が生じる
虞れをなくすことができる。
According to such a method of manufacturing a semiconductor device, since the inside of the contact hole 10 is filled with polycrystalline silicon by growing polycrystalline silicon by CVD, even if the contact hole 10 is very fine, 10 can be filled with a conductive material.
Therefore, the possibility of disconnection between the wiring film 16 and the semiconductor region 4 can be eliminated.

そして、コンタクトホール10内を埋めた多結晶シリコ
ン11自身は比抵抗が小さいとはいえず、そのままでは配
線抵抗を増大させる要因となるが、コンタクトホール10
内の多結晶シリコン膜11はチタンシリサイド(TiSi2
膜13に変化せしめられ、チタンシリサイド(TiSi2)は
非常に比抵抗が小さいので配線抵抗をほとんど増大させ
ない。
The polycrystalline silicon 11 itself filling the inside of the contact hole 10 cannot be said to have a low specific resistance.
The polycrystalline silicon film 11 inside is titanium silicide (TiSi 2 )
The film is changed to a film 13, and since titanium silicide (TiSi 2 ) has a very small specific resistance, the wiring resistance hardly increases.

従って、配線抵抗の増加を伴うことなく微小なコンタ
クトホール10を通じての配線膜16と半導体領域4との接
続を確実に行うことができる。
Therefore, the connection between the wiring film 16 and the semiconductor region 4 through the minute contact hole 10 can be reliably performed without increasing the wiring resistance.

そして、チタンナイトライド膜15及び8が配線膜16を
構成するアルミニウムの半導領域4への侵入を阻むの
で、半導体領域4へのアルミニウムの侵入により半導体
素子の特性劣化を有効に防止することができる。
Since the titanium nitride films 15 and 8 prevent the aluminum constituting the wiring film 16 from entering the semiconductor region 4, it is possible to effectively prevent the deterioration of the characteristics of the semiconductor element due to the entry of aluminum into the semiconductor region 4. it can.

(H.発明の効果) 以上に述べたように、本発明半導体装置の製造方法
は、表面部に半導体領域を有し該半導体領域が露出する
ように選択的に形成された第1の絶縁膜で覆われたシリ
コン半導体基板上に、該第1の絶縁膜上も含め第1の高
融点金属膜を全面的に形成する工程と、アニールにより
上記第1の高融点金属膜の上記半導体領域と接触する部
分を自己整合的にシリサイド化する工程と、上記第1の
高融点金属膜の上記シリサイド化された部分とシリサイ
ド化されない部分とのエッチングレートの違いを利用し
て該シリサイド化されない部分をエッチングにより自己
整合的に除去する工程と、窒素雰囲気中でのアニールに
より上記シリサイド化された上記第1の高融点金属膜表
面を窒化する工程と、上記シリコン半導体基板表面上に
全面的に第2の絶縁膜を形成し、更に該第2の絶縁膜を
選択的にエッチングすることによりコンタクトホールを
形成する工程と、上記コンタクトホール内に多結晶シリ
コンを埋める工程と、上記多結晶シリコンが埋まったコ
ンタクトホール上を含め上記第2の絶縁膜上に第2の高
融点金属膜を形成しそして不活性ガス雰囲気中でのアニ
ールにより上記コンタクトホール内の上記多結晶シリコ
ンを上記第2の高融点金属のシリサイド膜とする工程
と、上記第2の高融点金属のシリサイド膜化した部分
と、シリサイド膜化しなかった部分とのエッチングレー
トの違いを利用したエッチングにより自己整合的に上記
第2の高融点金属のシリサイド膜化しなかった部分を除
去する工程と、上記シリサイド膜の表面部に窒素雰囲気
中でのアニールにより自己整合的に高融点金属の窒化膜
からなるバリアメタルを形成する工程と、上記第2の絶
縁膜上に上記シリサイド膜を介して上記半導体領域に接
続される配線膜を形成する工程と、を少なくとも有する
ことを特徴とする。
(H. Effects of the Invention) As described above, the method of manufacturing a semiconductor device according to the present invention includes the first insulating film having a semiconductor region on a surface portion and selectively formed such that the semiconductor region is exposed. Forming a first refractory metal film entirely on the silicon semiconductor substrate covered with the first insulating film, including on the first insulating film; and annealing the first refractory metal film with the semiconductor region of the first refractory metal film. A step of self-aligning silicidation of the contacting part, and a step of utilizing the difference in etching rate between the silicided part and the non-silicided part of the first refractory metal film to remove the non-silicided part. Removing by self-alignment by etching, nitriding the surface of the silicidized first refractory metal film by annealing in a nitrogen atmosphere; Forming a contact hole by selectively etching the second insulating film, burying polycrystalline silicon in the contact hole; Forming a second refractory metal film on the second insulating film, including on the contact hole in which the polycrystalline silicon in the contact hole is filled with the second insulating film, by annealing in an inert gas atmosphere; A step of forming a silicide film of a refractory metal; and etching of the second refractory metal in a self-aligned manner by utilizing an etching rate difference between a part where the silicide film is formed and a part where the silicide film is not formed. Removing the portion of the high-melting-point metal that was not turned into a silicide film, and annealing the surface of the silicide film by annealing in a nitrogen atmosphere. At least a step of forming a barrier metal made of a nitride film of a high melting point metal and a step of forming a wiring film connected to the semiconductor region via the silicide film on the second insulating film. It is characterized by having.

従って、本発明半導体装置の製造方法によれば、絶縁
膜のコンタクトホールには多結晶シリコンを例えばKCVD
により埋めるようにするので、コンタクトホールが微細
であってもコンタクトホール内を導電性を有する物質で
満たすことができる。従って、断線の虞れをなくすこと
できる。
Therefore, according to the method of manufacturing a semiconductor device of the present invention, polycrystalline silicon is formed in a contact hole of an insulating film by, for example, KCVD.
Therefore, even if the contact hole is fine, the inside of the contact hole can be filled with a conductive material. Therefore, the possibility of disconnection can be eliminated.

そして、コンタクトホール内の多結晶シリコンを高融
点金属のシリサイドにするので、そのコンタクトホール
内が著しく低抵抗化する。従って、配線抵抗がコンタク
トホール内において徒らに大きくなる虞れもなく、半導
体集積回路の半導体素子の微細化に大きく寄与すること
ができる。
Since the polycrystalline silicon in the contact hole is made of silicide of a high melting point metal, the resistance in the contact hole is significantly reduced. Therefore, there is no possibility that the wiring resistance is unnecessarily increased in the contact hole, which can greatly contribute to miniaturization of the semiconductor element of the semiconductor integrated circuit.

また、高融点金属膜の除去は、シリサイド膜と高融点
金属膜とのエッチングレートの違いを利用しての自己整
合的エッチングにより行うことにより、フォトレジスト
膜の形成、露光、現像を要する面倒なフォトエッチング
を行うことなく為し得る。従って、簡単に高融点金属膜
の除去ができる。
In addition, the removal of the refractory metal film is performed by self-aligned etching utilizing a difference in etching rate between the silicide film and the refractory metal film, so that it is troublesome to form, expose, and develop a photoresist film. This can be done without performing photoetching. Therefore, the high melting point metal film can be easily removed.

更に、シリサイド膜の表面部に窒素処理により自己整
合的に該シリサイドの窒化物からなるバリアメタルを形
成するので、徒らに工程を増すことなく配線膜材料の半
導体領域側への侵入を防止することができる。
Furthermore, since a barrier metal composed of a nitride of the silicide is formed in a self-aligned manner on the surface of the silicide film by nitrogen treatment, it is possible to prevent the wiring film material from invading the semiconductor region side without increasing the number of steps. be able to.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)乃至(M)は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図、第2図(A)、
(B)は従来例を工程順に示す断面図である。 符号の説明 1……半導体基板、2……絶縁膜、10……コンタクトホ
ール、11……多結晶シリコン、12……高融点金属膜、16
……配線膜。
1A to 1M are cross-sectional views showing one embodiment of a method of manufacturing a semiconductor device according to the present invention in the order of steps, and FIGS.
(B) is sectional drawing which shows a prior art example in order of a process. DESCRIPTION OF SYMBOLS 1 ... semiconductor substrate, 2 ... insulating film, 10 ... contact hole, 11 ... polycrystalline silicon, 12 ... high melting point metal film, 16
... Wiring film.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−3250(JP,A) 特開 昭61−137367(JP,A) 特開 昭62−104174(JP,A) ────────────────────────────────────────────────── (5) References JP-A-58-3250 (JP, A) JP-A-61-137367 (JP, A) JP-A-62-104174 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】表面部に半導体領域を有し該半導体領域が
露出するように選択的に形成された第1の絶縁膜で覆わ
れたシリコン半導体基板上に、該第1の絶縁膜上も含め
第1の高融点金属膜を全面的に形成する工程と、 アニールにより上記第1の高融点金属膜の上記半導体領
域と接触する部分を自己整合的にシリサイド化する工程
と、 上記第1の高融点金属膜の上記シリサイド化された部分
とシリサイド化されない部分とのエッチングレートの違
いを利用して該シリサイド化されない部分をエッチング
により自己整合的に除去する工程と、 窒素雰囲気中でのアニールにより上記シリサイド化され
た上記第1の高融点金属膜表面を窒化する工程と、 上記シリコン半導体基板表面上に全面的に第2の絶縁膜
を形成し、更に該第2の絶縁膜を選択的にエッチングす
ることによりコンタクトホールを形成する工程と、 上記コンタクトホール内に多結晶シリコンを埋める工程
と、 上記多結晶シリコンが埋まったコンタクトホール上を含
め上記第2の絶縁膜上に第2の高融点金属膜を形成しそ
して不活性ガス雰囲気中でのアニールにより上記コンタ
クトホール内の上記多結晶シリコンを上記第2の高融点
金属のシリサイド膜とする工程と、 上記第2の高融点金属のシリサイド膜化した部分と、シ
リサイド膜化しなかった部分とのエッチングレートの違
いを利用したエッチングにより自己整合的に上記第2の
高融点金属のシリサイド膜化しなかった部分を除去する
工程と、 上記シリサイド膜の表面部に窒素雰囲気中でのアニール
により自己整合的に高融点金属の窒化膜からなるバリア
メタルを形成する工程と、 上記第2の絶縁膜上に上記シリサイド膜を介して上記半
導体領域に接続される配線膜を形成する工程と、 を少なくとも有することを特徴とする半導体装置の製造
方法
1. A method according to claim 1, wherein the first insulating film is formed on a silicon semiconductor substrate having a semiconductor region on a surface portion and covered with a first insulating film selectively formed such that the semiconductor region is exposed. Forming a first refractory metal film entirely, including: a step of self-aligning silicidation of a portion of the first refractory metal film that contacts the semiconductor region by annealing; Using a difference in etching rate between the silicided portion and the non-silicided portion of the refractory metal film to remove the non-silicided portion in a self-aligned manner by etching, and annealing in a nitrogen atmosphere. Nitriding the surface of the silicidized first refractory metal film, forming a second insulating film over the entire surface of the silicon semiconductor substrate, and selectively forming the second insulating film. Forming a contact hole by etching the contact hole; filling the contact hole with polycrystalline silicon; and forming a second high film on the second insulating film including on the contact hole filled with the polycrystalline silicon. Forming a melting-point metal film and turning the polycrystalline silicon in the contact hole into a second refractory-metal silicide film by annealing in an inert gas atmosphere; Removing the unreacted silicide portion of the second refractory metal by self-alignment by etching utilizing the difference in etching rate between the filmed portion and the non-silicide film portion; A barrier metal consisting of a refractory metal nitride film is formed in a self-aligned manner by annealing in a nitrogen atmosphere. Forming a wiring film connected to the semiconductor region via the silicide film on the second insulating film. A method for manufacturing a semiconductor device, comprising:
JP63025258A 1988-02-05 1988-02-05 Method for manufacturing semiconductor device Expired - Lifetime JP2966414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63025258A JP2966414B2 (en) 1988-02-05 1988-02-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63025258A JP2966414B2 (en) 1988-02-05 1988-02-05 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH01200653A JPH01200653A (en) 1989-08-11
JP2966414B2 true JP2966414B2 (en) 1999-10-25

Family

ID=12160995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63025258A Expired - Lifetime JP2966414B2 (en) 1988-02-05 1988-02-05 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2966414B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583250A (en) * 1981-06-30 1983-01-10 Toshiba Corp Manufacture of semiconductor device
JPS61137367A (en) * 1984-12-10 1986-06-25 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JPH0665213B2 (en) * 1985-10-31 1994-08-22 日本テキサス・インスツルメンツ株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH01200653A (en) 1989-08-11

Similar Documents

Publication Publication Date Title
US6057232A (en) Wiring structure for semiconductor device and fabrication method therefor
US5756394A (en) Self-aligned silicide strap connection of polysilicon layers
JP2861869B2 (en) Method for manufacturing semiconductor device
JPS58176975A (en) Method of producing integrated mos field effect transistor circuit
JPH01298765A (en) Semiconductor device and manufacture thereof
US6117761A (en) Self-aligned silicide strap connection of polysilicon layers
KR0162673B1 (en) Manufacture of conducting layer and semiconductor device
JPH09326436A (en) Wiring formation method
JPH0837164A (en) Method for manufacturing semiconductor device
JP2004000006U (en) Semiconductor device
JPH10233447A (en) Semiconductor device and manufacturing method thereof
JPH08250451A (en) Method for manufacturing semiconductor device
JP2966414B2 (en) Method for manufacturing semiconductor device
US6657301B2 (en) Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same
KR890004464B1 (en) Semiconductor device
KR100521051B1 (en) Method of forming a metal wiring in a semiconductor device
JP2747217B2 (en) Method for manufacturing semiconductor device
JP3034348B2 (en) Semiconductor device and manufacturing method
JP3019453B2 (en) Method for manufacturing semiconductor device
JP3311125B2 (en) Method for manufacturing semiconductor device
JP2966418B2 (en) Method of forming wiring contact
JP2725919B2 (en) Method for manufacturing semiconductor device
JPH06349771A (en) Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device
KR100342826B1 (en) Barrier metal layer formation method of semiconductor device
JPH0758789B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9