Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0666352B2 - 高周波半導体装置 - Google Patents
[go: Go Back, main page]

JPH0666352B2 - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JPH0666352B2
JPH0666352B2 JP1036557A JP3655789A JPH0666352B2 JP H0666352 B2 JPH0666352 B2 JP H0666352B2 JP 1036557 A JP1036557 A JP 1036557A JP 3655789 A JP3655789 A JP 3655789A JP H0666352 B2 JPH0666352 B2 JP H0666352B2
Authority
JP
Japan
Prior art keywords
wires
wire
electrode
external connection
wire loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1036557A
Other languages
English (en)
Other versions
JPH02215137A (ja
Inventor
守 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1036557A priority Critical patent/JPH0666352B2/ja
Publication of JPH02215137A publication Critical patent/JPH02215137A/ja
Publication of JPH0666352B2 publication Critical patent/JPH0666352B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections
    • H10W44/206—Wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01551—Changing the shapes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5366—Shapes of wire connectors the bond wires having kinks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/537—Multiple bond wires having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、GaAsＦＥＴ等の高周波型の半導体装置に関す
るもので、特に接続ワイヤのインダクタンスを低減した
半導体装置に関する。
(ロ)従来の技術 一般にトランジスタの電極引き出し線（前記金属細線と
リードとを含む）は、微弱ではあるがそれ自体インダク
タンスを有し、又引き出し線相互の間には寄生容量があ
る。周波数の増加につれてこれらのリアクタンスを無視
することができなくなる。従って衛星放送やＣＡＴＶ受
像機のチューナ回路等の様に高周波（例えば１GHz以
上）で使用するトランジスタでは、引き出し線の直列イ
ンダクタンスが小さく、且つ線相互の間に容量が小さい
ことが要求される。このため前記高周波トランジスタに
おいては、モールド型、セラミック型共に素子の大きさ
を小さくして、内部の結線による直列インダクタンスを
減少させている（特開昭６２−２８１４５８）。
また、接続ワイヤのインダクタンスを低減する手法とし
て第７図に示す如く、チップ(1)上の電極パッド(2)と外
部接続電極(3)との間を、複数のリードワイヤ(4)で並列
にボンディングを行うことにより、ワイヤ(4)１本当り
の電流値を減らして表皮効果を緩和させ、等価インダク
タンス及び等価インピーダンスを低下することが本願発
明者により提案された。
(ハ)発明が解決しようとする課題 しかしながら、チップ(1)上の電極パッド(2)にワイヤ
(4)２本分のボンディングエリアを確保することは、電
極パッド(2)の面積を縮小できないので電極パッド(2)の
持つ寄生容量を低減できないという欠点があった。
また、２本のワイヤ(4)を平行にボンディングすると相
互インダクタンスを持つので夫々は互いにある程度の距
離を保つ必要があり、すると外部接続用電極(3)の面積
も必然的に大きくなる欠点があった。
(ニ)課題を解決するための手段 本発明は上記従来の課題に鑑み成されたもので、ワイヤ
(15)をステッチボンドすることにより折り返しボンディ
ングとし、且つ２本のワイヤ(15)が高さ方向でクロスす
るように離間させることにより、寄生容量、寄生インダ
クタンスの減少と装置の小形化を両立させた高周波型半
導体装置を提供するものである。
(ホ)作用 本発明によれば、ステッチボンドにより２本のループ(1
6)(19)を並列にホンディングするので、ワイヤ(15)１本
当りの電流値を減らして表皮効果を緩和させ、ワイヤ(1
5)相互の寄生容量と寄生インダクタンスを低下できる。
また、２本のワイヤ(15)が高さ方向で互いに離間するよ
うに第１と第２のループ(16)(19)を作るので、実質的に
ワイヤ(15)相互間のインダクタンスの増大を防げる。さ
らに、ステッチボンドにより電極パッド(14)面積の縮小
による寄生容量の低減が可能になる他、２本のワイヤ(1
5)が高さ方向で離間するような形状とすることにより、
外部接続電極(12)の面積増大をも防ぐことができる。
(ヘ)実施例 以下に本発明の一実施例を図面を参照しながら詳細に説
明する。第１図は本発明のワイヤホンドを処して半導体
装置の側面を示す。同図において、(11)はセラミック基
体、(12)は基体(11)表面にマイクロストリップラインを
構成する外部接続用の電極、(13)は表面にＭＥＳ−ＦＥ
Ｔ、ショットキーダイオード等のマイクロ波用素子が形
成されたGaAsチップ、(14)はチップ(13)表面に形成され
たアルミニウム材料から成る電極パッド、(15)は直径２
５μ程の金ワイヤである。
ワイヤ(15)は先ず基体(11)側の外部接続用の電極(12)に
ボールボンドされ、続いてチップ(13)表面より高い位置
まで垂直に、又はチップ(13)から遠ざかるようにシフト
して上昇し、前記高い位置から弧を描いて斜めに下降し
始める。下降し始めたワイヤ(15)は、チップ(13)上の対
応する電極パッド(14)に向って略直線状に下降し、電極
パッド(14)上でセカンドボンドされる。ここまでのルー
プが第１のワイヤループ(16)を描く。
電極パッド(14)に接続されたワイヤ(15)は、そのまま連
続して折り返し、且つ電極パッド(14)上に弧を描く様に
上昇する。従って、折り返したワイヤ(15)は電極パッド
(14)上近傍において第１のワイヤループ(16)より高い位
置を通過する。上昇してある高さまで達したワイヤ(15)
は、外部接続用の電極(12)に向って略直線状に下降し始
める。下降し始めたワイヤ(15)は、第１のワイヤループ
(16)が前記高い位置から電極パッド(14)に向って直線状
に下降する部分の途中(17)で第１のワイヤループ(16)と
交差し、その先は外部接続用の電極(12)に向って直線状
に第１のワイヤループ(16)より低い位置を通過する。低
い位置を通過したワイヤ(15)は、今度は第１のワイヤル
ープ(16)が垂直に上昇する部分の途中(18)で再度交差
し、外部接続用の電極(12)に接続されて終端する。これ
が第２のワイヤループ(19)を描く。
上記第１と第２のワイヤループ(16)(19)は、上下方向
（高さ方向）で異る軌跡を描くことにより様々な形態を
とる。第２図右側の第１と第２のワイヤループ(16a)(19
a)は、第２のワイヤループ(19a)が常に第１のワイヤル
ープ(16a)より高い位置を通過する例、左側の第１と第
２のワイヤループ(16b)(19b)は第２のワイヤループ(19
b)が第１のワイヤループ(16b)と１点で交差し、外部接
続用の電極(12)への接続が第１のワイヤループ(16b)の
ものよりチップ(13)側へ近接した位置で行われた例であ
る。
第３図はショットキーダイオード素子をセラミックパッ
ケージに固着した状態を示す平面図で、(11)はセラミッ
ク基体、(20)はセラミック基体(11)から導出された外部
接続リード、(12)は基体(11)の表面に形成され外部接続
リードと電気的に導通した外部接続用の電極、(13)は表
面に素子と電極パッド(14)が形成されたチップである。
チップ(13)はアノード側外部接続用の電極(12a)パター
ン上に半田等の材料でダイボンドされ、続いて夫々対応
する電極パッド(14)と外部接続用の電極(12)とを第１図
又は第２図に示した形状にワイヤ(15)でステッチボンド
する。その後、基体(11)の上に蓋体を固着することによ
り半導体チップ(13)を封止する。
第４図はGaAs・ＭＥＳＦＥＴ素子を同じくμ−Ｘ型と称
されるセラミックパッケージに固着した状態を示す平面
図で、ソース用外部接続電極(12S)パターン上にチップ
(13)が固着され、ゲート用の電極パッド(14G)とゲート
用外部接続電極(12G)を、ドレイン用の電極パッド(14D)
とドレイン用外部接続電極(12D)を夫々ワイヤ(15)で接
続すると共に、ソース用の電極パッド(14S)とソース用
外部接続電極(12S)とを第１図又は第２図に示した形状
にワイヤ(15)でステッチボンドしている。
ステッチボンドは、先ず第５図Ａに示すように、先端に
ボール部(21)を有するワイヤ(15)が挿通され、Ｘ方向及
びＹ方向に進退自在な取付部材に取付けられたボンディ
ングツール(22)を下降してボール部(21)を外部接続電極
(12)表面に圧接し、この状態でボンディングツール(22)
に超音波振動を与えることによりワイヤ(15)のボール部
(21)を外部接続電極(12)に超音波併用熱圧着する。
次に第５図Ｂに示すように、ワイヤ(15)の固定を解除す
ると共にボンディングツール(22)を垂直方向に上昇さ
せ、チップ(13)より高いある高さまでワイヤ(15)を伸ば
す。
次に第５図Ｃに示すように、ボンディングツール(22)を
チップ(13)側に移動させ、続いて下降することによりワ
イヤ(15)を電極パッド(14)表面に超音波併用熱圧着し、
これで第１のワイヤループ(16)を完成させる。
次に第５図Ｄに示すように、ワイヤ(15)を切断せずにそ
のままボンディングツール(22)を上昇させ、 第５図Ｅに示すように、電極パッド(14)上の折り返し点
からワイヤ(15)が弧を描くようにボンディングツール(2
2)を移動させ、 第５図Ｆに示すように、外部接続電極(12)上でボンディ
ングツール(22)を下降させることにより、ワイヤ(15)を
外部接続電極(12)表面に超音波併用熱圧着し、ボンディ
ングツール(22)を圧接させた状態でワイヤ(15)を図示せ
ぬクランパで固定し、引張ることによりワイヤ(15)を切
断する。これで第２のワイヤループ(19)が完成する。次
いでワイヤ(15)を固定したままボンディングツール(22)
を垂直に上昇させることにより、ボンディングツール(2
2)の先端にある程度の長さでワイヤ(15)を突出させる。
そして第５図Ｇに示すように、放電電極(23)とワイヤ(1
5)間の放電又はトーチ炎によるワイヤ(15)先端部への瞬
間的な熱処理により、ワイヤ(15)先端にボンディングツ
ール(22)のワイヤ(15)挿通孔の直径より大きいボール部
(21)を形成する。この時の瞬間的な熱処理により、ボン
ディングツール(22)から突出したワイヤ(15)の、特に放
電電極(23)に近接しチップ(13)とは反対側の表面が熱的
影響を受けて若干の焼入れ処理が不可避的に行われる。
焼入れが成されたワイヤ(15)は硬度が増して曲がりにく
くなるので、この部分が外部接続電極(12)上で第１のワ
イヤループ(16)が垂直に上昇する部分を形成し、第１の
ワイヤループ(16)の円弧を大きくできる要因となる。第
２のワイヤループ(19)は、前述した様な熱処理が無いの
で第１のワイヤループ(16)より小さな円弧を描き易い。
ところで、２本のワイヤ(15)を近接させたことによる相
互インダクタンスの増加は両者間の距離と密接な関係が
ある。第６図はこの様な関係を示す特性図で、周波数ｆ
＝１２GHzの例を示す。同図から明らかな通り、相互イ
ンダクタンスはワイヤ(15)間の距離が０〜０．１mmの範
囲内で急速に減少し、それ以降はほぼ飽和状態となる。
従って、本願のワイヤ(15)構造は、電極パッド(14)上の
折り返し点を除いて、１点又は２点の交差する部分(17)
(18)を含み左右、上下及び斜め方向に少なくとも５０μ
ｍ以上の間隔をもって第１と第２のワイヤループ(16)(1
9)を形成すれば良いことが明らかである。
上記本願発明によれば、折り返しステッチボンディング
により複数本のワイヤループを形成するので、ワイヤ(1
5)１本当りの電流値を減らして表皮効果を緩和させ、半
導体装置が持つ等価インダクタンス及び等価インピーダ
ンスを低下させることができる。また、第１と第２のワ
イヤループ(16)(19)を第１図又は第２図に示す形状とす
ることにより、第１と第２のワイヤループ(16)(19)を上
下又は斜め方向に離間することができ、従って実質的に
２本のワイヤ(15)を離すことによりワイヤ(15)相互のイ
ンダクタンスをも低下させることができる。しかも、２
本のワイヤ(15)は立体的に離間しているので、電極パッ
ド(14)や外部接続電極(12)のパターンサイズを減少して
装置の小形化と等価インダクタンス及び寄生容量の更な
る低下をも可能にできる。
尚、本実施例はセラミックタイプのパッケージについて
詳述したが、エポキシ樹脂等によるモールドタイプのパ
ッケージについても同様である。また、２回，３回と折
り返して３本，４本のループを形成する際も同様であ
る。
(ト)発明の効果 以上に説明した通り、本発明はワイヤ(15)を複数本化し
たので、ワイヤ(15)の持つインダクタンスを低減できる
利点を有する。また、第１と第２のワイヤループ(16)(1
9)が高さ方向で立体的に離間する形状としたので、ワイ
ヤ(15)相互のインダクタンスをも低減できる利点を有す
る。しかも、折り返しステッチボンドなので、電極パッ
ド(14)のパターンサイズを縮小することにより寄生容量
を低減できる可能性がある利点を有する他、前記立体的
に距離を保つので、外部接続電極(12)のパターンサイズ
をも縮小できる利点を有する。
従って、従来よりもワイヤ(15)の低インダクタンス化を
実現し、高利得で安定した高周波半導体装置を提供でき
る。
【図面の簡単な説明】
第１図と第２図は本発明を説明する為の側面図、第３図
と第４図は本発明を説明する為の平面図、第５図Ａ乃至
第５図Ｇは本発明を説明する為の側面図、第６図は本発
明を説明する為の特性図、第７図は従来例を説明する為
の斜視図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】ＧａＡｓ半導体チップ上の電極と外部接続
    用の電極との間を、前記外部接続用の電極から前記チッ
    プ上の電極へと向かう第１のワイヤループと、該第１の
    ワイヤループから連続し前記チップ上の電極で折り返し
    て前記外部接続用の電極へと向かう第２のワイヤループ
    とで接続した高周波半導体装置であって、 前記第１又は第２のワイヤループの一方は他方のワイヤ
    ループの脇を高さ方向に１点又は２点でクロスした軌跡
    を描き、 前記第１と第２のワイヤループは前記折り返した部分を
    除き少なくとも５０μ以上の間隔を有することを特徴と
    する高周波半導体装置。
  2. 【請求項２】ＧａＡｓ半導体チップ上の電極と外部接続
    用の電極との間を、前記外部接続用の電極から前記チッ
    プ上の電極へと向かう第１のワイヤループと、該第１の
    ワイヤループから連続し前記チップ上の電極で折り返し
    て前記外部接続用の電極へと向かう第２のワイヤループ
    とで接続した高周波半導体装置であって、 前記第１又は第２のワイヤループの一方は他方のワイヤ
    ループより常に高い位置を通る軌跡を描くことを特徴と
    する高周波半導体装置。
JP1036557A 1989-02-16 1989-02-16 高周波半導体装置 Expired - Lifetime JPH0666352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1036557A JPH0666352B2 (ja) 1989-02-16 1989-02-16 高周波半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1036557A JPH0666352B2 (ja) 1989-02-16 1989-02-16 高周波半導体装置

Publications (2)

Publication Number Publication Date
JPH02215137A JPH02215137A (ja) 1990-08-28
JPH0666352B2 true JPH0666352B2 (ja) 1994-08-24

Family

ID=12473059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1036557A Expired - Lifetime JPH0666352B2 (ja) 1989-02-16 1989-02-16 高周波半導体装置

Country Status (1)

Country Link
JP (1) JPH0666352B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812423B2 (en) * 2013-11-29 2017-11-07 Aoi Electronics Co., Ltd. Semiconductor device having wire formed with loop portion and method for producing the semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567976B2 (ja) * 1990-08-29 1996-12-25 シャープ株式会社 高周波低雑音半導体装置
JP2525558Y2 (ja) * 1991-01-11 1997-02-12 サンケン電気株式会社 半導体装置
JP2532304B2 (ja) * 1991-01-14 1996-09-11 ローム株式会社 半導体チップと、これが搭載される基板との間のワイヤボンディング構造
JP2728052B2 (ja) * 1995-10-18 1998-03-18 日本電気株式会社 半導体装置
JP4629284B2 (ja) * 2001-09-10 2011-02-09 ローム株式会社 半導体装置およびその製造方法
US8016182B2 (en) 2005-05-10 2011-09-13 Kaijo Corporation Wire loop, semiconductor device having same and wire bonding method
US8008785B2 (en) * 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
EP2688101A1 (en) * 2012-07-20 2014-01-22 ABB Technology AG Method for electrically connecting vertically positioned substrates
WO2015024597A1 (en) * 2013-08-21 2015-02-26 Osram Opto Semiconductors Gmbh Method for wire bonding and device produced thereby
DE102024117141A1 (de) * 2024-06-18 2025-12-18 Infineon Technologies Ag Verfahren zum bilden einer elektrischen verbindung und elektrische verbindung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0625958Y2 (ja) * 1987-06-16 1994-07-06 日本電気株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812423B2 (en) * 2013-11-29 2017-11-07 Aoi Electronics Co., Ltd. Semiconductor device having wire formed with loop portion and method for producing the semiconductor device

Also Published As

Publication number Publication date
JPH02215137A (ja) 1990-08-28

Similar Documents

Publication Publication Date Title
US6946380B2 (en) Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US7208818B2 (en) Power semiconductor package
KR100227205B1 (ko) 와이어 본딩방법, 반도체장치, 와이어 본딩용 캐필러리 및 볼범프 형성방법
JP5041654B2 (ja) リボンボンディング
US7314818B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP2609382B2 (ja) 半導体装置
KR100536898B1 (ko) 반도체 소자의 와이어 본딩 방법
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JPH0666352B2 (ja) 高周波半導体装置
US7683480B2 (en) Methods and apparatus for a reduced inductance wirebond array
US5109270A (en) High frequency semiconductor device
JPH08340018A (ja) ワイヤボンディング方法及び半導体装置及びワイヤボンディング用キャピラリー及びボールバンプの形成方法
US7683484B2 (en) Bump structure, method of forming bump structure, and semiconductor apparatus using the same
JP2574510B2 (ja) 高周波半導体装置
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
WO2003061003A1 (en) Reverse wire bonding techniques
JP7577420B2 (ja) 半導体装置および半導体装置の製造方法
JP3609527B2 (ja) 電子装置
KR20000077094A (ko) 고주파 바이폴라 트랜지스터
JP2692904B2 (ja) ダイオードチップ内蔵型半導体装置とその製造方法
CN119627009A (zh) 具有中介层的半导体封装
JP3084634B2 (ja) 半導体装置のバンプ形成方法
JP2005150294A (ja) 半導体装置およびその製造方法
JPH08162598A (ja) 半導体装置
JPH0883817A (ja) 半導体集積回路およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070824

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 15