Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0667209B2 - Control device for thyristor converter - Google Patents
[go: Go Back, main page]

JPH0667209B2 - Control device for thyristor converter - Google Patents

Control device for thyristor converter

Info

Publication number
JPH0667209B2
JPH0667209B2 JP59160701A JP16070184A JPH0667209B2 JP H0667209 B2 JPH0667209 B2 JP H0667209B2 JP 59160701 A JP59160701 A JP 59160701A JP 16070184 A JP16070184 A JP 16070184A JP H0667209 B2 JPH0667209 B2 JP H0667209B2
Authority
JP
Japan
Prior art keywords
angle
commutation
thyristor
value
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59160701A
Other languages
Japanese (ja)
Other versions
JPS6142281A (en
Inventor
飛世  正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59160701A priority Critical patent/JPH0667209B2/en
Publication of JPS6142281A publication Critical patent/JPS6142281A/en
Publication of JPH0667209B2 publication Critical patent/JPH0667209B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、サイリスタ変換器の制御装置に係り、特に、
転流重なり角を実測して点弧角の許容最大値を決定し、
これを基準にサイリスタ変換器を動作させてその能力を
最大限にひき出すに好適なサイリスタ変換器の制御装置
に関するものである。
Description: TECHNICAL FIELD The present invention relates to a control device for a thyristor converter, and more particularly,
Measure the commutation overlap angle to determine the maximum allowable firing angle,
The present invention relates to a control device for a thyristor converter suitable for operating the thyristor converter based on this and maximizing its capability.

〔従来の技術〕[Conventional technology]

サイリスタ変換器の運転において転流重なり角が発生す
ることは周知のとおりである。この転流重なり角がサイ
リスタ変換器のインバータ運転時において転流失敗を発
生させる要因となっており、一般の制御装置において
は、この転流重なり角により減少する転流余裕角を確保
するため、サイリスタの点弧角を制限する制御(一般に
α(あるいはβ)リミッタ制御と呼んでいる)を行って
いる。
It is well known that commutation overlap angles occur in the operation of thyristor converters. This commutation overlap angle is a factor that causes commutation failure during inverter operation of the thyristor converter, and in a general control device, in order to secure a commutation margin angle that is reduced by this commutation overlap angle, The control for limiting the firing angle of the thyristor (generally called α (or β) limiter control) is performed.

かかるサイリスタ変換器の点弧角を制限する制御は、例
えば、特公昭58−49116「無整流子電動機の制御装置」
に開示されているように、負荷電流の大きさにより変化
する転流余裕角の大きさを必要最小限に制御するように
したものがある。
The control for limiting the firing angle of such a thyristor converter is described in, for example, Japanese Patent Publication No. Sho 58-49116 "Control device for non-commutator motor".
As disclosed in Japanese Patent Laid-Open No. 2004-242242, there is one in which the size of the commutation margin angle, which changes depending on the size of the load current, is controlled to the necessary minimum.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

しかしながら、前記制御装置による点弧角を制限する制
御は、転流余裕角そのものの制御であってサイリスタレ
オナード装置に代表される通常のインバータ運転の制御
方式と異なること、また、交流電源には主に他のサイリ
スタ変換器による波形歪が存在することなどの問題点が
あり、これらを満足する点弧角上限値を制限する制御装
置が要望されている。
However, the control for limiting the ignition angle by the control device is control of the commutation allowance angle itself and is different from the control method of the normal inverter operation represented by the thyristor Leonard device. However, there is a problem such as the existence of waveform distortion due to other thyristor converters, and there is a demand for a control device that limits the firing angle upper limit value that satisfies these.

ところで、サイリスタ変換器の点弧角を制限する制御に
必要な情報は、電源電圧、電源波形、インピーダンス、
回路電流等を挙げることができる。かかる制御を行う制
御装置が、上記情報のうち常時認識しているものは、一
般に、回路電流のみである。このため、他の情報は、装
置設計時の設計値に余裕(最悪値を考慮)を加えるとい
うようにせざるを得ないため、必要以上に余裕が発生
し、装置が出し得る能力を制限して使用しているのが実
情である。
By the way, the information necessary for controlling the firing angle of the thyristor converter is the power supply voltage, power supply waveform, impedance,
Circuit current etc. can be mentioned. The control device that performs such control generally always recognizes only the circuit current among the above information. For this reason, the other information has to be designed such that a margin (considering the worst value) is added to the design value at the time of device design. It is the actual situation that I am using.

本発明は上記実情に鑑みてなされたものであり、その目
的はサイリスタ変換器がもつ能力を最大に発揮できるサ
イリスタ変換器の制御装置を提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a control device for a thyristor converter that can maximize the capabilities of the thyristor converter.

〔課題を解決するための手段〕[Means for Solving the Problems]

本発明は、電流指令に基づいてサイリスタの点弧角を制
御し、負荷に供給する電力を制御するサイリスタ変換器
の制御装置において、 サイリスタ変換器の交流部電圧が設定電圧以下に低下し
たことを検出し、該低下検出信号とサイリスタのゲート
パルスとのアンド条件が成立したときを開始点として、
該低下検出信号が出力されている期間を計測して転流重
なり角を実測し、 次のゲートパルスの点弧角制御に際し、前記転流重なり
角の実測値と、電流指令に対応する回路電流と、前記転
流重なり角の実測時の点弧角と、予め設定された交流部
電圧の波形歪に係る補正係数とに基づいて、次の転流時
の転流重なり角を推定し、 該転流重なり角の推定値と必要な転流余裕角とから点弧
角の許容最大値を求め、 次の点弧制御に係る点弧角を前記許容最大値以下に制限
することを特徴とする。
The present invention controls a firing angle of a thyristor based on a current command and controls a power supplied to a load in a control device of a thyristor converter, in which the AC part voltage of the thyristor converter is lowered to a set voltage or less. As a starting point, when the AND condition of the drop detection signal and the gate pulse of the thyristor is satisfied,
The period when the drop detection signal is output is measured to measure the commutation overlap angle, and when the ignition angle of the next gate pulse is controlled, the actual value of the commutation overlap angle and the circuit current corresponding to the current command are measured. And estimating the commutation overlap angle at the next commutation based on the firing angle at the time of actual measurement of the commutation overlap angle and the preset correction coefficient related to the waveform distortion of the AC part voltage, The allowable maximum value of the ignition angle is obtained from the estimated value of the commutation overlap angle and the necessary commutation margin angle, and the ignition angle related to the next ignition control is limited to the allowable maximum value or less. .

ここで、前記転流重なり角の推定値は、前記転流重なり
角の実測値uとそのときの回路電流Iと点弧パルスの点
弧角αとから、次式に定義する係数Kを求め、 K=1/I{cosα−cos(α+u)} 該係数Kを前記交流部電圧の波形歪を考慮して予め定め
た補正係数に基づいて補正し、 該補正された係数Kと電流指令に対応する回路電流Iと
を前記式に代入し、次の点弧角αとの関係式として求め
ることができる。
Here, as the estimated value of the commutation overlap angle, a coefficient K defined by the following equation is obtained from the measured value u of the commutation overlap angle, the circuit current I at that time, and the ignition angle α of the ignition pulse. , K = 1 / I {cos α-cos (α + u)} The coefficient K is corrected based on a predetermined correction coefficient in consideration of the waveform distortion of the AC voltage, and the corrected coefficient K and the current command are obtained. Substituting the corresponding circuit current I into the above equation, it can be obtained as a relational expression with the following firing angle α.

〔作用〕[Action]

ここで、本発明に用いられる理論について、第10図〜第
12図を参照しながら説明する。
Here, regarding the theory used in the present invention, FIGS.
It will be described with reference to FIG.

第10図に示すように、交流電源eu-vが交流側インダクタ
ンスLAを介してサイリスタUP,VP,UN,VNからなるサイリ
スタ変換器の交流端に接続され、そのサイリスタ変換器
の直流端に負荷Mが接続されて構成されている。
As shown in Fig. 10, the AC power supply eu - v is connected to the AC end of the thyristor converter composed of the thyristors U P , V P , U N , and V N via the AC side inductance L A, and the thyristor converter is connected. A load M is connected to the DC end of the.

第10図の回路において、サイリスタ変換器にゲートパル
スを与えて転流させたときの直流端電圧の波形図を第11
図に示す。ここで、点弧角をα、転流重なり角をu、転
流余裕角をγとすると、余裕角γは、第11図から理解で
きるように、 γ=180゜−α−u ……(1) この余裕角γは、サイリスタ変換器の転流を正常に行わ
せるための値で、一般にサイリスタのターンオフ時間を
基にして決定している。この値を確保するためには点弧
角αの許容最大値αmaxは、 αmax≦180゜−(γ+u) ……(2) でなければならない。
In the circuit of FIG. 10, a waveform diagram of the DC end voltage when a gate pulse is applied to the thyristor converter to commutate is shown in FIG.
Shown in the figure. Assuming that the firing angle is α, the commutation overlap angle is u, and the commutation allowance angle is γ, the allowance angle γ is γ = 180 ° -α-u, as can be understood from FIG. 1) This margin angle γ is a value for allowing normal commutation of the thyristor converter, and is generally determined based on the turn-off time of the thyristor. In order to secure this value, the maximum allowable value αmax of the firing angle α must be αmax ≦ 180 °-(γ + u) (2).

一般に、交流側抵抗分は交流側リアクタンス分と比較す
ると十分小さいので、この交流抵抗分を省略すると、転
流重なり角uは、電源周波数をf〔Hz〕,交流側インダ
クタンスをLA〔H〕,回路電流をI〔A〕,で電源電圧
実効値をE〔V〕とすると、 となり、この第(3)式より重なり角uは、 で表わされる。ここで上記の電源周波数f,インダクタン
スLA,電源電圧実効値E,回路電流Iに正しい値を代入で
きれば、uは正確に求まり、結果として、第(2)式に
示すαmaxは適切な値となり、サイリスタ変換器のもつ
能力を最大に発揮させることができる。
In general, the resistance component on the AC side is sufficiently smaller than the reactance component on the AC side. Therefore, if the AC resistance component is omitted, the commutation overlap angle u is f [Hz] for the power supply frequency and L A [H] for the AC side inductance. , The circuit current is I [A], and the effective value of the power supply voltage is E [V], From this equation (3), the overlapping angle u is It is represented by. Here, if correct values can be substituted for the power supply frequency f, the inductance L A , the power supply voltage effective value E, and the circuit current I, u can be obtained accurately, and as a result, αmax shown in the equation (2) becomes an appropriate value. , The ability of the thyristor converter can be maximized.

しかしながら、従来技術では前述したとおり電流Iにつ
いては制御変数ゆえ正確な値を常時認識しているもの
の、他の周波数f,インダクタンスLA,電圧Eについては
供給情報ゆえ設計値を用いざるを得ず、設計誤差や電源
電圧誤差(波型歪分を含む)を考慮して余裕をとらざる
を得なかった。そのため、発生すると思われる転流重な
り角uの計算値は実際値より大きくせざるを得ず、第
(2)式のαmaxは余裕をもたせた小さい値となり、結
果として、サイリスタ変換器の能力を制限して使用せざ
るを得なかった。加えて、実際の供給電流は歪を含んだ
波形であることがほとんどであるため、この傾向が特に
強かった。
However, in the prior art, as described above, although the accurate value of the current I is always recognized because of the control variable, other frequencies f, the inductance L A , and the voltage E have to use the designed values because of the supply information. However, the design error and the power supply voltage error (including the corrugated distortion) have to be taken into consideration to allow a margin. Therefore, the calculated value of the commutation overlap angle u which is considered to occur is inevitably larger than the actual value, and αmax in the equation (2) becomes a small value with a margin, and as a result, the capability of the thyristor converter is increased. There was no choice but to use it with restrictions. In addition, this tendency is particularly strong because the actual supply current is almost always a waveform including distortion.

第12図は、供給される電源電圧波形が、他のサイリスタ
変換器により歪んでいる場合において、転流重なり角u
が、第(4)式に染し計算値と異なってしまうことを説
明するために用いる図である。
FIG. 12 shows the commutation overlap angle u when the supplied power supply voltage waveform is distorted by another thyristor converter.
FIG. 6 is a diagram used for explaining that the value is dyed by the formula (4) and is different from the calculated value.

第12図において、(a)は第10図の供給電源電圧eu-vの
波形,(b)は第10図の交流入力電圧e1の派型,(e)
は(a)の拡大波形,(d)は第10図のサイリスタUp,
サイリスタVNに印加するゲートパルス、(e)は第10図
のサイリスタUpに流れる電流波形,(f)は第10図のサ
イリスタVpに流れる電流波形である。なお、(b)のe1
の波形の点線および(e)のIUPの点線は(a)のeu-v
に波形歪のない場合を示す。
In FIG. 12, (a) is the waveform of the power supply voltage eu - v shown in FIG. 10, (b) is the AC input voltage e 1 group of FIG. 10, (e)
Is the enlarged waveform of (a), (d) is the thyristor Up of Fig. 10,
The gate pulse applied to the thyristor V N , (e) is the current waveform flowing in the thyristor Up in FIG. 10, and (f) is the current waveform flowing in the thyristor Vp in FIG. Note that e 1 in (b)
The dotted I UP dotted and the waveform (e) eu of (a) - v
Shows the case where there is no waveform distortion.

ここで、第12図(a)に示す歪を含んだ電圧波形の場合
の転流重なり角uを求めてみる。便宜上θ〜θの区
間において歪のない正弦波に対し1/nに低下している
場合について求める。
Here, the commutation overlap angle u in the case of the voltage waveform including the distortion shown in FIG. For the sake of convenience, a case where the distortion is reduced to 1 / n with respect to a sine wave having no distortion in the section of θ 1 to θ 2 will be obtained.

よく知られているように転流重なり角uは、転流時の電
流が転流前の電流と等しくなる時間を角度で表わしたも
のである。
As is well known, the commutation overlap angle u is an angle representing the time during which the current during commutation becomes equal to the current before commutation.

今、α((e)の点)で転流が開始されものとし、時
間をtとすると、その電流iは (i)α/ω≦t≦θ/ωにおいて、 であり、したがって、 となる。
Now, assuming that commutation is started at α (point (e)) and time is t, the current i is (i) α / ω ≦ t ≦ θ 1 / ω And therefore Becomes

(ii)θ/ω≦t≦θ/ωにおいて、 であり、したがって、 となる。(Ii) In θ 1 / ω ≦ t ≦ θ 2 / ω, And therefore Becomes

(iii)θ/ω≦t≦π/ωにおいて、 となり、t≧θ/ωにi=Iになるとすると ωt=α+uで表わせ、 となる。ω=2πfを代入し、第(3)式の形にする
と、 となる。これを変形すると、 となる。もし、波形歪がないとすると、n=1になるの
で、この条件下では第(12)式は第(4)式に等しくな
る。cosθ>cosθ2,n>1であることにより、歪波形
においては第(12)式の右辺は第(4)式の右辺より大
となるので、「第(12)式のu)>(第(4)式の
u)」となる。
(Iii) In θ 2 / ω ≦ t ≦ π / ω, If t ≧ θ 2 / ω and i = I, then ωt = α + u Becomes Substituting ω = 2πf into the form of equation (3), Becomes If you transform this, Becomes If there is no waveform distortion, then n = 1, so that under this condition, equation (12) becomes equal to equation (4). Since cos θ 1 > cos θ 2 and n> 1 are satisfied, the right side of the equation (12) is larger than the right side of the equation (4) in the distorted waveform. Therefore, “u of the equation (12)> ( Equation (4) u) ”.

以上のことより、従来から知られている第(3)式ある
いは第(4)式を用いて転流余裕角uを推定すること
は、電源波形歪の影響で誤差が大きくなり、実用上大き
な問題である。
From the above, estimating the commutation margin angle u using the conventionally known equation (3) or equation (4) causes a large error due to the influence of the power source waveform distortion, and is large in practical use. It's a problem.

この問題を解消するには、第(11)式の右辺第2項であ
の値を、転流重なりuを測定することにより、第(3)
式および第(11)式より求めることができる。
To solve this problem, use the second term on the right side of equation (11). By measuring the commutation overlap u, the value of
It can be obtained from the equation and the equation (11).

つまり、回路インピーダンス係数の実測値KRとして、第
(11)式の右辺を電流Iで除算したものを定義すると、 となり、 一方、回路インピーダンス係数の計算値KTは、第(3)
式の右辺を電流Iで除算したもので、 となる。
That is, when the right side of the equation (11) divided by the current I is defined as the measured value K R of the circuit impedance coefficient, On the other hand, the calculated value K T of the circuit impedance coefficient is (3)
The right side of the equation divided by the current I, Becomes

ここでKRは、第(11)式,第(13)式より となり、ここに点弧角α,実測転流重なり角u(測定法
は後述)、電流Iを代入すればKRは求まる。ここで求め
たKRと計算値KTを用いて、回路インピーダンス係数Kを
次式で求める。
Here, K R is calculated from the equations (11) and (13). Then, by substituting the firing angle α, the actually measured commutation overlapping angle u (the measuring method will be described later), and the current I, K R can be obtained. The circuit impedance coefficient K is calculated by the following equation using the calculated K R and the calculated value K T.

K=KT+k(KR−KT) ……(17) ここで、kは補正係数で、実測値KRと計算値KTの差の補
正割合を示すもので、波形歪の割合によるがk=0.7〜
0.8にするのが望ましい。また、波形歪のない場合には
k=1.0とすることにより最適な補正ができる。
K = K T + k (K R −K T ) ... (17) where k is a correction coefficient and indicates the correction ratio of the difference between the measured value K R and the calculated value K T , which depends on the ratio of waveform distortion. Is k = 0.7 ~
It is desirable to set it to 0.8. Further, when there is no waveform distortion, optimum correction can be performed by setting k = 1.0.

第(17)式のKを用いれば、次に発生すると思われる転
流重なり角uは下記第(18)式により求めることかでき
る。
If K of the equation (17) is used, the commutation overlapping angle u which is considered to occur next can be obtained by the following equation (18).

u=cos-1{cosα−KI}−α ……(18) ここで、第(1)式より、 α+u=180゜−γ ……(19) であるから、 cosα−cos(α+u)=KI ……(20) となる。u = cos −1 {cos α−KI} −α (18) Here, since α + u = 180 ° −γ (19) from the equation (1), cos α−cos (α + u) = KI … (20)

ここで、最小限のγ=γminを確保できるα=αmaxは、 αmax+u=180゜−γmin ……(21) であるから、 cosαmax−cos(180゜−γmin)=KI ……(22) となり、したがって、 cosαmax=KI−cosγmin ……(23) となる。Here, α = αmax that can secure the minimum γ = γmin is αmax + u = 180 ° −γmin …… (21), so cosαmax−cos (180 ° −γmin) = KI …… (22) Therefore, cosαmax = KI-cosγmin (23).

これより許容される点弧角αの最大値αmaxは、 αmax=cos-1(KI−cosγmin) ……(24) となる。γminは必要な転流余裕角,Kは第(17)式より
求めた値であり、Iは回路電流である。
The maximum value αmax of the firing angle α allowed from this is αmax = cos −1 (KI−cosγmin) (24). γmin is a necessary commutation allowance, K is a value obtained from the equation (17), and I is a circuit current.

上述したことを言い換えれば、転流重なり角を実測し、
次のゲートパルスの点弧角制御に際し、式(16)〜(2
0)により、転流重なり角の実測値uと、電流指令に対
応する回路電流Iと、予め設定された交流部電圧の波形
歪に係る補正係数kとに基づいて、次の転流時の転流重
なり角を推定し、式(21)〜(24)により、転流重なり
角の推定値uと必要な転流余裕角γminとから、点弧角
の許容最大値αmaxを求め、次の点弧制御に係る点弧角
αを、αmax以下に制限するようにしたのである。
In other words, by measuring the commutation overlap angle,
In controlling the firing angle of the next gate pulse, equations (16) to (2
0), the actual value u of the commutation overlap angle, the circuit current I corresponding to the current command, and the preset correction coefficient k related to the waveform distortion of the AC portion voltage are used for the next commutation. The commutation overlap angle is estimated, and from Equations (21) to (24), the allowable maximum value αmax of the firing angle is calculated from the estimated value u of the commutation overlap angle and the necessary commutation margin angle γmin. The firing angle α for firing control is limited to αmax or less.

このように転流重なり角uを実測することにより、サイ
リスタ変換器の能力を最大にひき出せることが理解でき
た。
By measuring the commutation overlap angle u in this way, it was understood that the capacity of the thyristor converter can be maximized.

それでは、かかる理論を具体化した実施例について以下
に説明することにする。
Now, an embodiment that embodies such a theory will be described below.

〔実施例〕〔Example〕

以下、本発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

第1図の構成について以下説明する。1は電源トラン
ス,2は電力半導体変換素子を用いたサイリスタ変換器,3
は電動機,4は電動機の界磁巻線,5は変流器、6はマイク
ロプロセッサ,7はバスライン,8はメモリ,9はゲートパル
ス発生器,10はアナログディジタル変換器,11は整流器,1
2は転流重なり角を測定するカウンタである。
The configuration of FIG. 1 will be described below. 1 is a power transformer, 2 is a thyristor converter using a power semiconductor conversion element, 3
Is an electric motor, 4 is a field winding of an electric motor, 5 is a current transformer, 6 is a microprocessor, 7 is a bus line, 8 is a memory, 9 is a gate pulse generator, 10 is an analog-digital converter, 11 is a rectifier, 1
2 is a counter for measuring the commutation overlap angle.

次に第1図に示す装置の動作を簡単に説明する。Next, the operation of the apparatus shown in FIG. 1 will be briefly described.

マイクロプロセッサ6はメモリ8に蓄えられている処理
内容をバスライン7を通してとり出し、その内容に従っ
て演算や他プロセス信号の入・出力処理を行っている。
電流制御であれば、あらかじめ与えられている電流指令
値と、変流器5と整流器11及びアナログディジタル変換
器10を通して入力された電流帰還値とを比較演算し、所
定の制御ゲインを乗算しその信号をゲートパルス発生器
9に出力する。ゲートパルス発生器9は与えられた信号
に見合う点弧角のゲートパルスをサイリスタ変換器2に
出力する。その結果、電源トランス1,変流器5,サイリス
タ変換器2,電動機3を通して電流が流れ、その電流がま
たアナログディジタル変換器10を通して入力され、制御
が続行される。最終的には、この電流が電流指令と等し
くなるように制御される。なお、転流重なり角を測定す
るカウンタについては、次に説明する。
The microprocessor 6 takes out the processing contents stored in the memory 8 through the bus line 7, and performs arithmetic operations and input / output processing of other process signals according to the contents.
In the case of current control, the current command value given in advance is compared with the current feedback value input through the current transformer 5, the rectifier 11 and the analog-digital converter 10 and multiplied by a predetermined control gain. The signal is output to the gate pulse generator 9. The gate pulse generator 9 outputs to the thyristor converter 2 a gate pulse having a firing angle corresponding to the given signal. As a result, a current flows through the power transformer 1, the current transformer 5, the thyristor converter 2, and the electric motor 3, and the current is input again through the analog-digital converter 10 to continue the control. Finally, the current is controlled so as to be equal to the current command. The counter for measuring the commutation overlap angle will be described next.

第2図は、転流重なり角uを測定するカウンタ12の構成
を示すブロック図であり、第3図は第2図の各部の波形
を示した図である。
FIG. 2 is a block diagram showing the configuration of the counter 12 for measuring the commutation overlap angle u, and FIG. 3 is a diagram showing the waveform of each part of FIG.

第2図の構成において第1図と同一構成要素には第1図
にて説明したものと同一符号を付すことにする。第2図
において、21は交流電源,22は交流側インダクタンスLA
〔H〕,23は印加電圧波形のレベルの検出するレベル検
出回路(レベル検出回路23において、24は電流制限抵抗
器,25は整流回路,26はツエナーダイオード,27はホトカ
プラ,28は抵抗器である。)、31は論理和回路,32は論理
積回路,33は信号ホールド回路,34は反転回路,35はカウ
ンタ,36はディジタル出力回路である。
In the configuration of FIG. 2, the same components as those of FIG. 1 are designated by the same reference numerals as those described in FIG. In FIG. 2, 21 is an AC power source, 22 is an AC side inductance L A
[H], 23 is a level detection circuit for detecting the level of the applied voltage waveform (in the level detection circuit 23, 24 is a current limiting resistor, 25 is a rectifier circuit, 26 is a zener diode, 27 is a photocoupler, and 28 is a resistor. , 31 is a logical sum circuit, 32 is a logical product circuit, 33 is a signal hold circuit, 34 is an inverting circuit, 35 is a counter, and 36 is a digital output circuit.

第3図を用いて第2図の動作を説明する。The operation of FIG. 2 will be described with reference to FIG.

第3図(a)は、点弧角α,転流重なり角uにおける直
流出力電圧eDCの波形,(b)は第2図のサイリスタ2a
(Up),サイリスタ2d(VN)に印加するゲートパルス,
(c)は第2図のサイリスタ2b(UN),サイリスタ2c
(Vp)に印加するゲードパルス,(d)は第2図のサイ
リスタ変換器2の交流入力電圧e1の波形,(e)は第2
図の44における波形,(f)は第2図の45における波
形,(g)は第2図の47における波形,(h)は第2図
のカウンタ35の値である。第3図(a)〜(d)の波形
は周知なので説明を省略する。第2図のレベル検出回路
23は、第3図(d)の波形のレベルをツエナーダイオー
ド26で検出(第3図(d)の判定レベル)し、入力電圧
がこれ以上のときにホトカプラ27に電流を流す働きをす
る。その結果、レベル検出回路23の出力信号44は、第3
図の(e)の如き波形となる。この波形から転流重なり
角uの部分のみをとり出すために、回路要素31〜33が設
けられている。論理和回路31は、サイリスタUp,VNのゲ
ートパルス41と、サイリスタUN,Vpのゲートパルス42の
論理和をとり、その出力信号43と出力信号44との論理積
を論理積回路32でとる。第3図(f)はその論理積回路
32の出力である。信号ホールド回路33は、端子Tに印加
される信号45の立上り時に端子Dに印加される信号ホー
ルドし、端子1に出力する回路であり、端子Cの信号が
“1"になったとき出力端子1をクリア(“0")にする回
路である。よって第3図(e),(f)に示す信号44,4
5および信号44を反転した信号46を端子D,T,Cに印加する
とその出力47は第3図(g)となる。カウンタ35は、信
号47が“1"のとき、クロック信号48を計数する回路で、
信号49によりリセットするものである。よって、カウン
タ値は第3図(h)のようになる。なお、信号43と44を
論理積回路32で論理積をとったのは、転流以外の外乱で
レベル検出回路23の出力信号44が“1"になることがある
ため、転流の開始条件であるゲートパルス41,42の出力
タイミングにあわせて、出力信号44をT端子に入力させ
るようにしたのである。
3 (a) shows the waveform of the DC output voltage e DC at the firing angle α and the commutation overlap angle u, and FIG. 3 (b) shows the thyristor 2a of FIG.
(Up), gate pulse applied to thyristor 2d (V N ),
(C) is thyristor 2b ( UN ) and thyristor 2c in FIG.
The gated pulse applied to (Vp), (d) the waveform of the AC input voltage e 1 of the thyristor converter 2 in FIG. 2, and (e) the second
The waveform at 44 in the figure, (f) is the waveform at 45 in FIG. 2, (g) is the waveform at 47 in FIG. 2, and (h) is the value of the counter 35 in FIG. The waveforms in FIGS. 3 (a) to 3 (d) are well-known, so the description thereof will be omitted. Level detection circuit of FIG.
Reference numeral 23 detects the level of the waveform shown in FIG. 3 (d) with the zener diode 26 (determination level shown in FIG. 3 (d)), and functions to supply a current to the photocoupler 27 when the input voltage is higher than this level. As a result, the output signal 44 of the level detection circuit 23 is
The waveform is as shown in FIG. Circuit elements 31 to 33 are provided in order to extract only the commutation overlapping angle u from this waveform. OR circuit 31, the thyristor Up, a gate pulse 41 of V N, thyristor U N, takes the logical sum of the gate pulse 42 of Vp, the logical product of the output signal 44 and the output signal 43 at the AND circuit 32 To take. FIG. 3 (f) shows the AND circuit.
There are 32 outputs. The signal hold circuit 33 is a circuit that holds the signal applied to the terminal D at the rising edge of the signal 45 applied to the terminal T and outputs the signal to the terminal 1. When the signal at the terminal C becomes "1", the output terminal This circuit clears 1 (“0”). Therefore, the signals 44 and 4 shown in FIGS.
When a signal 46 obtained by inverting 5 and the signal 44 is applied to the terminals D, T, and C, the output 47 is as shown in FIG. 3 (g). The counter 35 is a circuit that counts the clock signal 48 when the signal 47 is “1”,
It is reset by the signal 49. Therefore, the counter value is as shown in FIG. The logical product of the signals 43 and 44 by the logical product circuit 32 is that the output signal 44 of the level detection circuit 23 may become “1” due to a disturbance other than the commutation. The output signal 44 is input to the T terminal in accordance with the output timing of the gate pulses 41 and 42.

第4図は、第(17)式に示す係数Kを求めるための処理
フローチャートであり、マイクロプロセッサ6において
実行される。これの起動タイミングは、第2図の信号47
が“0"の区間であればよい。具体的には、電流波形が零
点を横切った時点か、あるいは、第2図の信号47が“0"
になった時点等を用いればよい。第3図(h)は前者を
起動タイミングとした図である。
FIG. 4 is a processing flowchart for obtaining the coefficient K shown in the equation (17), which is executed by the microprocessor 6. The start timing of this is signal 47 in FIG.
Is a section of "0". Specifically, when the current waveform crosses the zero point, or when the signal 47 in FIG. 2 is “0”.
It is sufficient to use the time when it became. FIG. 3 (h) is a diagram in which the former is the activation timing.

ブロック51において、第2図のカウンタ35の値を読み込
む処理をする。ブロック52において、カウンタ値、クロ
ック周波数、電源周波数より転流重なり角uを第(25)
式で演算する。
In block 51, the value of the counter 35 shown in FIG. 2 is read. In block 52, the commutation overlap angle u is set to (25) by the counter value, the clock frequency, and the power supply frequency.
Calculate with an expression.

ここで、f:電源周波数(Hz) fc:クロック周波数(Hz) n:カウンタ値 ブロック54では、このuと回路電流I、点弧角α、補正
係数kを用いて第(16)式、第(17)式より係数Kを求
める。ブロック53は、この演算誤差が大きくなるのを防
止するためのもので、Iが一定値Icより小さいとき、ブ
ロック54をブロック55に切換えて、代わりにK=Kc(一
定値)とする。ブロック56では、カウンタ35をクリアす
る処理で、第2図のデジタル出力回路36からの出力49で
クリア処理を行う。
Here, f: power supply frequency (Hz) fc: clock frequency (Hz) n: counter value The block 54 uses the u, the circuit current I, the firing angle α, and the correction coefficient k to express the equation (16), The coefficient K is obtained from the equation (17). The block 53 is for preventing the calculation error from increasing. When I is smaller than the constant value Ic, the block 54 is switched to the block 55 and K = Kc (constant value) is set instead. In the block 56, the counter 35 is cleared, and the output 49 from the digital output circuit 36 in FIG. 2 is used for clearing.

第5図は電流制御の処理フローチャートで、起動タイミ
ングは特に規定しない。
FIG. 5 is a flow chart of the current control process, and the start timing is not specified.

ブロック61は電流制御演算で与えられた電流指令と回路
電流が等しくなるように点弧角αを演算処理する。ブロ
ック62では、第(16)と(17)式で求めたKと、回路電
流Iとを用いて第(24)式よりαmaxを求める処理をす
る。ブロック63では、ブロック61で演算した点弧角αと
ブロック62で演算したαmaxを比較する処理を行う。
A block 61 calculates the firing angle α so that the current command given by the current control calculation is equal to the circuit current. In block 62, Kmax obtained from the equations (16) and (17) and the circuit current I are used to obtain αmax from the equation (24). In block 63, a process of comparing the firing angle α calculated in block 61 and αmax calculated in block 62 is performed.

ブロック64では、α>αmaxのとき、α=αmaxとする処
理をする。ブロック65では、点弧角αでゲートパルスを
発生する処理をする。これにより、電流制御演算で求め
た点弧角αが転流余裕角γminを確保できない値のと
き、これを確保できるαに補正することにより、正常な
流電動作を行える。
In block 64, when α> αmax, α = αmax is set. In block 65, a process of generating a gate pulse with a firing angle α is performed. As a result, when the ignition angle α obtained by the current control calculation is a value that cannot secure the commutation margin angle γmin, a normal galvanic operation can be performed by correcting it to α that can secure this.

従来技術においては、前述するαmaxの演算値が設計誤
差や電源電圧誤差(波形歪分を含む)を考慮した余裕の
ある値を用いていたため、第5図のブロック64で補正さ
れることが多かったので、サイリスタ変換器のもつ能力
を制限して使用せざるを得なかった。
In the prior art, since the calculated value of αmax described above has a marginal value in consideration of design error and power supply voltage error (including waveform distortion), it is often corrected in block 64 of FIG. Therefore, the ability of the thyristor converter must be limited and used.

これに対し本実施例を用いれば、常時適正なαmaxで判
定できるため、サイリスタ変換器のもつ能力をフルに使
用できる。このことは電源電圧の低減を可能にするの
で、 (1) 電源トランス容量を低減(約10%)でき、 (2) 力率を改善(約10%)でき、 (3) 低耐圧(約10%)のサイリスタ素子を使用で
き、 (4) サイリスタの転流動作時に発生する各種損失を
低減(約20%)することができる等の効果がある。上記
(1)〜(3)は、電圧にほぼ比例、(4)は電圧の二
乗に比例の関係がある。
On the other hand, if the present embodiment is used, the determination can always be made with an appropriate αmax, so that the capacity of the thyristor converter can be fully used. This makes it possible to reduce the power supply voltage, so (1) the power transformer capacity can be reduced (about 10%), (2) the power factor can be improved (about 10%), and (3) low breakdown voltage (about 10%). %) Thyristor element can be used, and (4) various losses that occur during commutation operation of the thyristor can be reduced (about 20%). The above items (1) to (3) are substantially proportional to the voltage, and the item (4) is proportional to the square of the voltage.

なお、本発明は単相回路にて説明したが、三相回路にお
いても同様な処理で同一効果を出すことができる。ま
た、第2図に示すレベル検出回路23において、ツエナー
ダイオード26を用いて説明したが、同様の効果を発揮す
る比較器や、ダイオードの電圧降下を用いてもよい。ま
た、転流重なり角時間の測定をカウンタで行ったが、第
2図の信号47をディジタル入力しソフト処理のループ回
数で等価的に行ってもよい。
Although the present invention has been described with respect to the single-phase circuit, the same effect can be obtained by the same processing in the three-phase circuit. Further, in the level detecting circuit 23 shown in FIG. 2, the Zener diode 26 is used for description, but a comparator or a voltage drop of the diode which exhibits the same effect may be used. Further, although the commutation overlap angle time is measured by the counter, it may be equivalently measured by digitally inputting the signal 47 of FIG. 2 and the number of loops of the software processing.

次に、本発明の第2実施例について第6図及び第7図を
用いて説明する。
Next, a second embodiment of the present invention will be described with reference to FIGS. 6 and 7.

第6図が第2図の実施例と異なるところは、レベル検出
回路23の入力信号であるサイリスタ変換器2の入力電圧
を、サイリスタ2a(Up)の両端に変更し、論理積回路32
の1つの入力信号を43からUN,Vpゲートパルス42に変更
した点にある。第6図中の番号で第2図と同一番号は同
一品である。第2図の説明に第3図を用いたと同様に第
7図を用いて第6図の動作について説明する。
The difference between FIG. 6 and the embodiment of FIG. 2 is that the input voltage of the thyristor converter 2 which is the input signal of the level detection circuit 23 is changed to both ends of the thyristor 2a (Up), and the logical product circuit 32 is provided.
One of the input signals is changed from 43 to U N , Vp gate pulse 42. The numbers in FIG. 6 that are the same as those in FIG. 2 are the same items. The operation of FIG. 6 will be described with reference to FIG. 7 as in the case of using FIG. 3 for the explanation of FIG.

第7図(a)〜(c)は第3図と同一である。第7図
(d)は第6図のサイリスタ2a(Up)の両端電圧波形
(第6図のサイリスタ2dの両端も同一波形となる)、第
7図(e)の波形は第6図の44における波形、(f)は
第6図の45における波形、(g)は第6図の47における
波形、(h)は第6図のカウンタ35の値である。第6図
44の波形は、第7図(d)の波形を第6図における回路
23でレベル判定したもので、第7図(e)となる。第6
図の45の波形は、第7図(c)信号41と(e)の論理積
ゆえ、第7図(f)となる。第6図の47の波形は第2図
の信号ホールド回路33の動作と同様にして第7図(g)
となる。その結果第6図のカウンタ35の値は、第2図と
同様にして第7図(h)となる。
7 (a) to 7 (c) are the same as FIG. FIG. 7 (d) shows the voltage waveform across the thyristor 2a (Up) in FIG. 6 (the same waveform across the thyristor 2d in FIG. 6), and the waveform in FIG. 7 (e) is 44 in FIG. In FIG. 6, (f) is the waveform at 45 in FIG. 6, (g) is the waveform at 47 in FIG. 6, and (h) is the value of the counter 35 in FIG. Fig. 6
The waveform of 44 is the circuit of FIG. 7 (d).
The level is determined in 23, which is shown in FIG. 7 (e). Sixth
The waveform 45 in FIG. 7 is shown in FIG. 7 (f) because of the logical product of the signal 41 in FIG. 7 (c) and (e). The waveform 47 in FIG. 6 is similar to the operation of the signal hold circuit 33 in FIG.
Becomes As a result, the value of the counter 35 in FIG. 6 becomes FIG. 7 (h) as in the case of FIG.

以上より、第4図,第5図の処理フローチャートの処理
を行うことにより第2図及び第3図と同一の効果が得ら
れる。ただし、第4図の起動タイミングは、電源波形一
周期に対して1回となり、第2回に対して転流重なり角
の実測による係数Kの演算間隔が2倍になるが、電源電
圧の波形歪が1/2サイクルで大差なければ、同一の効
果が得られる。
From the above, the same effects as those of FIG. 2 and FIG. 3 can be obtained by performing the processing of the processing flowcharts of FIG. 4 and FIG. However, the start-up timing of FIG. 4 is once for each cycle of the power supply waveform, and the calculation interval of the coefficient K by the actual measurement of the commutation overlap angle is twice as long as that of the second time. The same effect can be obtained if the strains are not significantly different in 1/2 cycle.

次に、本発明の第3実施例のついて第8図及び第9図を
用いて説明する。
Next, a third embodiment of the present invention will be described with reference to FIGS. 8 and 9.

第8図が第2図の実施例と異なるところは、レベル検出
回路23の入力信号を交流側インダクタンス22の両端から
取り込むようにすると共に、信号44と46の関係を作る反
転回路34の位置を図示のように変更した点にある。第8
図中の番号で第2図と同一の番号は同一品である。第2
図の説明に第3図を用いたと同様に、第9図を用いて第
8図の動作について説明する。
The difference between FIG. 8 and the embodiment of FIG. 2 is that the input signal of the level detection circuit 23 is taken in from both ends of the AC-side inductance 22 and the position of the inverting circuit 34 that establishes the relationship between the signals 44 and 46 is changed. There is a change as shown. 8th
Numbers in the figure that are the same as those in FIG. 2 are the same items. Second
The operation of FIG. 8 will be described with reference to FIG. 9 similarly to the case of using FIG. 3 for the illustration.

第9図(a)〜(c)は第3図と同一である。第9図
(d)は、交流電源21から第3図(d)を差し引いた波
形、第9図(e)は第8図のレベル検出回路23の出力を
反転回路34で反転した信号44の波形、(f)の第8図の
45の波形、(g)は第8図の47の波形、(h)は第8図
のカウンタ35の値である。第2図と同様にして、第8図
の信号44,45より得られる信号47の波形が第2図の信号4
7と同一になることにより、得られるカウンタ35の値も
第2図と同一になり、第4図,第5図の処理フローチャ
ートの処理を行うことにより、第2図及び第3図の実施
例と同一の効果を得ることができる。
9 (a) to 9 (c) are the same as FIG. 9 (d) is a waveform obtained by subtracting FIG. 3 (d) from the AC power supply 21, and FIG. 9 (e) is a signal 44 obtained by inverting the output of the level detection circuit 23 of FIG. 8 by the inverting circuit 34. Waveform, (f) of FIG.
The waveform of 45, (g) is the waveform of 47 of FIG. 8, and (h) is the value of the counter 35 of FIG. Similarly to FIG. 2, the waveform of the signal 47 obtained from the signals 44 and 45 of FIG. 8 is the signal 4 of FIG.
The value of the counter 35 obtained becomes the same as that of FIG. 7 by becoming the same as 7, and by performing the processing of the processing flow charts of FIG. 4 and FIG. The same effect as can be obtained.

〔発明の効果〕〔The invention's effect〕

以上述べたように本発明によれば、転流重なり角を実測
して常時適正なαmaxを求めることができるので、サイ
リスタ変換器の能力を最大に発揮させることができる。
As described above, according to the present invention, since the commutation overlap angle can be actually measured and an appropriate αmax can be always obtained, the capability of the thyristor converter can be maximized.

【図面の簡単な説明】[Brief description of drawings]

第1図は電動機制御のハード構成図、第2図は本発明の
第1実施例を示すブロック図、第3図は第2図の各部の
波形を示す波形図、第4図は回路インピーダンス係数の
演算を説明するために示すフローチャート、第5図は電
流制御の処理を説明するために示すフローチャート、第
6図は本発明の第2の実施例を示すブロック図、第7図
は第6図の各部の波形を示す波形図、第8図は本発明の
第3の実施例を示すブロック図、第9図は第8図の各部
の波形を示す波形図、第10図は本発明の理論を説明する
ために用いる回路を示す回路図、第11図は第10図の波形
の説明図、第12図は同理論の説明図である。 1……電源トランス、2……サイリスタ変換器、3……
電動機、4……電動機の界磁巻線、5……変流器、6…
…マイクロプロセッサ、7……バスライン、8……メモ
リ、9……ゲートパルス発生器、10……アナログディジ
タル変換器、11……整流器、12……カウンタ、21……交
流電源、22……交流側インダクタンス、23……レベル検
出回路、31……理論和回路、32……論理積回路、33……
信号ホールド回路、34……反転回路、35……カウンタ、
36……ディジタル出力回路。
FIG. 1 is a hardware configuration diagram for controlling an electric motor, FIG. 2 is a block diagram showing a first embodiment of the present invention, FIG. 3 is a waveform diagram showing waveforms of respective parts in FIG. 2, and FIG. 4 is a circuit impedance coefficient. FIG. 5 is a flow chart for explaining the calculation of FIG. 5, FIG. 5 is a flow chart for explaining the current control processing, FIG. 6 is a block diagram showing the second embodiment of the present invention, and FIG. 7 is FIG. FIG. 8 is a waveform diagram showing waveforms at various portions of FIG. 8, FIG. 8 is a block diagram showing a third embodiment of the present invention, FIG. 9 is a waveform diagram showing waveforms at various portions of FIG. 8, and FIG. 10 is a theory of the present invention. FIG. 11 is a circuit diagram showing a circuit used for explaining the above, FIG. 11 is an explanatory diagram of waveforms in FIG. 10, and FIG. 12 is an explanatory diagram of the same theory. 1 ... Power transformer, 2 ... Thyristor converter, 3 ...
Electric motor, 4 ... Field winding of electric motor, 5 ... Current transformer, 6 ...
… Microprocessor, 7 …… bus line, 8 …… memory, 9 …… gate pulse generator, 10 …… analog digital converter, 11 …… rectifier, 12 …… counter, 21 …… AC power supply, 22 …… AC side inductance, 23 ...... Level detection circuit, 31 …… Theoretical sum circuit, 32 …… AND circuit, 33 ……
Signal hold circuit, 34 ... Inversion circuit, 35 ... Counter,
36: Digital output circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】電流指令に基づいてサイリスタの点弧角を
制御し、負荷に供給する電力を制御するサイリスタ変換
器の制御装置において、 サイリスタ変換器の交流部電圧が設定電圧以下に低下し
たことを検出し、該低下検出信号とサイリスタのゲート
パルスとのアンド条件が成立したときを開始点として、
該低下検出信号が出力されている期間を計測して転流重
なり角を実測し、 次のゲートパルスの点弧角制御に際し、前記転流重なり
角の実測値と、電流指令に対応する回路電流と、前記転
流重なり角の実測時の点弧角と、予め設定された交流部
電圧の波形歪に係る補正係数とに基づいて、次の転流時
の転流重なり角を推定し、 該転流重なり角の推定値と必要な転流余裕角とから点弧
角の許容最大値を求め、 次の点弧制御に係る点弧角を前記許容最大値以下に制限
することを特徴とするサイリスタ変換器の制御装置。
1. A control device of a thyristor converter for controlling an ignition angle of a thyristor based on a current command to control electric power supplied to a load, wherein an AC part voltage of the thyristor converter is lowered to a set voltage or less. Is detected, and when the AND condition between the drop detection signal and the gate pulse of the thyristor is satisfied,
The period when the drop detection signal is output is measured to measure the commutation overlap angle, and when the ignition angle of the next gate pulse is controlled, the actual value of the commutation overlap angle and the circuit current corresponding to the current command are measured. And estimating the commutation overlap angle at the next commutation based on the firing angle at the time of actual measurement of the commutation overlap angle and the preset correction coefficient related to the waveform distortion of the AC part voltage, The allowable maximum value of the ignition angle is obtained from the estimated value of the commutation overlap angle and the necessary commutation margin angle, and the ignition angle related to the next ignition control is limited to the allowable maximum value or less. Control device for thyristor converter.
【請求項2】前記転流重なり角の推定値は、前記転流重
なり角の実測値uとそのときの回路電流Iと点弧パルス
の点弧角αとから、次式に定義する係数Kを求め、 K=1/I{cosα−cos(α+u)} 該係数Kを前記交流部電圧の波形歪を考慮して予め定め
た補正係数に基づいて補正し、該補正された係数Kと電
流指令に対応する回路電流Iとを前記式に代入し、次の
点弧角αとの関係式として求められることを特徴とする
特許請求の範囲第1項記載のサイリスタ変換器の制御装
置。
2. The estimated value of the commutation overlap angle is a coefficient K defined by the following equation from the measured value u of the commutation overlap angle, the circuit current I at that time, and the firing angle α of the firing pulse. K = 1 / I {cos α−cos (α + u)} The coefficient K is corrected based on a predetermined correction coefficient in consideration of the waveform distortion of the AC voltage, and the corrected coefficient K and current are calculated. The control device for a thyristor converter according to claim 1, wherein the circuit current I corresponding to the command is substituted into the above equation to obtain the following relational expression with the firing angle α.
JP59160701A 1984-07-31 1984-07-31 Control device for thyristor converter Expired - Lifetime JPH0667209B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59160701A JPH0667209B2 (en) 1984-07-31 1984-07-31 Control device for thyristor converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59160701A JPH0667209B2 (en) 1984-07-31 1984-07-31 Control device for thyristor converter

Publications (2)

Publication Number Publication Date
JPS6142281A JPS6142281A (en) 1986-02-28
JPH0667209B2 true JPH0667209B2 (en) 1994-08-24

Family

ID=15720599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59160701A Expired - Lifetime JPH0667209B2 (en) 1984-07-31 1984-07-31 Control device for thyristor converter

Country Status (1)

Country Link
JP (1) JPH0667209B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116247952A (en) * 2023-05-08 2023-06-09 国网山西省电力公司临汾供电公司 A three-phase bridge rectifier converter with three-leg power controllable

Also Published As

Publication number Publication date
JPS6142281A (en) 1986-02-28

Similar Documents

Publication Publication Date Title
US6771522B2 (en) Inverter parallel operation system
US4694383A (en) Controller for a resonant converter
US20020027791A1 (en) Inverter parallel operation system
EP0293869A2 (en) Power conversion system
JP2004185909A (en) Induction heating cooker
JPH0468866B2 (en)
EP1204198B1 (en) Method and system for detecting a zero current level in a line commutated converter
JPH0667209B2 (en) Control device for thyristor converter
JP4693214B2 (en) Inverter device
US6563722B1 (en) System and method for compensating for line imbalances in line commutated converters
JPH06237577A (en) Capacitor charging power supply
JP2906580B2 (en) Power up method
JPH09200956A (en) Harmonic suppression cooperative controller for AC / DC converter
JP3206866B2 (en) Inverter dead time compensation method
JP3070314B2 (en) Inverter output voltage compensation circuit
JPH06233546A (en) PWM control method for voltage source inverter
JPS6395880A (en) Induction motor control device
JPH01311889A (en) Controller for induction motor
JPS618678A (en) Direct current value detecting device
JPH07114143B2 (en) Inadequate heating object detection device for induction heating device
JPS5889072A (en) Current intermittent interruption detector for power converter
JPH0425660Y2 (en)
KR940001785B1 (en) Phase control device of three-phase rectification voltage
JPS5911263B2 (en) phase control device
JPH1141936A (en) Ignition controller for thyristor converter