JPH0667209B2 - サイリスタ変換器の制御装置 - Google Patents
サイリスタ変換器の制御装置Info
- Publication number
- JPH0667209B2 JPH0667209B2 JP59160701A JP16070184A JPH0667209B2 JP H0667209 B2 JPH0667209 B2 JP H0667209B2 JP 59160701 A JP59160701 A JP 59160701A JP 16070184 A JP16070184 A JP 16070184A JP H0667209 B2 JPH0667209 B2 JP H0667209B2
- Authority
- JP
- Japan
- Prior art keywords
- angle
- commutation
- thyristor
- value
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、サイリスタ変換器の制御装置に係り、特に、
転流重なり角を実測して点弧角の許容最大値を決定し、
これを基準にサイリスタ変換器を動作させてその能力を
最大限にひき出すに好適なサイリスタ変換器の制御装置
に関するものである。
転流重なり角を実測して点弧角の許容最大値を決定し、
これを基準にサイリスタ変換器を動作させてその能力を
最大限にひき出すに好適なサイリスタ変換器の制御装置
に関するものである。
サイリスタ変換器の運転において転流重なり角が発生す
ることは周知のとおりである。この転流重なり角がサイ
リスタ変換器のインバータ運転時において転流失敗を発
生させる要因となっており、一般の制御装置において
は、この転流重なり角により減少する転流余裕角を確保
するため、サイリスタの点弧角を制限する制御（一般に
α（あるいはβ）リミッタ制御と呼んでいる）を行って
いる。
ることは周知のとおりである。この転流重なり角がサイ
リスタ変換器のインバータ運転時において転流失敗を発
生させる要因となっており、一般の制御装置において
は、この転流重なり角により減少する転流余裕角を確保
するため、サイリスタの点弧角を制限する制御（一般に
α（あるいはβ）リミッタ制御と呼んでいる）を行って
いる。
かかるサイリスタ変換器の点弧角を制限する制御は、例
えば、特公昭58−49116「無整流子電動機の制御装置」
に開示されているように、負荷電流の大きさにより変化
する転流余裕角の大きさを必要最小限に制御するように
したものがある。
えば、特公昭58−49116「無整流子電動機の制御装置」
に開示されているように、負荷電流の大きさにより変化
する転流余裕角の大きさを必要最小限に制御するように
したものがある。
しかしながら、前記制御装置による点弧角を制限する制
御は、転流余裕角そのものの制御であってサイリスタレ
オナード装置に代表される通常のインバータ運転の制御
方式と異なること、また、交流電源には主に他のサイリ
スタ変換器による波形歪が存在することなどの問題点が
あり、これらを満足する点弧角上限値を制限する制御装
置が要望されている。
御は、転流余裕角そのものの制御であってサイリスタレ
オナード装置に代表される通常のインバータ運転の制御
方式と異なること、また、交流電源には主に他のサイリ
スタ変換器による波形歪が存在することなどの問題点が
あり、これらを満足する点弧角上限値を制限する制御装
置が要望されている。
ところで、サイリスタ変換器の点弧角を制限する制御に
必要な情報は、電源電圧、電源波形、インピーダンス、
回路電流等を挙げることができる。かかる制御を行う制
御装置が、上記情報のうち常時認識しているものは、一
般に、回路電流のみである。このため、他の情報は、装
置設計時の設計値に余裕（最悪値を考慮）を加えるとい
うようにせざるを得ないため、必要以上に余裕が発生
し、装置が出し得る能力を制限して使用しているのが実
情である。
必要な情報は、電源電圧、電源波形、インピーダンス、
回路電流等を挙げることができる。かかる制御を行う制
御装置が、上記情報のうち常時認識しているものは、一
般に、回路電流のみである。このため、他の情報は、装
置設計時の設計値に余裕（最悪値を考慮）を加えるとい
うようにせざるを得ないため、必要以上に余裕が発生
し、装置が出し得る能力を制限して使用しているのが実
情である。
本発明は上記実情に鑑みてなされたものであり、その目
的はサイリスタ変換器がもつ能力を最大に発揮できるサ
イリスタ変換器の制御装置を提供することにある。
的はサイリスタ変換器がもつ能力を最大に発揮できるサ
イリスタ変換器の制御装置を提供することにある。
本発明は、電流指令に基づいてサイリスタの点弧角を制
御し、負荷に供給する電力を制御するサイリスタ変換器
の制御装置において、 サイリスタ変換器の交流部電圧が設定電圧以下に低下し
たことを検出し、該低下検出信号とサイリスタのゲート
パルスとのアンド条件が成立したときを開始点として、
該低下検出信号が出力されている期間を計測して転流重
なり角を実測し、 次のゲートパルスの点弧角制御に際し、前記転流重なり
角の実測値と、電流指令に対応する回路電流と、前記転
流重なり角の実測時の点弧角と、予め設定された交流部
電圧の波形歪に係る補正係数とに基づいて、次の転流時
の転流重なり角を推定し、 該転流重なり角の推定値と必要な転流余裕角とから点弧
角の許容最大値を求め、 次の点弧制御に係る点弧角を前記許容最大値以下に制限
することを特徴とする。
御し、負荷に供給する電力を制御するサイリスタ変換器
の制御装置において、 サイリスタ変換器の交流部電圧が設定電圧以下に低下し
たことを検出し、該低下検出信号とサイリスタのゲート
パルスとのアンド条件が成立したときを開始点として、
該低下検出信号が出力されている期間を計測して転流重
なり角を実測し、 次のゲートパルスの点弧角制御に際し、前記転流重なり
角の実測値と、電流指令に対応する回路電流と、前記転
流重なり角の実測時の点弧角と、予め設定された交流部
電圧の波形歪に係る補正係数とに基づいて、次の転流時
の転流重なり角を推定し、 該転流重なり角の推定値と必要な転流余裕角とから点弧
角の許容最大値を求め、 次の点弧制御に係る点弧角を前記許容最大値以下に制限
することを特徴とする。
ここで、前記転流重なり角の推定値は、前記転流重なり
角の実測値ｕとそのときの回路電流Ｉと点弧パルスの点
弧角αとから、次式に定義する係数Ｋを求め、 Ｋ＝１／Ｉ｛cosα−cos（α＋ｕ）｝ 該係数Ｋを前記交流部電圧の波形歪を考慮して予め定め
た補正係数に基づいて補正し、 該補正された係数Ｋと電流指令に対応する回路電流Ｉと
を前記式に代入し、次の点弧角αとの関係式として求め
ることができる。
角の実測値ｕとそのときの回路電流Ｉと点弧パルスの点
弧角αとから、次式に定義する係数Ｋを求め、 Ｋ＝１／Ｉ｛cosα−cos（α＋ｕ）｝ 該係数Ｋを前記交流部電圧の波形歪を考慮して予め定め
た補正係数に基づいて補正し、 該補正された係数Ｋと電流指令に対応する回路電流Ｉと
を前記式に代入し、次の点弧角αとの関係式として求め
ることができる。
ここで、本発明に用いられる理論について、第10図〜第
12図を参照しながら説明する。
12図を参照しながら説明する。
第10図に示すように、交流電源eu-vが交流側インダクタ
ンスLAを介してサイリスタUP,VP,UN,VNからなるサイリ
スタ変換器の交流端に接続され、そのサイリスタ変換器
の直流端に負荷Ｍが接続されて構成されている。
ンスLAを介してサイリスタUP,VP,UN,VNからなるサイリ
スタ変換器の交流端に接続され、そのサイリスタ変換器
の直流端に負荷Ｍが接続されて構成されている。
第10図の回路において、サイリスタ変換器にゲートパル
スを与えて転流させたときの直流端電圧の波形図を第11
図に示す。ここで、点弧角をα、転流重なり角をｕ、転
流余裕角をγとすると、余裕角γは、第11図から理解で
きるように、 γ＝180゜−α−ｕ ……（１） この余裕角γは、サイリスタ変換器の転流を正常に行わ
せるための値で、一般にサイリスタのターンオフ時間を
基にして決定している。この値を確保するためには点弧
角αの許容最大値αmaxは、 αmax≦180゜−（γ＋ｕ） ……（２） でなければならない。
スを与えて転流させたときの直流端電圧の波形図を第11
図に示す。ここで、点弧角をα、転流重なり角をｕ、転
流余裕角をγとすると、余裕角γは、第11図から理解で
きるように、 γ＝180゜−α−ｕ ……（１） この余裕角γは、サイリスタ変換器の転流を正常に行わ
せるための値で、一般にサイリスタのターンオフ時間を
基にして決定している。この値を確保するためには点弧
角αの許容最大値αmaxは、 αmax≦180゜−（γ＋ｕ） ……（２） でなければならない。
一般に、交流側抵抗分は交流側リアクタンス分と比較す
ると十分小さいので、この交流抵抗分を省略すると、転
流重なり角ｕは、電源周波数をｆ〔Hz〕，交流側インダ
クタンスをLA〔Ｈ〕，回路電流をＩ〔Ａ〕，で電源電圧
実効値をＥ〔Ｖ〕とすると、 となり、この第（３）式より重なり角ｕは、 で表わされる。ここで上記の電源周波数f,インダクタン
スLA,電源電圧実効値E,回路電流Ｉに正しい値を代入で
きれば、ｕは正確に求まり、結果として、第（２）式に
示すαmaxは適切な値となり、サイリスタ変換器のもつ
能力を最大に発揮させることができる。
ると十分小さいので、この交流抵抗分を省略すると、転
流重なり角ｕは、電源周波数をｆ〔Hz〕，交流側インダ
クタンスをLA〔Ｈ〕，回路電流をＩ〔Ａ〕，で電源電圧
実効値をＥ〔Ｖ〕とすると、 となり、この第（３）式より重なり角ｕは、 で表わされる。ここで上記の電源周波数f,インダクタン
スLA,電源電圧実効値E,回路電流Ｉに正しい値を代入で
きれば、ｕは正確に求まり、結果として、第（２）式に
示すαmaxは適切な値となり、サイリスタ変換器のもつ
能力を最大に発揮させることができる。
しかしながら、従来技術では前述したとおり電流Ｉにつ
いては制御変数ゆえ正確な値を常時認識しているもの
の、他の周波数f,インダクタンスLA,電圧Ｅについては
供給情報ゆえ設計値を用いざるを得ず、設計誤差や電源
電圧誤差（波型歪分を含む）を考慮して余裕をとらざる
を得なかった。そのため、発生すると思われる転流重な
り角ｕの計算値は実際値より大きくせざるを得ず、第
（２）式のαmaxは余裕をもたせた小さい値となり、結
果として、サイリスタ変換器の能力を制限して使用せざ
るを得なかった。加えて、実際の供給電流は歪を含んだ
波形であることがほとんどであるため、この傾向が特に
強かった。
いては制御変数ゆえ正確な値を常時認識しているもの
の、他の周波数f,インダクタンスLA,電圧Ｅについては
供給情報ゆえ設計値を用いざるを得ず、設計誤差や電源
電圧誤差（波型歪分を含む）を考慮して余裕をとらざる
を得なかった。そのため、発生すると思われる転流重な
り角ｕの計算値は実際値より大きくせざるを得ず、第
（２）式のαmaxは余裕をもたせた小さい値となり、結
果として、サイリスタ変換器の能力を制限して使用せざ
るを得なかった。加えて、実際の供給電流は歪を含んだ
波形であることがほとんどであるため、この傾向が特に
強かった。
第12図は、供給される電源電圧波形が、他のサイリスタ
変換器により歪んでいる場合において、転流重なり角ｕ
が、第（４）式に染し計算値と異なってしまうことを説
明するために用いる図である。
変換器により歪んでいる場合において、転流重なり角ｕ
が、第（４）式に染し計算値と異なってしまうことを説
明するために用いる図である。
第12図において、（ａ）は第10図の供給電源電圧eu-vの
波形，（ｂ）は第10図の交流入力電圧e1の派型，（ｅ）
は（ａ）の拡大波形，（ｄ）は第10図のサイリスタUp,
サイリスタVNに印加するゲートパルス、（ｅ）は第10図
のサイリスタUpに流れる電流波形，（ｆ）は第10図のサ
イリスタVpに流れる電流波形である。なお、（ｂ）のe1
の波形の点線および（ｅ）のIUPの点線は（ａ）のeu-v
に波形歪のない場合を示す。
波形，（ｂ）は第10図の交流入力電圧e1の派型，（ｅ）
は（ａ）の拡大波形，（ｄ）は第10図のサイリスタUp,
サイリスタVNに印加するゲートパルス、（ｅ）は第10図
のサイリスタUpに流れる電流波形，（ｆ）は第10図のサ
イリスタVpに流れる電流波形である。なお、（ｂ）のe1
の波形の点線および（ｅ）のIUPの点線は（ａ）のeu-v
に波形歪のない場合を示す。
ここで、第12図（ａ）に示す歪を含んだ電圧波形の場合
の転流重なり角ｕを求めてみる。便宜上θ１〜θ２の区
間において歪のない正弦波に対し１／ｎに低下している
場合について求める。
の転流重なり角ｕを求めてみる。便宜上θ１〜θ２の区
間において歪のない正弦波に対し１／ｎに低下している
場合について求める。
よく知られているように転流重なり角ｕは、転流時の電
流が転流前の電流と等しくなる時間を角度で表わしたも
のである。
流が転流前の電流と等しくなる時間を角度で表わしたも
のである。
今、α（（ｅ）の点）で転流が開始されものとし、時
間をｔとすると、その電流ｉは （ｉ）α／ω≦ｔ≦θ１／ωにおいて、 であり、したがって、 となる。
間をｔとすると、その電流ｉは （ｉ）α／ω≦ｔ≦θ１／ωにおいて、 であり、したがって、 となる。
（ii）θ１／ω≦ｔ≦θ２／ωにおいて、 であり、したがって、 となる。
（iii）θ２／ω≦ｔ≦π／ωにおいて、 となり、ｔ≧θ２／ωにｉ＝Ｉになるとすると ωｔ＝α＋ｕで表わせ、 となる。ω＝２πｆを代入し、第（３）式の形にする
と、 となる。これを変形すると、 となる。もし、波形歪がないとすると、ｎ＝１になるの
で、この条件下では第（12）式は第（４）式に等しくな
る。cosθ１＞cosθ2,n＞１であることにより、歪波形
においては第（12）式の右辺は第（４）式の右辺より大
となるので、「第（12）式のｕ）＞（第（４）式の
ｕ）」となる。
と、 となる。これを変形すると、 となる。もし、波形歪がないとすると、ｎ＝１になるの
で、この条件下では第（12）式は第（４）式に等しくな
る。cosθ１＞cosθ2,n＞１であることにより、歪波形
においては第（12）式の右辺は第（４）式の右辺より大
となるので、「第（12）式のｕ）＞（第（４）式の
ｕ）」となる。
以上のことより、従来から知られている第（３）式ある
いは第（４）式を用いて転流余裕角ｕを推定すること
は、電源波形歪の影響で誤差が大きくなり、実用上大き
な問題である。
いは第（４）式を用いて転流余裕角ｕを推定すること
は、電源波形歪の影響で誤差が大きくなり、実用上大き
な問題である。
この問題を解消するには、第（11）式の右辺第２項であ
る の値を、転流重なりｕを測定することにより、第（３）
式および第（11）式より求めることができる。
る の値を、転流重なりｕを測定することにより、第（３）
式および第（11）式より求めることができる。
つまり、回路インピーダンス係数の実測値KRとして、第
（11）式の右辺を電流Ｉで除算したものを定義すると、 となり、 一方、回路インピーダンス係数の計算値KTは、第（３）
式の右辺を電流Ｉで除算したもので、 となる。
（11）式の右辺を電流Ｉで除算したものを定義すると、 となり、 一方、回路インピーダンス係数の計算値KTは、第（３）
式の右辺を電流Ｉで除算したもので、 となる。
ここでKRは、第（11）式，第（13）式より となり、ここに点弧角α，実測転流重なり角ｕ（測定法
は後述）、電流Ｉを代入すればKRは求まる。ここで求め
たKRと計算値KTを用いて、回路インピーダンス係数Ｋを
次式で求める。
は後述）、電流Ｉを代入すればKRは求まる。ここで求め
たKRと計算値KTを用いて、回路インピーダンス係数Ｋを
次式で求める。
Ｋ＝KT＋ｋ（KR−KT） ……（17） ここで、ｋは補正係数で、実測値KRと計算値KTの差の補
正割合を示すもので、波形歪の割合によるがｋ＝0.7〜
0.8にするのが望ましい。また、波形歪のない場合には
ｋ＝1.0とすることにより最適な補正ができる。
正割合を示すもので、波形歪の割合によるがｋ＝0.7〜
0.8にするのが望ましい。また、波形歪のない場合には
ｋ＝1.0とすることにより最適な補正ができる。
第（17）式のＫを用いれば、次に発生すると思われる転
流重なり角ｕは下記第（18）式により求めることかでき
る。
流重なり角ｕは下記第（18）式により求めることかでき
る。
ｕ＝cos-1｛cosα−KI｝−α ……（18） ここで、第（１）式より、 α＋ｕ＝180゜−γ ……（19） であるから、 cosα−cos（α＋ｕ）＝KI ……（20） となる。
ここで、最小限のγ＝γminを確保できるα＝αmaxは、 αmax＋ｕ＝180゜−γmin ……（21） であるから、 cosαmax−cos（180゜−γmin）＝KI ……（22） となり、したがって、 cosαmax＝KI−cosγmin ……（23） となる。
これより許容される点弧角αの最大値αmaxは、 αmax＝cos-1（KI−cosγmin） ……（24） となる。γminは必要な転流余裕角,Kは第（17）式より
求めた値であり、Ｉは回路電流である。
求めた値であり、Ｉは回路電流である。
上述したことを言い換えれば、転流重なり角を実測し、
次のゲートパルスの点弧角制御に際し、式（16）〜（2
0）により、転流重なり角の実測値ｕと、電流指令に対
応する回路電流Ｉと、予め設定された交流部電圧の波形
歪に係る補正係数ｋとに基づいて、次の転流時の転流重
なり角を推定し、式（21）〜（24）により、転流重なり
角の推定値ｕと必要な転流余裕角γminとから、点弧角
の許容最大値αmaxを求め、次の点弧制御に係る点弧角
αを、αmax以下に制限するようにしたのである。
次のゲートパルスの点弧角制御に際し、式（16）〜（2
0）により、転流重なり角の実測値ｕと、電流指令に対
応する回路電流Ｉと、予め設定された交流部電圧の波形
歪に係る補正係数ｋとに基づいて、次の転流時の転流重
なり角を推定し、式（21）〜（24）により、転流重なり
角の推定値ｕと必要な転流余裕角γminとから、点弧角
の許容最大値αmaxを求め、次の点弧制御に係る点弧角
αを、αmax以下に制限するようにしたのである。
このように転流重なり角ｕを実測することにより、サイ
リスタ変換器の能力を最大にひき出せることが理解でき
た。
リスタ変換器の能力を最大にひき出せることが理解でき
た。
それでは、かかる理論を具体化した実施例について以下
に説明することにする。
に説明することにする。
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明の実施例を示すブロック図である。
第１図の構成について以下説明する。１は電源トラン
ス,2は電力半導体変換素子を用いたサイリスタ変換器,3
は電動機,4は電動機の界磁巻線,5は変流器、６はマイク
ロプロセッサ,7はバスライン,8はメモリ,9はゲートパル
ス発生器,10はアナログディジタル変換器,11は整流器,1
2は転流重なり角を測定するカウンタである。
ス,2は電力半導体変換素子を用いたサイリスタ変換器,3
は電動機,4は電動機の界磁巻線,5は変流器、６はマイク
ロプロセッサ,7はバスライン,8はメモリ,9はゲートパル
ス発生器,10はアナログディジタル変換器,11は整流器,1
2は転流重なり角を測定するカウンタである。
次に第１図に示す装置の動作を簡単に説明する。
マイクロプロセッサ６はメモリ８に蓄えられている処理
内容をバスライン７を通してとり出し、その内容に従っ
て演算や他プロセス信号の入・出力処理を行っている。
電流制御であれば、あらかじめ与えられている電流指令
値と、変流器５と整流器11及びアナログディジタル変換
器10を通して入力された電流帰還値とを比較演算し、所
定の制御ゲインを乗算しその信号をゲートパルス発生器
９に出力する。ゲートパルス発生器９は与えられた信号
に見合う点弧角のゲートパルスをサイリスタ変換器２に
出力する。その結果、電源トランス1,変流器5,サイリス
タ変換器2,電動機３を通して電流が流れ、その電流がま
たアナログディジタル変換器10を通して入力され、制御
が続行される。最終的には、この電流が電流指令と等し
くなるように制御される。なお、転流重なり角を測定す
るカウンタについては、次に説明する。
内容をバスライン７を通してとり出し、その内容に従っ
て演算や他プロセス信号の入・出力処理を行っている。
電流制御であれば、あらかじめ与えられている電流指令
値と、変流器５と整流器11及びアナログディジタル変換
器10を通して入力された電流帰還値とを比較演算し、所
定の制御ゲインを乗算しその信号をゲートパルス発生器
９に出力する。ゲートパルス発生器９は与えられた信号
に見合う点弧角のゲートパルスをサイリスタ変換器２に
出力する。その結果、電源トランス1,変流器5,サイリス
タ変換器2,電動機３を通して電流が流れ、その電流がま
たアナログディジタル変換器10を通して入力され、制御
が続行される。最終的には、この電流が電流指令と等し
くなるように制御される。なお、転流重なり角を測定す
るカウンタについては、次に説明する。
第２図は、転流重なり角ｕを測定するカウンタ12の構成
を示すブロック図であり、第３図は第２図の各部の波形
を示した図である。
を示すブロック図であり、第３図は第２図の各部の波形
を示した図である。
第２図の構成において第１図と同一構成要素には第１図
にて説明したものと同一符号を付すことにする。第２図
において、21は交流電源,22は交流側インダクタンスLA
〔Ｈ〕,23は印加電圧波形のレベルの検出するレベル検
出回路（レベル検出回路23において、24は電流制限抵抗
器,25は整流回路,26はツエナーダイオード,27はホトカ
プラ,28は抵抗器である。）、31は論理和回路,32は論理
積回路,33は信号ホールド回路,34は反転回路,35はカウ
ンタ,36はディジタル出力回路である。
にて説明したものと同一符号を付すことにする。第２図
において、21は交流電源,22は交流側インダクタンスLA
〔Ｈ〕,23は印加電圧波形のレベルの検出するレベル検
出回路（レベル検出回路23において、24は電流制限抵抗
器,25は整流回路,26はツエナーダイオード,27はホトカ
プラ,28は抵抗器である。）、31は論理和回路,32は論理
積回路,33は信号ホールド回路,34は反転回路,35はカウ
ンタ,36はディジタル出力回路である。
第３図を用いて第２図の動作を説明する。
第３図（ａ）は、点弧角α，転流重なり角ｕにおける直
流出力電圧eDCの波形，（ｂ）は第２図のサイリスタ2a
（Up），サイリスタ2d（VN）に印加するゲートパルス，
（ｃ）は第２図のサイリスタ2b（UN），サイリスタ2c
（Vp）に印加するゲードパルス，（ｄ）は第２図のサイ
リスタ変換器２の交流入力電圧e1の波形，（ｅ）は第２
図の44における波形，（ｆ）は第２図の45における波
形，（ｇ）は第２図の47における波形，（ｈ）は第２図
のカウンタ35の値である。第３図（ａ）〜（ｄ）の波形
は周知なので説明を省略する。第２図のレベル検出回路
23は、第３図（ｄ）の波形のレベルをツエナーダイオー
ド26で検出（第３図（ｄ）の判定レベル）し、入力電圧
がこれ以上のときにホトカプラ27に電流を流す働きをす
る。その結果、レベル検出回路23の出力信号44は、第３
図の（ｅ）の如き波形となる。この波形から転流重なり
角ｕの部分のみをとり出すために、回路要素31〜33が設
けられている。論理和回路31は、サイリスタUp,VNのゲ
ートパルス41と、サイリスタUN,Vpのゲートパルス42の
論理和をとり、その出力信号43と出力信号44との論理積
を論理積回路32でとる。第３図（ｆ）はその論理積回路
32の出力である。信号ホールド回路33は、端子Ｔに印加
される信号45の立上り時に端子Ｄに印加される信号ホー
ルドし、端子１に出力する回路であり、端子Ｃの信号が
“1"になったとき出力端子１をクリア（“0"）にする回
路である。よって第３図（ｅ），（ｆ）に示す信号44,4
5および信号44を反転した信号46を端子D,T,Cに印加する
とその出力47は第３図（ｇ）となる。カウンタ35は、信
号47が“1"のとき、クロック信号48を計数する回路で、
信号49によりリセットするものである。よって、カウン
タ値は第３図（ｈ）のようになる。なお、信号43と44を
論理積回路32で論理積をとったのは、転流以外の外乱で
レベル検出回路23の出力信号44が“1"になることがある
ため、転流の開始条件であるゲートパルス41,42の出力
タイミングにあわせて、出力信号44をＴ端子に入力させ
るようにしたのである。
流出力電圧eDCの波形，（ｂ）は第２図のサイリスタ2a
（Up），サイリスタ2d（VN）に印加するゲートパルス，
（ｃ）は第２図のサイリスタ2b（UN），サイリスタ2c
（Vp）に印加するゲードパルス，（ｄ）は第２図のサイ
リスタ変換器２の交流入力電圧e1の波形，（ｅ）は第２
図の44における波形，（ｆ）は第２図の45における波
形，（ｇ）は第２図の47における波形，（ｈ）は第２図
のカウンタ35の値である。第３図（ａ）〜（ｄ）の波形
は周知なので説明を省略する。第２図のレベル検出回路
23は、第３図（ｄ）の波形のレベルをツエナーダイオー
ド26で検出（第３図（ｄ）の判定レベル）し、入力電圧
がこれ以上のときにホトカプラ27に電流を流す働きをす
る。その結果、レベル検出回路23の出力信号44は、第３
図の（ｅ）の如き波形となる。この波形から転流重なり
角ｕの部分のみをとり出すために、回路要素31〜33が設
けられている。論理和回路31は、サイリスタUp,VNのゲ
ートパルス41と、サイリスタUN,Vpのゲートパルス42の
論理和をとり、その出力信号43と出力信号44との論理積
を論理積回路32でとる。第３図（ｆ）はその論理積回路
32の出力である。信号ホールド回路33は、端子Ｔに印加
される信号45の立上り時に端子Ｄに印加される信号ホー
ルドし、端子１に出力する回路であり、端子Ｃの信号が
“1"になったとき出力端子１をクリア（“0"）にする回
路である。よって第３図（ｅ），（ｆ）に示す信号44,4
5および信号44を反転した信号46を端子D,T,Cに印加する
とその出力47は第３図（ｇ）となる。カウンタ35は、信
号47が“1"のとき、クロック信号48を計数する回路で、
信号49によりリセットするものである。よって、カウン
タ値は第３図（ｈ）のようになる。なお、信号43と44を
論理積回路32で論理積をとったのは、転流以外の外乱で
レベル検出回路23の出力信号44が“1"になることがある
ため、転流の開始条件であるゲートパルス41,42の出力
タイミングにあわせて、出力信号44をＴ端子に入力させ
るようにしたのである。
第４図は、第（17）式に示す係数Ｋを求めるための処理
フローチャートであり、マイクロプロセッサ６において
実行される。これの起動タイミングは、第２図の信号47
が“0"の区間であればよい。具体的には、電流波形が零
点を横切った時点か、あるいは、第２図の信号47が“0"
になった時点等を用いればよい。第３図（ｈ）は前者を
起動タイミングとした図である。
フローチャートであり、マイクロプロセッサ６において
実行される。これの起動タイミングは、第２図の信号47
が“0"の区間であればよい。具体的には、電流波形が零
点を横切った時点か、あるいは、第２図の信号47が“0"
になった時点等を用いればよい。第３図（ｈ）は前者を
起動タイミングとした図である。
ブロック51において、第２図のカウンタ35の値を読み込
む処理をする。ブロック52において、カウンタ値、クロ
ック周波数、電源周波数より転流重なり角ｕを第（25）
式で演算する。
む処理をする。ブロック52において、カウンタ値、クロ
ック周波数、電源周波数より転流重なり角ｕを第（25）
式で演算する。
ここで、f:電源周波数（Hz） fc:クロック周波数（Hz） n:カウンタ値 ブロック54では、このｕと回路電流Ｉ、点弧角α、補正
係数ｋを用いて第（16）式、第（17）式より係数Ｋを求
める。ブロック53は、この演算誤差が大きくなるのを防
止するためのもので、Ｉが一定値Icより小さいとき、ブ
ロック54をブロック55に切換えて、代わりにＫ＝Kc（一
定値）とする。ブロック56では、カウンタ35をクリアす
る処理で、第２図のデジタル出力回路36からの出力49で
クリア処理を行う。
係数ｋを用いて第（16）式、第（17）式より係数Ｋを求
める。ブロック53は、この演算誤差が大きくなるのを防
止するためのもので、Ｉが一定値Icより小さいとき、ブ
ロック54をブロック55に切換えて、代わりにＫ＝Kc（一
定値）とする。ブロック56では、カウンタ35をクリアす
る処理で、第２図のデジタル出力回路36からの出力49で
クリア処理を行う。
第５図は電流制御の処理フローチャートで、起動タイミ
ングは特に規定しない。
ングは特に規定しない。
ブロック61は電流制御演算で与えられた電流指令と回路
電流が等しくなるように点弧角αを演算処理する。ブロ
ック62では、第（16）と（17）式で求めたＫと、回路電
流Ｉとを用いて第（24）式よりαmaxを求める処理をす
る。ブロック63では、ブロック61で演算した点弧角αと
ブロック62で演算したαmaxを比較する処理を行う。
電流が等しくなるように点弧角αを演算処理する。ブロ
ック62では、第（16）と（17）式で求めたＫと、回路電
流Ｉとを用いて第（24）式よりαmaxを求める処理をす
る。ブロック63では、ブロック61で演算した点弧角αと
ブロック62で演算したαmaxを比較する処理を行う。
ブロック64では、α＞αmaxのとき、α＝αmaxとする処
理をする。ブロック65では、点弧角αでゲートパルスを
発生する処理をする。これにより、電流制御演算で求め
た点弧角αが転流余裕角γminを確保できない値のと
き、これを確保できるαに補正することにより、正常な
流電動作を行える。
理をする。ブロック65では、点弧角αでゲートパルスを
発生する処理をする。これにより、電流制御演算で求め
た点弧角αが転流余裕角γminを確保できない値のと
き、これを確保できるαに補正することにより、正常な
流電動作を行える。
従来技術においては、前述するαmaxの演算値が設計誤
差や電源電圧誤差（波形歪分を含む）を考慮した余裕の
ある値を用いていたため、第５図のブロック64で補正さ
れることが多かったので、サイリスタ変換器のもつ能力
を制限して使用せざるを得なかった。
差や電源電圧誤差（波形歪分を含む）を考慮した余裕の
ある値を用いていたため、第５図のブロック64で補正さ
れることが多かったので、サイリスタ変換器のもつ能力
を制限して使用せざるを得なかった。
これに対し本実施例を用いれば、常時適正なαmaxで判
定できるため、サイリスタ変換器のもつ能力をフルに使
用できる。このことは電源電圧の低減を可能にするの
で、 （１） 電源トランス容量を低減（約10％）でき、 （２） 力率を改善（約10％）でき、 （３） 低耐圧（約10％）のサイリスタ素子を使用で
き、 （４） サイリスタの転流動作時に発生する各種損失を
低減（約20％）することができる等の効果がある。上記
（１）〜（３）は、電圧にほぼ比例、（４）は電圧の二
乗に比例の関係がある。
定できるため、サイリスタ変換器のもつ能力をフルに使
用できる。このことは電源電圧の低減を可能にするの
で、 （１） 電源トランス容量を低減（約10％）でき、 （２） 力率を改善（約10％）でき、 （３） 低耐圧（約10％）のサイリスタ素子を使用で
き、 （４） サイリスタの転流動作時に発生する各種損失を
低減（約20％）することができる等の効果がある。上記
（１）〜（３）は、電圧にほぼ比例、（４）は電圧の二
乗に比例の関係がある。
なお、本発明は単相回路にて説明したが、三相回路にお
いても同様な処理で同一効果を出すことができる。ま
た、第２図に示すレベル検出回路23において、ツエナー
ダイオード26を用いて説明したが、同様の効果を発揮す
る比較器や、ダイオードの電圧降下を用いてもよい。ま
た、転流重なり角時間の測定をカウンタで行ったが、第
２図の信号47をディジタル入力しソフト処理のループ回
数で等価的に行ってもよい。
いても同様な処理で同一効果を出すことができる。ま
た、第２図に示すレベル検出回路23において、ツエナー
ダイオード26を用いて説明したが、同様の効果を発揮す
る比較器や、ダイオードの電圧降下を用いてもよい。ま
た、転流重なり角時間の測定をカウンタで行ったが、第
２図の信号47をディジタル入力しソフト処理のループ回
数で等価的に行ってもよい。
次に、本発明の第２実施例について第６図及び第７図を
用いて説明する。
用いて説明する。
第６図が第２図の実施例と異なるところは、レベル検出
回路23の入力信号であるサイリスタ変換器２の入力電圧
を、サイリスタ2a（Up）の両端に変更し、論理積回路32
の１つの入力信号を43からUN,Vpゲートパルス42に変更
した点にある。第６図中の番号で第２図と同一番号は同
一品である。第２図の説明に第３図を用いたと同様に第
７図を用いて第６図の動作について説明する。
回路23の入力信号であるサイリスタ変換器２の入力電圧
を、サイリスタ2a（Up）の両端に変更し、論理積回路32
の１つの入力信号を43からUN,Vpゲートパルス42に変更
した点にある。第６図中の番号で第２図と同一番号は同
一品である。第２図の説明に第３図を用いたと同様に第
７図を用いて第６図の動作について説明する。
第７図（ａ）〜（ｃ）は第３図と同一である。第７図
（ｄ）は第６図のサイリスタ2a（Up）の両端電圧波形
（第６図のサイリスタ2dの両端も同一波形となる）、第
７図（ｅ）の波形は第６図の44における波形、（ｆ）は
第６図の45における波形、（ｇ）は第６図の47における
波形、（ｈ）は第６図のカウンタ35の値である。第６図
44の波形は、第７図（ｄ）の波形を第６図における回路
23でレベル判定したもので、第７図（ｅ）となる。第６
図の45の波形は、第７図（ｃ）信号41と（ｅ）の論理積
ゆえ、第７図（ｆ）となる。第６図の47の波形は第２図
の信号ホールド回路33の動作と同様にして第７図（ｇ）
となる。その結果第６図のカウンタ35の値は、第２図と
同様にして第７図（ｈ）となる。
（ｄ）は第６図のサイリスタ2a（Up）の両端電圧波形
（第６図のサイリスタ2dの両端も同一波形となる）、第
７図（ｅ）の波形は第６図の44における波形、（ｆ）は
第６図の45における波形、（ｇ）は第６図の47における
波形、（ｈ）は第６図のカウンタ35の値である。第６図
44の波形は、第７図（ｄ）の波形を第６図における回路
23でレベル判定したもので、第７図（ｅ）となる。第６
図の45の波形は、第７図（ｃ）信号41と（ｅ）の論理積
ゆえ、第７図（ｆ）となる。第６図の47の波形は第２図
の信号ホールド回路33の動作と同様にして第７図（ｇ）
となる。その結果第６図のカウンタ35の値は、第２図と
同様にして第７図（ｈ）となる。
以上より、第４図，第５図の処理フローチャートの処理
を行うことにより第２図及び第３図と同一の効果が得ら
れる。ただし、第４図の起動タイミングは、電源波形一
周期に対して１回となり、第２回に対して転流重なり角
の実測による係数Ｋの演算間隔が２倍になるが、電源電
圧の波形歪が１／２サイクルで大差なければ、同一の効
果が得られる。
を行うことにより第２図及び第３図と同一の効果が得ら
れる。ただし、第４図の起動タイミングは、電源波形一
周期に対して１回となり、第２回に対して転流重なり角
の実測による係数Ｋの演算間隔が２倍になるが、電源電
圧の波形歪が１／２サイクルで大差なければ、同一の効
果が得られる。
次に、本発明の第３実施例のついて第８図及び第９図を
用いて説明する。
用いて説明する。
第８図が第２図の実施例と異なるところは、レベル検出
回路23の入力信号を交流側インダクタンス22の両端から
取り込むようにすると共に、信号44と46の関係を作る反
転回路34の位置を図示のように変更した点にある。第８
図中の番号で第２図と同一の番号は同一品である。第２
図の説明に第３図を用いたと同様に、第９図を用いて第
８図の動作について説明する。
回路23の入力信号を交流側インダクタンス22の両端から
取り込むようにすると共に、信号44と46の関係を作る反
転回路34の位置を図示のように変更した点にある。第８
図中の番号で第２図と同一の番号は同一品である。第２
図の説明に第３図を用いたと同様に、第９図を用いて第
８図の動作について説明する。
第９図（ａ）〜（ｃ）は第３図と同一である。第９図
（ｄ）は、交流電源21から第３図（ｄ）を差し引いた波
形、第９図（ｅ）は第８図のレベル検出回路23の出力を
反転回路34で反転した信号44の波形、（ｆ）の第８図の
45の波形、（ｇ）は第８図の47の波形、（ｈ）は第８図
のカウンタ35の値である。第２図と同様にして、第８図
の信号44,45より得られる信号47の波形が第２図の信号4
7と同一になることにより、得られるカウンタ35の値も
第２図と同一になり、第４図，第５図の処理フローチャ
ートの処理を行うことにより、第２図及び第３図の実施
例と同一の効果を得ることができる。
（ｄ）は、交流電源21から第３図（ｄ）を差し引いた波
形、第９図（ｅ）は第８図のレベル検出回路23の出力を
反転回路34で反転した信号44の波形、（ｆ）の第８図の
45の波形、（ｇ）は第８図の47の波形、（ｈ）は第８図
のカウンタ35の値である。第２図と同様にして、第８図
の信号44,45より得られる信号47の波形が第２図の信号4
7と同一になることにより、得られるカウンタ35の値も
第２図と同一になり、第４図，第５図の処理フローチャ
ートの処理を行うことにより、第２図及び第３図の実施
例と同一の効果を得ることができる。
以上述べたように本発明によれば、転流重なり角を実測
して常時適正なαmaxを求めることができるので、サイ
リスタ変換器の能力を最大に発揮させることができる。
して常時適正なαmaxを求めることができるので、サイ
リスタ変換器の能力を最大に発揮させることができる。
第１図は電動機制御のハード構成図、第２図は本発明の
第１実施例を示すブロック図、第３図は第２図の各部の
波形を示す波形図、第４図は回路インピーダンス係数の
演算を説明するために示すフローチャート、第５図は電
流制御の処理を説明するために示すフローチャート、第
６図は本発明の第２の実施例を示すブロック図、第７図
は第６図の各部の波形を示す波形図、第８図は本発明の
第３の実施例を示すブロック図、第９図は第８図の各部
の波形を示す波形図、第10図は本発明の理論を説明する
ために用いる回路を示す回路図、第11図は第10図の波形
の説明図、第12図は同理論の説明図である。 １……電源トランス、２……サイリスタ変換器、３……
電動機、４……電動機の界磁巻線、５……変流器、６…
…マイクロプロセッサ、７……バスライン、８……メモ
リ、９……ゲートパルス発生器、10……アナログディジ
タル変換器、11……整流器、12……カウンタ、21……交
流電源、22……交流側インダクタンス、23……レベル検
出回路、31……理論和回路、32……論理積回路、33……
信号ホールド回路、34……反転回路、35……カウンタ、
36……ディジタル出力回路。
第１実施例を示すブロック図、第３図は第２図の各部の
波形を示す波形図、第４図は回路インピーダンス係数の
演算を説明するために示すフローチャート、第５図は電
流制御の処理を説明するために示すフローチャート、第
６図は本発明の第２の実施例を示すブロック図、第７図
は第６図の各部の波形を示す波形図、第８図は本発明の
第３の実施例を示すブロック図、第９図は第８図の各部
の波形を示す波形図、第10図は本発明の理論を説明する
ために用いる回路を示す回路図、第11図は第10図の波形
の説明図、第12図は同理論の説明図である。 １……電源トランス、２……サイリスタ変換器、３……
電動機、４……電動機の界磁巻線、５……変流器、６…
…マイクロプロセッサ、７……バスライン、８……メモ
リ、９……ゲートパルス発生器、10……アナログディジ
タル変換器、11……整流器、12……カウンタ、21……交
流電源、22……交流側インダクタンス、23……レベル検
出回路、31……理論和回路、32……論理積回路、33……
信号ホールド回路、34……反転回路、35……カウンタ、
36……ディジタル出力回路。
Claims (2)
- 【請求項１】電流指令に基づいてサイリスタの点弧角を
制御し、負荷に供給する電力を制御するサイリスタ変換
器の制御装置において、 サイリスタ変換器の交流部電圧が設定電圧以下に低下し
たことを検出し、該低下検出信号とサイリスタのゲート
パルスとのアンド条件が成立したときを開始点として、
該低下検出信号が出力されている期間を計測して転流重
なり角を実測し、 次のゲートパルスの点弧角制御に際し、前記転流重なり
角の実測値と、電流指令に対応する回路電流と、前記転
流重なり角の実測時の点弧角と、予め設定された交流部
電圧の波形歪に係る補正係数とに基づいて、次の転流時
の転流重なり角を推定し、 該転流重なり角の推定値と必要な転流余裕角とから点弧
角の許容最大値を求め、 次の点弧制御に係る点弧角を前記許容最大値以下に制限
することを特徴とするサイリスタ変換器の制御装置。 - 【請求項２】前記転流重なり角の推定値は、前記転流重
なり角の実測値ｕとそのときの回路電流Ｉと点弧パルス
の点弧角αとから、次式に定義する係数Ｋを求め、 Ｋ＝１／Ｉ｛cosα−cos（α＋ｕ）｝ 該係数Ｋを前記交流部電圧の波形歪を考慮して予め定め
た補正係数に基づいて補正し、該補正された係数Ｋと電
流指令に対応する回路電流Ｉとを前記式に代入し、次の
点弧角αとの関係式として求められることを特徴とする
特許請求の範囲第１項記載のサイリスタ変換器の制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59160701A JPH0667209B2 (ja) | 1984-07-31 | 1984-07-31 | サイリスタ変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59160701A JPH0667209B2 (ja) | 1984-07-31 | 1984-07-31 | サイリスタ変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142281A JPS6142281A (ja) | 1986-02-28 |
| JPH0667209B2 true JPH0667209B2 (ja) | 1994-08-24 |
Family
ID=15720599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59160701A Expired - Lifetime JPH0667209B2 (ja) | 1984-07-31 | 1984-07-31 | サイリスタ変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667209B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116247952A (zh) * | 2023-05-08 | 2023-06-09 | 国网山西省电力公司临汾供电公司 | 一种三桥臂功率可控的三相桥式整流变换器 |
-
1984
- 1984-07-31 JP JP59160701A patent/JPH0667209B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6142281A (ja) | 1986-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771522B2 (en) | Inverter parallel operation system | |
| US4694383A (en) | Controller for a resonant converter | |
| US20020027791A1 (en) | Inverter parallel operation system | |
| EP0293869A2 (en) | Power conversion system | |
| JP2004185909A (ja) | 誘導加熱調理器 | |
| JPH0468866B2 (ja) | ||
| EP1204198B1 (en) | Method and system for detecting a zero current level in a line commutated converter | |
| JPH0667209B2 (ja) | サイリスタ変換器の制御装置 | |
| JP4693214B2 (ja) | インバータ装置 | |
| US6563722B1 (en) | System and method for compensating for line imbalances in line commutated converters | |
| JPH06237577A (ja) | コンデンサ充電電源装置 | |
| JP2906580B2 (ja) | 電源立ち上げ方法 | |
| JPH09200956A (ja) | 交直変換装置の高調波抑制協調制御装置 | |
| JP3206866B2 (ja) | インバータのデッドタイム補償方法 | |
| JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
| JPH06233546A (ja) | 電圧形インバータのｐｗｍ制御方法 | |
| JPS6395880A (ja) | 誘導電動機の制御装置 | |
| JPH01311889A (ja) | 誘導電動機の制御装置 | |
| JPS618678A (ja) | 直流値検出装置 | |
| JPH07114143B2 (ja) | 誘導加熱装置の不適性加熱物検出装置 | |
| JPS5889072A (ja) | 電力変換装置の電流断続検出方法 | |
| JPH0425660Y2 (ja) | ||
| KR940001785B1 (ko) | 3상 정류전압의 위상제어장치 | |
| JPS5911263B2 (ja) | 位相制御装置 | |
| JPH1141936A (ja) | サイリスタ変換器の点弧制御装置 |