JPH0669033B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0669033B2 JPH0669033B2 JP59111411A JP11141184A JPH0669033B2 JP H0669033 B2 JPH0669033 B2 JP H0669033B2 JP 59111411 A JP59111411 A JP 59111411A JP 11141184 A JP11141184 A JP 11141184A JP H0669033 B2 JPH0669033 B2 JP H0669033B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- layer
- etching
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 (1)発明の技術分野 本発明は,アルミニウム電極のパターニングに係り,特
に酸化膜上に形成されるアルミニウム電極をドライエッ
チングによりパターニングする際,酸化膜を荒らさない
半導体装置の製造方法に関するものである。Description: TECHNICAL FIELD The present invention relates to patterning of an aluminum electrode, and particularly to a semiconductor device which does not roughen an oxide film when patterning an aluminum electrode formed on an oxide film by dry etching. The present invention relates to a manufacturing method of.
(2)発明の背景 プレーナトランジスタ等の半導体装置の製造上,アルミ
ニウム電極の加工やフォトレジストの除去にエッチング
が繰返し行なわれる。通常このエッチングは不要のアル
ミニウムやフォトレジストを液体を用いて溶かすウェッ
トエッチングと不要のアルミニウムやフォトレジストを
フッ化炭素等のガス中で,プラズマを用いて除去するド
ライエッチングがある。(2) Background of the Invention In manufacturing a semiconductor device such as a planar transistor, etching is repeatedly performed for processing an aluminum electrode and removing a photoresist. Usually, this etching includes wet etching in which unnecessary aluminum or photoresist is dissolved using a liquid, and dry etching in which unnecessary aluminum or photoresist is removed using plasma in a gas such as fluorocarbon.
ドライエッチングは人手による薬品の純度等の管理が不
要で,作業工程を機械作業に置き換えることが簡単にで
きるので現在特に利用されている。Dry etching is currently used especially because it does not require manual control of chemical purity and can easily replace the work process with mechanical work.
(3)従来技術と問題点 第1図(a)〜(c)は半導体装置において,アルミニウム電
極をドライエッチングにより加工する製造プロセスを示
すものである。(3) Prior Art and Problems FIG. 1A to FIG. 1C show a manufacturing process for processing an aluminum electrode by dry etching in a semiconductor device.
まず,同図(a)に示すようにシリコン(Si)基板1上に形
成した酸化ケイ素(SiO2)の酸化膜2と酸化膜2の開口部
2a上にアルミニウム(Al)3を蒸着させ,アルミニ
ウム3上にアルミナ層4を自然酸化または陽極酸化によ
り形成し,さらにアルミナ層4上に電極として必要な部
分のみレジスト5と塗布してアルミニウム電極のパター
ニングを行う。次に同図(b)に示すように,レジスト5
が塗布されていない部分のアルミナ層4をドライエッチ
ングにより除去する。さらに同図(c)に示すプロセスで
レジストが塗布されていない部分のアルミニウム3をド
ライエッチングにより除去し,最後にレジスト5を除去
する。First, as shown in FIG. 1A, aluminum (Al) 3 is deposited on an oxide film 2 of silicon oxide (SiO 2 ) formed on a silicon (Si) substrate 1 and an opening 2a of the oxide film 2, An alumina layer 4 is formed on the aluminum 3 by natural oxidation or anodic oxidation, and a resist 5 is applied only to a portion of the alumina layer 4 necessary as an electrode to pattern the aluminum electrode. Next, as shown in FIG.
The portion of the alumina layer 4 not coated with is removed by dry etching. Further, in the process shown in FIG. 3C, the aluminum 3 in the portion not coated with the resist is removed by dry etching, and finally the resist 5 is removed.
以上のようなプロセスにより酸化膜2および酸化膜2の
開口部にアルミニウム3の電極パターニングを行なって
いた。The electrode patterning of the aluminum 3 is performed on the oxide film 2 and the opening of the oxide film 2 by the above process.
しかしながら,この際,ドライエッチングとして、アル
ミナの除去されにくいリアクティブイオンエッチング
(RIE)を用いるため,アルミニウム3表面に形成さ
れたアルミナ層4は同図(b)に示すように凹凸をもった
段差のあるエッチングが行なわれる。However, at this time, since reactive ion etching (RIE) in which alumina is hard to be removed is used as the dry etching, the alumina layer 4 formed on the surface of the aluminum 3 has unevenness as shown in FIG. Etching is performed.
さらにこの段差はアルミニウム3をエッチングする際,
絶縁層である酸化膜2まで影響し,同図(c)に示す様に
酸化膜2の表面に凹凸ができる。すなわち,ドライエッ
チング前の酸化膜2は4000Å程の厚さであるが,ドライ
エッチング後には凸部は約3000Å,凹部は約1000Åの厚
さとなる。この酸化膜2は半導体装置の絶縁層であり,
酸化膜2に凹凸が生じると凹部で絶縁不良を起こし短絡
の原因ともなる。Furthermore, this step is formed when etching aluminum 3.
The oxide film 2, which is an insulating layer, is also affected, so that the surface of the oxide film 2 becomes uneven as shown in FIG. That is, the oxide film 2 before dry etching has a thickness of about 4000Å, but after dry etching, the convex portion has a thickness of about 3000Å and the concave portion has a thickness of about 1000Å. This oxide film 2 is an insulating layer of a semiconductor device,
When the oxide film 2 has irregularities, insulation defects occur in the recesses, which also causes a short circuit.
また,酸化膜2に生じる凹部がシリコン基板1にまで達
することを少なくするためには,アルミニウム3のドラ
イエッチングの時間を微細に管理せねばならないという
欠点があった。Further, in order to reduce the number of recesses formed in the oxide film 2 reaching the silicon substrate 1, the dry etching time of the aluminum 3 must be finely controlled.
(4)発明の目的 本発明は,上述の従来の欠点に鑑み,アルミナ層をウェ
ットエッチングによって除去する工程と、引き続き前記
パターン膜をマスクとして、アルミニウムを除去するエ
ッチャントによって前記アルミニウム層全体の1/10
〜1/5の厚さの表面層をウェットエッチングする工程
と、前記パターン膜をマスクにしてアルミニウム層をド
ライエッチングによって除去し、前記パターン膜のパタ
ーンをアルミニウム層に転写する工程とを含む半導体装
置の製造方法を提供することを目的とする。(4) Object of the invention In view of the above-mentioned conventional drawbacks, the present invention provides a step of removing the alumina layer by wet etching, and subsequently, using the pattern film as a mask, an etchant for removing aluminum, 10
A semiconductor device including: a step of wet-etching a surface layer having a thickness of ⅕; and a step of removing the aluminum layer by dry etching using the pattern film as a mask and transferring the pattern of the pattern film to the aluminum layer. It aims at providing the manufacturing method of.
(5)発明の要点 上記目的は,本発明によれば,半導体基板の表面に絶縁
膜を形成し,該絶縁膜上にアルミニウム層を形成する工
程と,該アルミニウム層上に所定のパターン膜を形成し
該パターン膜をマスクにしてアルミニウム層表面のアル
ミナ層をウェットエッチングによって除去する工程と、
引き続き前記パターン膜をマスクとして、アルミニウム
を除去するエッチャントによって前記アルミニウム層の
表面層をウェットエッチングする工程と、前記パターン
膜をマスクにしてアルミニウム層をドライエッチングに
よって除去し、前記パターン膜のパターンをアルミニウ
ム層に転写する工程とを含む半導体装置の製造方法を提
供することによって達成される。(5) Essential Points of the Invention According to the present invention, the above object is to form an insulating film on the surface of a semiconductor substrate and to form an aluminum layer on the insulating film, and to form a predetermined pattern film on the aluminum layer. A step of forming and removing the alumina layer on the surface of the aluminum layer by wet etching using the pattern film as a mask;
Subsequently, using the pattern film as a mask, a step of wet-etching the surface layer of the aluminum layer with an etchant for removing aluminum, and the aluminum layer is removed by dry etching using the pattern film as a mask, and the pattern of the pattern film is aluminum. And a method of manufacturing a semiconductor device including the step of transferring to a layer.
(6)発明の実施例 以下,本発明の実施例を添付図面にしたがって詳述す
る。(6) Embodiments of the Invention Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
第2図において,シリコン基板6上に形成した酸化膜7
及び酸化膜7の開口部8に,同図(a)で示すプロセスで
アルミニウム9をたとえば1μm厚に蒸着させ,アルミ
ニウム9上にアルミナ層10を自然酸化または陽極酸化
により形成する。さらにアルミナ層10上に半導体装置
の電極として必要な部分のみレジスト11を塗布する。
次に同図(b)に示すプロセスで,アルミナを除去するエ
ッチャント(例えば酢酸とフッ化アンモニウムの混合溶
液等)を用いたウェットエッチングによりレジスト11
を塗布していない部分のアルミナ層10を除去する。こ
の時アルミナ層10を完全に除去するため,アルミニウ
ムを除去するエッチャント(例えば有機アルカリ系また
はリン酸等の溶液)を用いたウェットエッチングにより
アルミニウム9の表面も、その全体の厚さ1μmの1/
10〜1/5に相当する厚さ1000Å〜2000Å程度除去す
る。この際、アルミニウム9のほんのわずかな表面層だ
けをウェットエッチングするので、配線となるべきレジ
スト11下のアルミニウム9に対するサイドエッチング
の影響はほとんどない。さらに同図(c)に示すプロセス
でレジスト11が塗布されていない部分のアルミニウム
9をリアクティブイオンエッチングを用いたをドライエ
ッチングにより除去し,最後にレジスト11を除去す
る。In FIG. 2, the oxide film 7 formed on the silicon substrate 6
Aluminum 9 is vapor-deposited in the opening 8 of the oxide film 7 by the process shown in FIG. 3A to a thickness of 1 μm, for example, and an alumina layer 10 is formed on the aluminum 9 by natural oxidation or anodic oxidation. Further, a resist 11 is applied on the alumina layer 10 only in a portion required as an electrode of a semiconductor device.
Next, in the process shown in FIG. 2B, the resist 11 is formed by wet etching using an etchant for removing alumina (for example, a mixed solution of acetic acid and ammonium fluoride).
The part of the alumina layer 10 not coated with is removed. At this time, in order to completely remove the alumina layer 10, wet etching using an etchant for removing aluminum (for example, an organic alkaline solution or a solution of phosphoric acid or the like) is performed, so that the surface of the aluminum 9 also has a thickness of 1 / m of the total thickness of 1 μm.
A thickness of 1000Å to 2000Å corresponding to 10 to 1/5 is removed. At this time, since only a slight surface layer of the aluminum 9 is wet-etched, there is almost no influence of the side etching on the aluminum 9 under the resist 11 to be wiring. Further, in the process shown in FIG. 3C, the aluminum 9 in the portion where the resist 11 is not applied is removed by dry etching using reactive ion etching, and finally the resist 11 is removed.
以上のようなプロセスによりシリコン基板6上にアルミ
ニウム9の電極を設けることができる。An electrode of aluminum 9 can be provided on the silicon substrate 6 by the above process.
このようにアルミニウム9表面のアルミナ層10をまず
ウェットエッチングを行なうことにより除去すると,従
来アルミナ層10をドライエッチングによって除去する
際生じた凹凸は生じにくい。しかも、このウェットエッ
チング後、たとえアルミナ層10の一部がアルミニウム
9上に残留したとしても、引き続き、アルミニウムを除
去するエッチャントによってアルミニウム9の表面層を
ウェットエッチングすることにより、上記の残留したア
ルミナ層をリフトオフ工程的な効果(すなわち、上層が
残っていても、下層をエッチングすることで、上層をも
除去できること)によって完全に除去することができ
る。その結果、アルミニウム9の表面には、従来のよう
な凹凸が生じることはなくなり、十分な平坦性が得られ
る。Thus, if the alumina layer 10 on the surface of the aluminum 9 is removed by first performing wet etching, the unevenness generated when the conventional alumina layer 10 is removed by dry etching is unlikely to occur. Moreover, even after a part of the alumina layer 10 remains on the aluminum 9 after this wet etching, the surface layer of the aluminum 9 is subsequently wet-etched by an etchant that removes aluminum, so that the remaining alumina layer Can be completely removed by a lift-off process-like effect (that is, even if the upper layer remains, the upper layer can also be removed by etching the lower layer). As a result, the surface of the aluminum 9 does not have unevenness as in the conventional case, and sufficient flatness can be obtained.
このように、アルミニウム9の表面に凹凸が発生しない
ため、その後ドライエッチングを行なってアルミニウム
9を全て除去しても,酸化膜7の表面が凹凸になること
はない。したがって酸化膜7の表面は平坦であり,酸化
膜7の厚さは3000Å程度を有し酸化膜7の各部で一定厚
である。したがって外部の導電物質に対してアルミニウ
ム9の電極とシリコン6は確実な絶縁が行なわれる。As described above, since the surface of the aluminum 9 is not uneven, the surface of the oxide film 7 is not uneven even if the aluminum 9 is completely removed by dry etching thereafter. Therefore, the surface of the oxide film 7 is flat, the thickness of the oxide film 7 is about 3000 Å, and the thickness of each part of the oxide film 7 is constant. Therefore, the electrodes of aluminum 9 and silicon 6 are reliably insulated from the external conductive material.
(7)発明の効果 以上詳細に説明したように本発明によれば,半導体の絶
縁膜である酸化膜に凹凸が生じないので半導体装置の絶
縁を確実に行うことができる。(7) Effects of the Invention As described in detail above, according to the present invention, since the oxide film which is the insulating film of the semiconductor does not have unevenness, the semiconductor device can be reliably insulated.
また,酸化膜7に凹凸を生じないので,アルミニウム9
のドライエッチングのエッチング時間の管理が容易とな
る。Further, since the oxide film 7 does not have unevenness, aluminum 9
It becomes easy to control the etching time of the dry etching.
第1図(a)〜(c)は従来の半導体装置の製造工程図,第2
図(a)〜(c)は本発明の半導体装置の製造工程図である。 6……シリコン,7……酸化膜,9……アルミニウム,
10……アルミナ層,11……レジスト1 (a) to 1 (c) are manufacturing process diagrams of a conventional semiconductor device, and FIG.
(A)-(c) is a manufacturing process drawing of the semiconductor device of the present invention. 6 ... Silicon, 7 ... Oxide film, 9 ... Aluminum,
10 ... Alumina layer, 11 ... Resist
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−180149(JP,A) 特開 昭59−23876(JP,A) 特開 昭55−30826(JP,A) 特公 昭49−40844(JP,B2) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-57-180149 (JP, A) JP-A-59-23876 (JP, A) JP-A-55-30826 (JP, A) JP-B-49- 40844 (JP, B2)
Claims (1)
縁膜上にアルミニウム層を形成する工程と、該アルミニ
ウム層上に所定のパターン膜を形成し該パターン膜をマ
スクにしてアルミニウム層表面にアルミナ層をウェット
エッチングによって除去する工程と、引き続き前記パタ
ーン膜をマスクとして、アルミニウムを除去するエッチ
ャントによって前記アルミニウム層全体の1/10〜1
/5の厚さの表面層をウェットエッチングする工程と、
前記パターン膜をマスクにしてアルミニウム層をドライ
エッチングによって除去し、前記パターン膜のパターン
をアルミニウム層に転写する工程とを含む半導体装置の
製造方法。1. A step of forming an insulating film on a surface of a semiconductor substrate, forming an aluminum layer on the insulating film, and forming a predetermined pattern film on the aluminum layer and using the pattern film as a mask to form the aluminum layer. A step of removing the alumina layer on the surface by wet etching, and subsequently, using the pattern film as a mask, an etchant for removing aluminum is used to make 1/10 to 1/1 of the entire aluminum layer.
Wet-etching the surface layer having a thickness of / 5,
A step of removing the aluminum layer by dry etching using the pattern film as a mask, and transferring the pattern of the pattern film to the aluminum layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111411A JPH0669033B2 (en) | 1984-05-31 | 1984-05-31 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111411A JPH0669033B2 (en) | 1984-05-31 | 1984-05-31 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60254731A JPS60254731A (en) | 1985-12-16 |
| JPH0669033B2 true JPH0669033B2 (en) | 1994-08-31 |
Family
ID=14560476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111411A Expired - Lifetime JPH0669033B2 (en) | 1984-05-31 | 1984-05-31 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669033B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196016B2 (en) * | 2003-09-29 | 2007-03-27 | Hitachi Global Storage Technologies Netherlands, B.V. | Fabrication process for preparing recording head sliders made from silicon substrates with SiO2 overcoats |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180149A (en) * | 1981-04-30 | 1982-11-06 | Nec Corp | Manufacture of semiconductor device |
-
1984
- 1984-05-31 JP JP59111411A patent/JPH0669033B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60254731A (en) | 1985-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0135495B2 (en) | ||
| JPH0669033B2 (en) | Method for manufacturing semiconductor device | |
| JP2695919B2 (en) | Wiring pattern forming method | |
| JP2936265B2 (en) | Thin film etching method | |
| JPS614233A (en) | Etching method of transparent electrically conductive film | |
| KR100202657B1 (en) | Manufacturing method of transistor | |
| JPS6279625A (en) | Manufacture of semiconductor device | |
| JPS6261334A (en) | Pattern formation method | |
| JPH0289312A (en) | Manufacture of semiconductor device | |
| JPH0358531B2 (en) | ||
| JPS6336547A (en) | Manufacture of semiconductor device | |
| JPS61125015A (en) | Manufacture of semiconductor device | |
| JPS60261132A (en) | Manufacture of semiconductor device | |
| JPH023926A (en) | Forming method of wiring | |
| JPH06295888A (en) | Method for manufacturing semiconductor device | |
| JPH0286130A (en) | Manufacture of semiconductor device | |
| JPS6340367A (en) | Manufacture of semiconductor device | |
| JPS61166173A (en) | Thin film transistor device | |
| JPS6132427A (en) | Manufacture of semiconductor device | |
| JPH0744161B2 (en) | Method for manufacturing semiconductor device | |
| JPH05251425A (en) | Au film etching method | |
| JPS58154249A (en) | Preparation of semiconductor device | |
| JPS62147771A (en) | Manufacture of gto thyristor | |
| JPS6194327A (en) | Manufacture of semiconductor element | |
| JPS6346152B2 (en) |