Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH067565B2 - プロ−ビング方法 - Google Patents
[go: Go Back, main page]

JPH067565B2 - プロ−ビング方法 - Google Patents

プロ−ビング方法

Info

Publication number
JPH067565B2
JPH067565B2 JP25407386A JP25407386A JPH067565B2 JP H067565 B2 JPH067565 B2 JP H067565B2 JP 25407386 A JP25407386 A JP 25407386A JP 25407386 A JP25407386 A JP 25407386A JP H067565 B2 JPH067565 B2 JP H067565B2
Authority
JP
Japan
Prior art keywords
probing
area
wafer
sample
probed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25407386A
Other languages
English (en)
Other versions
JPS63107137A (ja
Inventor
武敏 糸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP25407386A priority Critical patent/JPH067565B2/ja
Publication of JPS63107137A publication Critical patent/JPS63107137A/ja
Publication of JPH067565B2 publication Critical patent/JPH067565B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] 本発明はウェハ上に形成されたチップの電気的特性をプ
ローバによって測定するためのプロービング方法に係
り、特にウェハの品質特性に応じてウェハの特定領域だ
けを効率良くプローブするためのプロービング方法に関
する。
[発明の技術的背景] ウェハ上のチップの電気的特性をプローバによって測定
していくプロービング工程において、通常はウェハ上の
チップをすべてプロービングし、それらチップを良品、
不良品に分別するのであるが、ウェハの種類によっては
歩留りが90数%以上の良品が殆んどというウェハや、
周辺部は殆んど不良品であることが明らかなウェハなど
があり、そのように良品、不良品の分布や確率がある程
度予測されるものについては中心部は良品とみなし周囲
のみ測定すればよい場合や周辺部は不良品とみなし中心
部のみ測定すればよい場合などがある。このように測定
領域(エリア)を限定してプロービングする方法として
は、従来配列するチップの行と列を指定し、行、列によ
って指定されたエリアをプロービングする方法が行われ
ていた。しかし、このような行、列の指定により限定さ
れるエリアはウェハを円周方向に区切るものではないか
ら前述のような円周方向のエリア限定を行ないたい場合
は、円周方向のエリアを含む行と列で指定しているた
め、実際に必要とされる範囲よりもかなり広い範囲でプ
ロービングしなければならず、効率のよいプロービング
を行えないという難点があった。
[発明の目的] 本発明は上記従来のプロービング方法の難点に鑑みなさ
れたもので、ウェハをドーナツ状にエリア指定すること
により、効率の良いプロービングを可能にしたプロービ
ング方法を提供せんとするものである。
更に本発明はサンプルのプロービングによって歩留りの
判定を行なうことにより、効率の良いプロービングを可
能にしたプロービング方法を提供せんとするものであ
る。[発明の概要] このような目的を達成するために本発明は被測定ウェハ
の半径より小さい値をセカンドプローブサイズとして指
定することにより、前記被測定ウエハを前記セカンドプ
ローブサイズの内側のエリアと外側のエリアに分け、該
エリアのうち一つを指定するか又はサンプルのプロービ
ングによる歩留り判定を行ない、前記エリアの指定又は
前記歩留り判定の結果に基き、前記内側のエリアのみ、
前記外側のエリアのみ、あるいは全エリアを選択的にプ
ローブする。
[発明の実施例] 以下、本発明のプロービング方法を図面に基き説明す
る。
本発明のプロービング方法を実施するため、プローバの
キーボードから内蔵CPUにセカンドプローブサイ
ズ、プロービングエリア(IN、OUT)、外側マ
ーキング(YES、NO)、パスリミット(良品の限
界値)、サンプル選択(0、1、2、3)が入力され
る。のセカンドプローブサイズは第1図に示すウェハ
1のウェハサイズRより小さい半径をセカンドプローブ
サイズγとして指定する。のプロービングエリア(I
N、OUT)でINを指定すると、ウェハ1のセカンド
プロービングサイズγの内側の領域1がプロービングさ
れ、OUTを指定すると外側のエリア12がプロービン
グされる。の外側マーキングは外側のエリアを無条件
にマーキングするか否かを指定する。のパスリミット
はのサンプル選択により選択した特定エリア(サンプ
ル)で歩留り判定を行う場合、その特定エリアにおける
良品の限界値を予め入力する。のサンプル選択はの
プロービングエリアのOUTが指定された時のみ入力で
き、 i)0指定時には外側エリア12のみ、 ii)1指定時には、オリフラに対して直角方向のセンタ
ーチップの列13のみ、 iii)2指定時には、オリフラに対して水平方向のセン
ターチップの行14のみ、 iv)3指定時には列13及び行14の十字の特定エリア
(サンプル)をそれぞれプロービングし、良品の数(Pa
ss数)とパスリミットで入力された値を比較し歩留りの
判定を行う。
次にプロービング方法を第2図のフローチャートに基き
説明する。
まずセカンドプローブサイズを指定する。そしてこれが
0である場合は普通の全面プロービングが行われる。セ
カンドプローブサイズが指定され、プロービングエリア
がINに指定されると外側マーキング(YES、NO)
の入力に基き、外側のエリア12を無条件でマーキング
するか、又はマーキングはしないでセカンドプローブサ
イズの内側のエリア11のみがプロービングされる。以
上は周辺部外側の歩留りが悪いことが明らかなウェハに
適用される。
次にプロービングエリアをOUTに指定した場合につい
て述べる。
この場合、サンプル選択を行い選択されたサンプルのプ
ロービングと歩留り判定を行う。すなわち、サンプル選
択が0指定時にはセカンドプローブサイズの外側12の
みサンプルとしてプロービングし、その時の数を予めパ
スリミットで入力されていた限界値と比較する。そして
このサンプルプロービング時の良品数が限界値より少な
い場合は内側のエリア12の歩留も良くないと判定し、
内側のエリア11を続けて測定する。外側エリア12の
良品数が限界値を越えている場合は内側のエリア11の
歩留りは100%とみなしそのウェハの測定を終了す
る。内側のエリアのついても歩留りを判定したい場合は
サンプル指定は1、2ないし3指定とする。
サンプル指定が1指定時には、オリフラに対して直角方
向のセンターチップの列13のみをプロービングし、そ
の時の良品の数がパスリミットに入力された限界値より
少ない場合は、全面のプロービングを行う。良品数が限
界値より多い場合は、外側エリア12のみプロービング
する。
サンプル指定の2指定時、3指定時も同様にセンターチ
ップの行14のみ、あるいは十字をプロービングして歩
留りを判定し、その結果に基き、全面プロービング又は
外側エリア12のみのプロービングを行う。
[発明の効果] 以上の説明からも明らかなように本発明のプロービング
方法においては、プロービングするエリアを円周方向に
指定すると共にサンプルプロービングによる歩留りの判
定をしてその結果に基き、指定したエリアのプロービン
グを行うようにしたので、ウエハの品質特性に合わせて
効率良くプロービングすることが可能となる。
【図面の簡単な説明】
第1図はウェハのエリアを示す図、第2図は本発明の一
実施例のフローチャートを示す図である。 10・・・・・ウェハ 11・・・・・セカンドプロービングサイズの内側エリ
ア 12・・・・・セカンドプロービングサイズの外側エリ
ア 13・・・・・センター列 14・・・・・センター行

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】被測定ウェハの半径より小さい値をセカン
    ドプローブサイズとして指定することにより、前記被測
    定ウェハを前記セカンドプローブサイズの内側のエリア
    と外側のエリアに分け、該エリアのうち一つを指定する
    か又はサンプリングのプロービングによる歩留り判定を
    行ない、前記エリアの指定又は前記歩留り判定の結果に
    基き、前記内側のエリアのみ、前記外側のエリアのみ、
    あるいは全エリアを選択的にプローブすることを特徴と
    するプロービング方法。
JP25407386A 1986-10-24 1986-10-24 プロ−ビング方法 Expired - Lifetime JPH067565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25407386A JPH067565B2 (ja) 1986-10-24 1986-10-24 プロ−ビング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25407386A JPH067565B2 (ja) 1986-10-24 1986-10-24 プロ−ビング方法

Publications (2)

Publication Number Publication Date
JPS63107137A JPS63107137A (ja) 1988-05-12
JPH067565B2 true JPH067565B2 (ja) 1994-01-26

Family

ID=17259844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25407386A Expired - Lifetime JPH067565B2 (ja) 1986-10-24 1986-10-24 プロ−ビング方法

Country Status (1)

Country Link
JP (1) JPH067565B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4864526B2 (ja) * 2006-04-27 2012-02-01 富士通セミコンダクター株式会社 検査方法、検査装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPS63107137A (ja) 1988-05-12

Similar Documents

Publication Publication Date Title
US5999003A (en) Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification
US5240866A (en) Method for characterizing failed circuits on semiconductor wafers
US7020860B1 (en) Method for monitoring and improving integrated circuit fabrication using FPGAs
JPH067565B2 (ja) プロ−ビング方法
US6038019A (en) Method for monitoring defects of semiconductor device
US20070126446A1 (en) Ground-signal-ground (gsg) test structure
US20030217317A1 (en) Method and apparatus for displaying test results and recording medium
JPH10242224A (ja) 半導体ウエハの特性テスト方法
CN115101509A (zh) 晶圆结构及芯片良率检测方法
US6440757B1 (en) Microelectronic fabrication die electrical probe apparatus electrical test method providing enhanced microelectronic fabrication die electrical test accuracy and efficiency
JP3012242B2 (ja) 半導体集積回路の製造方法
JP2519064B2 (ja) 半導体デバイスのパラメトリック検査方法
JPH08274139A (ja) 半導体装置の試験方法
JPH0352247A (ja) 半導体試験装置
JPS6247142A (ja) 半導体装置のマ−キング法
JPS6010716A (ja) 半導体ウエ−ハ試験方法
JPS6118859B2 (ja)
CN112687559B (zh) 晶圆检测方法
JPH04288811A (ja) 半導体装置の製造方法
JP2984155B2 (ja) ウエハのicチップ検査方法
Ross et al. A comprehensive sequential yield analysis methodology and the financial payback for higher yields
JPS62188241A (ja) 半導体装置の製造方法
KR940010645B1 (ko) 방사형 정합패턴
JPH0465143A (ja) ウェハテスト方法
JPS6224636A (ja) 半導体ウエ−ハ試験方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term