JPH0682678B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0682678B2 JPH0682678B2 JP62111050A JP11105087A JPH0682678B2 JP H0682678 B2 JPH0682678 B2 JP H0682678B2 JP 62111050 A JP62111050 A JP 62111050A JP 11105087 A JP11105087 A JP 11105087A JP H0682678 B2 JPH0682678 B2 JP H0682678B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- emitter
- electrode
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラトランジスタの製造方法に関する
ものである。
ものである。
従来の技術 半導体装置の動向は、高密度集積化と高速化・高周波化
にある。バイポーラトランジスタにおいて、高周波化を
考える場合の基本的性能因子は、遮断周波数ｔであ
る。ｔは一般につぎの式で表わされる。
にある。バイポーラトランジスタにおいて、高周波化を
考える場合の基本的性能因子は、遮断周波数ｔであ
る。ｔは一般につぎの式で表わされる。
ｔ＝1/（２πτec） ……（１） τec＝τｅ＋τｂ＋τｃ＋τｃ′ ……（２） ここで、τｅはエミッタ空乏層充電時間、τｂはベース
走行時間、τｃはコレクタ空乏層走行時間、τｃ′はコ
レクタ空乏層充電時間である。
走行時間、τｃはコレクタ空乏層走行時間、τｃ′はコ
レクタ空乏層充電時間である。
（２）式において、τｅおよびτｃ′はエミッタ領域お
よびコレクタ領域の抵抗分および容量分に比例する。容
量分の低減のために、微細化によってトランジスタサイ
ズを小さくすると、その面積に反比例して抵抗分は増加
するので、τｅおよびτｃ′は増加し、ｔの値が下が
る。この抵抗分は、各領域の内部抵抗と、各領域に設け
られたオーミック電極による接触抵抗の和で表される。
そのため、接触抵抗の低減と容量分の低減はバイポーラ
トランジスタにおける高周波化の必要事項である。
よびコレクタ領域の抵抗分および容量分に比例する。容
量分の低減のために、微細化によってトランジスタサイ
ズを小さくすると、その面積に反比例して抵抗分は増加
するので、τｅおよびτｃ′は増加し、ｔの値が下が
る。この抵抗分は、各領域の内部抵抗と、各領域に設け
られたオーミック電極による接触抵抗の和で表される。
そのため、接触抵抗の低減と容量分の低減はバイポーラ
トランジスタにおける高周波化の必要事項である。
従来の複数エミッタ電極・単一ベース電極を有する台形
状バイポーラトランジスタの場合は、エミッタ電極は、
エミッタ領域上に目合せで形成していた。その例を第２
図に示す。
状バイポーラトランジスタの場合は、エミッタ電極は、
エミッタ領域上に目合せで形成していた。その例を第２
図に示す。
半導体基板１上に、コレクタ領域４、ベース領域３およ
び２つのエミッタ領域２が順に形成され、各領域上にオ
ーミック接触するコレクタ電極７、ベース電極６および
エミッタ電極５がそれぞれ形成されている（例えば信学
技報、電子デバイス86-107、21ページ）。
び２つのエミッタ領域２が順に形成され、各領域上にオ
ーミック接触するコレクタ電極７、ベース電極６および
エミッタ電極５がそれぞれ形成されている（例えば信学
技報、電子デバイス86-107、21ページ）。
発明が解決しようとする問題点 しかし上記のような構成では、最上層のエミッタ電極
は、エミッタ領域上に目合せで形成されるため、エミッ
タ電極の面積はエミッタ領域の面積よりも小さくなり、
トランジスタの微細化が進むにつれて充分に低い接触抵
抗を得ることが困難になり、またベース電極直下の不要
なコレクタ領域に容量が存在し、高周波化の妨げとな
る。また、目合せの形成のため歩留りも低下する。
は、エミッタ領域上に目合せで形成されるため、エミッ
タ電極の面積はエミッタ領域の面積よりも小さくなり、
トランジスタの微細化が進むにつれて充分に低い接触抵
抗を得ることが困難になり、またベース電極直下の不要
なコレクタ領域に容量が存在し、高周波化の妨げとな
る。また、目合せの形成のため歩留りも低下する。
特に、エミッタ領域を基板側にすることは、集積化の時
の配線距離の低減を図る上で、有効な方法であるが、従
来の構成で単にエミッタ領域とコレクタ領域を交換した
だけでは、ベース電極直下の不要なエミッタ領域のため
に良好なトランジスタが得られない。
の配線距離の低減を図る上で、有効な方法であるが、従
来の構成で単にエミッタ領域とコレクタ領域を交換した
だけでは、ベース電極直下の不要なエミッタ領域のため
に良好なトランジスタが得られない。
本発明は、上記従来の問題点を大きく改良するもので、
エミッタ領域を基板側にして、ベース電極直下の不要な
エミッタ領域を絶縁化し、かつ、面積減少による接触抵
抗の増加を解消する構成を有し、歩留りも向上するバイ
ポーラトランジスタの製造方法を提供することを目的と
する。
エミッタ領域を基板側にして、ベース電極直下の不要な
エミッタ領域を絶縁化し、かつ、面積減少による接触抵
抗の増加を解消する構成を有し、歩留りも向上するバイ
ポーラトランジスタの製造方法を提供することを目的と
する。
問題点を解決するための手段 上記問題点を解決するため、本発明のバイポーラトラン
ジスタの製造方法は、半導体基板上に、エミッタ層、ベ
ース層、コレクタ層を順次成長させる工程と、前記コレ
クタ層上に形成したマスクにより、前記エミッタ層が露
出するまで前記コレクタ層、ベース層をエッチングし
て、前記コレクタ，ベースを含む第１の逆台形を形成す
る工程と、前記コレクタ層の全面にコレクタ電極を自己
整合的に形成するのと、前記第１の逆台形をマスクとし
て前記エミッタ層にエミッタ電極を自己整合的に形成す
るのとを同時に行う工程と、前記第１の逆台形のコレク
タ層を前記ベース層が露出するまでエッチングして、前
記第１の逆台形のベース層上に前記コレクタ層を含む第
２の逆台形を形成する工程と、前記第２の逆台形をマス
クとして、前記第１の逆台形のエミッタ層に絶縁領域を
形成する工程と、前記第１の逆台形の前記ベース層上
に、前記第２の逆台形をマスクに自己整合的にベース電
極を形成する工程と、を備えたことを特徴とする。
ジスタの製造方法は、半導体基板上に、エミッタ層、ベ
ース層、コレクタ層を順次成長させる工程と、前記コレ
クタ層上に形成したマスクにより、前記エミッタ層が露
出するまで前記コレクタ層、ベース層をエッチングし
て、前記コレクタ，ベースを含む第１の逆台形を形成す
る工程と、前記コレクタ層の全面にコレクタ電極を自己
整合的に形成するのと、前記第１の逆台形をマスクとし
て前記エミッタ層にエミッタ電極を自己整合的に形成す
るのとを同時に行う工程と、前記第１の逆台形のコレク
タ層を前記ベース層が露出するまでエッチングして、前
記第１の逆台形のベース層上に前記コレクタ層を含む第
２の逆台形を形成する工程と、前記第２の逆台形をマス
クとして、前記第１の逆台形のエミッタ層に絶縁領域を
形成する工程と、前記第１の逆台形の前記ベース層上
に、前記第２の逆台形をマスクに自己整合的にベース電
極を形成する工程と、を備えたことを特徴とする。
作用 上記構成のバイポーラトランジスタの製造方法は、従来
の構成による同じコレクタ領域の面積を有するバイポー
ラトランジスタと比較した場合、コレクタ領域の面積と
同じ面積のコレクタ電極を有するため、コレクタ電極に
よる接触抵抗を構造上最小にし、かつ他の電極も自己整
合により形成されるため各領域での抵抗をより低くする
ことができる。さらに、エミッタ領域を基板側にして、
ベース電極直下の不要なエミッタ領域に絶縁領域を形成
するため、漏れ電流や容量を低減することができ、集積
化に適したトランジスタを提供することができる。また
自己整合により歩留りも向上する。
の構成による同じコレクタ領域の面積を有するバイポー
ラトランジスタと比較した場合、コレクタ領域の面積と
同じ面積のコレクタ電極を有するため、コレクタ電極に
よる接触抵抗を構造上最小にし、かつ他の電極も自己整
合により形成されるため各領域での抵抗をより低くする
ことができる。さらに、エミッタ領域を基板側にして、
ベース電極直下の不要なエミッタ領域に絶縁領域を形成
するため、漏れ電流や容量を低減することができ、集積
化に適したトランジスタを提供することができる。また
自己整合により歩留りも向上する。
実施例 以下、本発明のバイポーラトランジスタの製造方法の一
実施例について図面に基づいて説明する。
実施例について図面に基づいて説明する。
第１図は、本発明の実施例におけるnpn型バイポーラト
ランジスタの断面図である。まず、半導体基板31上に、
エミッタ領域34となるｎ型不純物含有のエミッタ層、ベ
ース領域33となるｐ型不純物含有のベース層、コレクタ
領域32となるｎ型不純物含有のコレクタ層を順に膜成長
により形成し、コレクタ領域32になる部分の上にレジス
ト71を断面方向が逆台形状（砒化ガリウム結晶ならば
［011］方向）になるように形成し、異方性エッチング
（砒化ガリウム結晶の湿式エッチングならば例えば硫酸
・過酸化水素・水を１対１対12）を用いてエミッタ領域
34までエッチングする。レジスト71を除去した後に、ｎ
型オーミック金属（砒化ガリウム結晶ならば例えば金ゲ
ルマニウム）を全面に蒸着し、コレクタ領域32、エミッ
タ領域34上に、上記逆台形状を利用した自己整合により
コレクタ電極62、エミッタ電極64をそれぞれ同時に形成
する。次にレジスト72でコレクタ電極62上の一部に穴あ
けをし、電極のエッチング（金系ならば沃化カリウム
液）とコレクタ領域32の異方性エッチングを行い、ベー
ス領域33の頭出しをする。レジスト72を除去し、熱処理
を行ってコレクタ電極62とエミッタ電極64を合金化する
ことによりオーミック電極を形成する。次に、上記コレ
クタ電極62とエミッタ電極64をマスクとして、ベース領
域33直下のエミッタ領域34に深くイオン注入（たとえば
水素イオン）し、絶縁領域44を形成する。最後に、全面
にｐ型オーミック金属（砒化ガリウム結晶ならば例えば
金亜鉛）を蒸着し、ベース電極93を上記ベース領域33上
に自己整合により形成し、熱処理をしてベース電極93を
合金化することによりオーミック電極が得られる。上記
工程で、コレクタ電極62とエミッタ電極64の熱処理とイ
オン注入の順は前後してもよい。以上の順で本実施例に
おけるnpn型バイポーラトランジスタが完成する。
ランジスタの断面図である。まず、半導体基板31上に、
エミッタ領域34となるｎ型不純物含有のエミッタ層、ベ
ース領域33となるｐ型不純物含有のベース層、コレクタ
領域32となるｎ型不純物含有のコレクタ層を順に膜成長
により形成し、コレクタ領域32になる部分の上にレジス
ト71を断面方向が逆台形状（砒化ガリウム結晶ならば
［011］方向）になるように形成し、異方性エッチング
（砒化ガリウム結晶の湿式エッチングならば例えば硫酸
・過酸化水素・水を１対１対12）を用いてエミッタ領域
34までエッチングする。レジスト71を除去した後に、ｎ
型オーミック金属（砒化ガリウム結晶ならば例えば金ゲ
ルマニウム）を全面に蒸着し、コレクタ領域32、エミッ
タ領域34上に、上記逆台形状を利用した自己整合により
コレクタ電極62、エミッタ電極64をそれぞれ同時に形成
する。次にレジスト72でコレクタ電極62上の一部に穴あ
けをし、電極のエッチング（金系ならば沃化カリウム
液）とコレクタ領域32の異方性エッチングを行い、ベー
ス領域33の頭出しをする。レジスト72を除去し、熱処理
を行ってコレクタ電極62とエミッタ電極64を合金化する
ことによりオーミック電極を形成する。次に、上記コレ
クタ電極62とエミッタ電極64をマスクとして、ベース領
域33直下のエミッタ領域34に深くイオン注入（たとえば
水素イオン）し、絶縁領域44を形成する。最後に、全面
にｐ型オーミック金属（砒化ガリウム結晶ならば例えば
金亜鉛）を蒸着し、ベース電極93を上記ベース領域33上
に自己整合により形成し、熱処理をしてベース電極93を
合金化することによりオーミック電極が得られる。上記
工程で、コレクタ電極62とエミッタ電極64の熱処理とイ
オン注入の順は前後してもよい。以上の順で本実施例に
おけるnpn型バイポーラトランジスタが完成する。
上記製造工程を、より高周波特性に優れたヘテロ（異
種）接合バイポーラトランジスタに用いることもでき、
この場合は膜成長の時にベースに用いた半導体よりも大
きな禁制帯幅を有する半導体をエミッタに用いればよ
い。
種）接合バイポーラトランジスタに用いることもでき、
この場合は膜成長の時にベースに用いた半導体よりも大
きな禁制帯幅を有する半導体をエミッタに用いればよ
い。
発明の効果 以上に記したように、本発明の構成のバイポーラトラン
ジスタの製造方法は、自己整合でコレクタ電極の面積
を、コレクタ領域の面積と等しくすることが可能なた
め、接触抵抗を構造上最小にすることができ、また、ベ
ース電極、エミッタ電極も自己整合で形成することがで
き、バイポーラトランジスタの微細化において問題とな
る各領域での抵抗の増大を防ぐ。さらに、エミッタ領域
を基板側にして、ベース電極直下の不要なエミッタ領域
に絶縁領域を形成するため、漏れ電流や容量を低減する
ことができ、バイポーラトランジスタの高周波化に大き
く貢献し、集積化に適したトランジスタを提供すること
ができ、かつ自己整合により歩留りも向上する。また、
複数のコレクタ・ベースを有するような櫛型のトランジ
スタを作製する場合にも同じ製造工程を用いることがで
きる。
ジスタの製造方法は、自己整合でコレクタ電極の面積
を、コレクタ領域の面積と等しくすることが可能なた
め、接触抵抗を構造上最小にすることができ、また、ベ
ース電極、エミッタ電極も自己整合で形成することがで
き、バイポーラトランジスタの微細化において問題とな
る各領域での抵抗の増大を防ぐ。さらに、エミッタ領域
を基板側にして、ベース電極直下の不要なエミッタ領域
に絶縁領域を形成するため、漏れ電流や容量を低減する
ことができ、バイポーラトランジスタの高周波化に大き
く貢献し、集積化に適したトランジスタを提供すること
ができ、かつ自己整合により歩留りも向上する。また、
複数のコレクタ・ベースを有するような櫛型のトランジ
スタを作製する場合にも同じ製造工程を用いることがで
きる。
第１図は本発明の一実施例の構成を示す断面図、第２図
は従来の複数エミッタ・単一ベースのバイポーラトラン
ジスタの構成を示す断面図である。 31……半導体基板、32……コレクタ領域、33……ベース
領域、34……エミッタ領域、44……絶縁領域、71,72…
…レジスト、62……コレクタ電極、93……ベース電極、
64……エミッタ電極。
は従来の複数エミッタ・単一ベースのバイポーラトラン
ジスタの構成を示す断面図である。 31……半導体基板、32……コレクタ領域、33……ベース
領域、34……エミッタ領域、44……絶縁領域、71,72…
…レジスト、62……コレクタ電極、93……ベース電極、
64……エミッタ電極。
フロントページの続き (72)発明者 柳原 学 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭59−210669（ＪＰ，Ａ) 特開 昭49−43583（ＪＰ，Ａ) 特開 昭62−18761（ＪＰ，Ａ) 電子通信学会技術研究報告 Ｖｏｌ. 85，Ｎｏ．263 Ｐ．17−23 ＳＳＤ85− 111 1986．１．21
Claims (2)
- 【請求項１】半導体基板上に、エミッタ層、ベース層、
コレクタ層を順次成長させる工程と、 前記コレクタ層上に形成したマスクにより、前記エミッ
タ層が露出するまで前記コレクタ層、ベース層をエッチ
ングして、前記コレクタ，ベースを含む第１の逆台形を
形成する工程と、 前記コレクタ層の全面にコレクタ電極を自己整合的に形
成するのと、前記第１の逆台形をマスクとして前記エミ
ッタ層上に、前記コレクタ電極と同じ材料からなる、エ
ミッタ電極を自己整合的に形成するのとを同時に行う工
程と、 前記第１の逆台形のコレクタ層を前記ベース層が露出す
るまでエッチングして、 前記第１の逆台形のベース層上に前記コレクタ層を含む
第２の逆台形を形成する工程と、 前記第２の逆台形をマスクとして、前記第１の逆台形の
エミッタ層に絶縁領域を形成する工程と、 前記第１の逆台形の前記ベース層上に、前記第２の逆台
形をマスクに自己整合的に、前記エミッタ電極およびコ
レクタ電極とは異なる材料からなるベース電極を形成す
る工程と を備えたことを特徴とするバイポーラトランジスタの製
造方法。 - 【請求項２】ベース層に用いる半導体よりも禁制帯幅の
大きい半導体をエミッタ層に用いることを特徴とする特
許請求の範囲第１項記載のバイポーラトランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111050A JPH0682678B2 (ja) | 1987-05-07 | 1987-05-07 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111050A JPH0682678B2 (ja) | 1987-05-07 | 1987-05-07 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275173A JPS63275173A (ja) | 1988-11-11 |
| JPH0682678B2 true JPH0682678B2 (ja) | 1994-10-19 |
Family
ID=14551136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111050A Expired - Lifetime JPH0682678B2 (ja) | 1987-05-07 | 1987-05-07 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682678B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4943583A (ja) * | 1972-08-30 | 1974-04-24 | ||
| EP0106724B1 (fr) * | 1982-09-17 | 1989-06-07 | ETAT FRANCAIS représenté par le Ministre des PTT (Centre National d'Etudes des Télécommunications) | Transistor bipolaire balistique à hétérojonction |
| JPS6218761A (ja) * | 1985-07-18 | 1987-01-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタの製造方法 |
-
1987
- 1987-05-07 JP JP62111050A patent/JPH0682678B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子通信学会技術研究報告Ｖｏｌ．８５，Ｎｏ．２６３Ｐ．１７−２３ＳＳＤ８５−１１１１９８６．１．２１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63275173A (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| EP0147249B1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| US4713355A (en) | Bipolar transistor construction | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2624253B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0682678B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0311765A (ja) | 半導体装置の製造方法 | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0682677B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6231165A (ja) | ヘテロ接合化合物半導体装置 | |
| JP2538964B2 (ja) | 半導体装置の製造方法 | |
| KR100257161B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH06291132A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3083542B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH02192731A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0824126B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH04207038A (ja) | 半導体装置およびその製造方法 | |
| JPH01181562A (ja) | 半導体装置の製造方法 | |
| JPS61236161A (ja) | 半導体装置の製造方法 |