JPH0682908B2 - Method for manufacturing ceramic circuit board with resistor - Google Patents
Method for manufacturing ceramic circuit board with resistorInfo
- Publication number
- JPH0682908B2 JPH0682908B2 JP63159821A JP15982188A JPH0682908B2 JP H0682908 B2 JPH0682908 B2 JP H0682908B2 JP 63159821 A JP63159821 A JP 63159821A JP 15982188 A JP15982188 A JP 15982188A JP H0682908 B2 JPH0682908 B2 JP H0682908B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- layer
- ceramic substrate
- resistor layer
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims description 93
- 238000000034 method Methods 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims description 132
- 239000000758 substrate Substances 0.000 claims description 78
- 239000004020 conductor Substances 0.000 claims description 54
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 238000007747 plating Methods 0.000 claims description 38
- 238000007788 roughening Methods 0.000 claims description 32
- 239000011241 protective layer Substances 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 230000002411 adverse Effects 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 14
- 238000010304 firing Methods 0.000 description 14
- 239000011521 glass Substances 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 239000012299 nitrogen atmosphere Substances 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 238000009966 trimming Methods 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000010953 base metal Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 230000001235 sensitizing effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、抵抗体付セラミック回路板の製造方法に関
し、通常の配線用導体回路とともに抵抗体が形成された
セラミック回路板を製造する方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic circuit board with a resistor, and a method for manufacturing a ceramic circuit board on which a resistor is formed together with a normal conductor circuit for wiring. It is a thing.
抵抗体を含むセラミック回路板を製造する方法として
は、従来、焼結されたセラミック基板上に導体回路とな
るAg/Pd等を主成分とする貴金属ペーストをスクリーン
印刷等によって印刷するとともに、RuO2を主成分とする
フリット入りの抵抗体ペーストをスクリーン印刷等によ
って印刷し、酸化雰囲気中において焼成することによっ
て、導体回路と抵抗体を同時に形成する方法が一般的で
あった。As a method for manufacturing a ceramic circuit board including a resistor, conventionally, a precious metal paste containing Ag / Pd or the like as a main component to be a conductor circuit is printed on a sintered ceramic substrate by screen printing or the like, and RuO 2 A general method is to form a conductor circuit and a resistor at the same time by printing a frit-containing resistor paste containing as a main component by screen printing or the like and firing it in an oxidizing atmosphere.
しかし、上記方法では、マイグレーションが発生し易
く、また配線抵抗も10〜30mΩ/□と高い。そこで、最
近、上記方法を改良して、マイグレーションの防止や配
線抵抗の低減化とともにペースト材料の低コスト化を図
れる方法として、Cu等を主成分とする卑金属ペーストと
LaB6、SnO2等を主成分とするフリット入りの抵抗体ペー
ストを組み合わせ、両者を窒素雰囲気中で焼成して、導
体回路と抵抗体を同時に形成する方法が盛んになってい
る。However, in the above method, migration is likely to occur and the wiring resistance is as high as 10 to 30 mΩ / □. Therefore, recently, as a method of improving the above method to prevent migration and reduce wiring resistance and reduce the cost of the paste material, a base metal paste containing Cu or the like as a main component is used.
A method of forming a conductor circuit and a resistor at the same time by combining frit-containing resistor pastes containing LaB 6 , SnO 2 or the like as a main component and firing both in a nitrogen atmosphere has become popular.
しかし、上記方法でも、導体金属ペーストをスクリーン
印刷しているため100μm以下の微細配線の形成が困難
であるとともに、ペースト中にガラス質を含むためにハ
ンダ付着性が劣り、不良品が出やすく、使用時に故障を
起こし易いという問題がある。また、抵抗体ペーストを
窒素雰囲気中で焼成する必要があり、ペースト材料の完
成度が低いこともあって、従来の空気焼成用抵抗体ペー
ストに比べて、性能的に全ての面で充分に匹敵するとは
言えない。However, even in the above method, since the conductor metal paste is screen-printed, it is difficult to form fine wiring of 100 μm or less, and since the paste contains glass, the solder adhesion is poor, and defective products are likely to appear. There is a problem that it is easy to cause a failure during use. In addition, the resistor paste needs to be fired in a nitrogen atmosphere, and the degree of perfection of the paste material is low. Therefore, in comparison with the conventional resistor paste for air firing, the performance is sufficiently comparable in all aspects. I can't say that.
一方、微細配線回路を形成する方法として、メタライジ
ング法によって、セラミック基板の表面に、ガラス質を
含まない導体金属層を形成し、写真製版技術を用いて回
路を形成する方法が提案されている。しかし、この方法
は、抵抗体ペーストを焼成する際の高温で導体金属層が
酸化されるのを防止するために、不活性あるいは還元性
雰囲気で焼成しなければならないといった制約がある。
また、サブトラクティブ法において、感光性の液状レジ
ストを用いた場合、両面回路板に設けるスルーホール部
の信頼性に劣るという問題もある。On the other hand, as a method of forming a fine wiring circuit, a method of forming a conductor metal layer not containing glass on the surface of a ceramic substrate by a metallizing method and forming the circuit by using a photoengraving technique has been proposed. . However, this method has a limitation that firing must be performed in an inert or reducing atmosphere in order to prevent the conductor metal layer from being oxidized at a high temperature when firing the resistor paste.
Further, in the subtractive method, when a photosensitive liquid resist is used, there is a problem that the reliability of the through hole portion provided on the double-sided circuit board is poor.
そこで、RuO2を主成分とする空気焼成用抵抗体ペースト
を印刷・焼成して抵抗体層を形成した後、抵抗体層の上
に保護層を形成し、セラミック基板の表面および抵抗体
層の露出部分全体を、強酸によって同時に粗化し、つい
で触媒・活性化処理を行った後、化学めっきまたは化学
めっきと電気めっきを施して導体金属層を形成し、この
導体金属層をパターンエッチングして導体回路を形成す
る方法が提案されており、特開昭61-185995号公報に開
示されている。Therefore, after printing and firing a resistor paste for air firing mainly composed of RuO 2 to form a resistor layer, a protective layer is formed on the resistor layer, and the surface of the ceramic substrate and the resistor layer are formed. The entire exposed part is simultaneously roughened with a strong acid, and then subjected to a catalyst / activation treatment, followed by chemical plating or chemical plating and electroplating to form a conductor metal layer, and this conductor metal layer is pattern-etched to form a conductor. A method for forming a circuit has been proposed and is disclosed in Japanese Patent Laid-Open No. 61-185995.
また、前記したような各従来技術は、特開昭61-270885
号公報、特開昭61-194794号公報等に開示されている。
また、本願出願人は同様の技術について、特願昭61-357
67号および特願昭63-623347号にて特許出願している。Further, each of the conventional techniques described above is disclosed in JP-A-61-270885.
JP-A-61-194794 and the like.
In addition, the applicant of the present application has filed Japanese Patent Application No. 61-357
Patent applications have been filed in No. 67 and Japanese Patent Application No. 63-623347.
ところが、上記した特開昭61-185995号公報に開示の先
行技術では、セラミック基板の表面全体および抵抗体層
の露出部分に導体金属層を形成した後、パターンエッチ
ングして導体金属層の不用部分を除去するので、作業が
面倒なエッチング工程が必要であるとともに、回路部分
以外の不用な導体金属を除去するため、導体金属の無駄
が多くコスト的に高くつく問題がある。However, in the prior art disclosed in the above-mentioned JP-A-61-185995, the conductor metal layer is formed on the entire surface of the ceramic substrate and the exposed portion of the resistor layer, and then pattern etching is performed to remove unnecessary portions of the conductor metal layer. Therefore, there is a problem that an etching process which is troublesome to work is required and unnecessary conductor metal other than the circuit portion is removed, so that the conductor metal is wasted and the cost is high.
また、セラミック基板と導体回路あるいは抵抗体層と導
体回路との密着力を高めるために、セラミック基板およ
び抵抗体層の露出部分を強酸で粗化しているため、この
粗化処理によって抵抗体層が侵され、抵抗体層の品質性
能に悪影響を与えるという問題もある。このような問題
を起こさないためには、粗化処理を、抵抗体層の品質性
能に影響がない程度に抑えればよいが、そうすると、導
体回路とセラミック基板および抵抗体層と密着力が劣る
ものとなってしまう。Further, in order to increase the adhesion between the ceramic substrate and the conductor circuit or between the resistor layer and the conductor circuit, the exposed portions of the ceramic substrate and the resistor layer are roughened with a strong acid. There is also a problem in that the resistance layer is adversely affected and the quality performance of the resistor layer is adversely affected. In order to prevent such a problem, the roughening treatment should be suppressed to the extent that it does not affect the quality performance of the resistor layer, but if this is done, the conductor circuit and the ceramic substrate and the resistor layer will have poor adhesion. It becomes a thing.
そこで、この発明の課題は、上記従来技術において、導
体金属層のエッチング工程を不要にするとともに、両面
回路板におけるスルーホール信頼性が高く、微細配線が
可能で配線抵抗が小さく、かつ高精度で高信頼性の抵抗
体層を有する抵抗体付セラミック回路板の製造方法を提
供することにある。Therefore, an object of the present invention is to eliminate the need for an etching step of the conductor metal layer in the above-mentioned conventional technique, to improve reliability of through-holes in a double-sided circuit board, to enable fine wiring, to reduce wiring resistance, and with high accuracy. It is an object of the present invention to provide a method of manufacturing a ceramic circuit board with a resistor having a highly reliable resistor layer.
上記課題を解決する、この発明のうち、請求項1記載の
発明は、製造過程において以下の工程(1)〜(5)を
含むようにしている。Among the inventions for solving the above problems, the invention according to claim 1 includes the following steps (1) to (5) in the manufacturing process.
(1)セラミック基板の表面を粗化する工程。(1) A step of roughening the surface of the ceramic substrate.
(2)セラミック基板に抵抗体層を形成し、抵抗体層の
上に保護層を形成する工程。(2) A step of forming a resistor layer on the ceramic substrate and forming a protective layer on the resistor layer.
(3)抵抗体層の露出部分を、セラミック基板表面の粗
化条件よりも弱い粗化条件による抵抗体層に悪影響を与
えない処理方法で粗化する工程。(3) A step of roughening the exposed portion of the resistor layer by a treatment method that does not adversely affect the resistor layer under roughening conditions weaker than the roughening conditions of the surface of the ceramic substrate.
(4)抵抗体層および保護層が形成されたセラミック基
板に、所定の回路パターンに対応するめっきレジスト層
を形成する工程。(4) A step of forming a plating resist layer corresponding to a predetermined circuit pattern on the ceramic substrate on which the resistor layer and the protective layer are formed.
(5)めっきレジスト層以外のセラミック基板表面およ
び抵抗体層の露出部分に、めっき法によって導体金属か
らなる回路パターンを形成する工程。(5) A step of forming a circuit pattern made of a conductive metal on the surface of the ceramic substrate other than the plating resist layer and the exposed portion of the resistor layer by a plating method.
請求項2記載の発明は、請求項1記載の発明の実施に際
し、めっき法によって回路パターンを形成する導体金属
として、銅,ニッケル,金のうちの何れかを使用するよ
うにしている。According to the second aspect of the present invention, in carrying out the first aspect of the invention, any one of copper, nickel and gold is used as a conductive metal forming a circuit pattern by a plating method.
請求項1記載の発明によれば、めっきレジスト層の形成
パターンにしたがって、回路パターンとして必要な個所
のみに導体金属層をめっき形成するので、エッチング工
程が不要になる。According to the first aspect of the invention, the conductor metal layer is formed by plating only on the portions required for the circuit pattern according to the formation pattern of the plating resist layer, so that the etching step is unnecessary.
また、セラミック基板の表面および抵抗体層の露出部分
を粗化処理することで、その上に形成する導体金属層と
の密着力が高くなる。Further, by roughening the surface of the ceramic substrate and the exposed portion of the resistor layer, the adhesion with the conductor metal layer formed thereon is increased.
しかも、抵抗体層の粗化を、セラミック基板の粗化とは
別個に行い、セラミック基板に対しては、充分に粗化が
行える強酸等の強い処理方法を採用し、抵抗体層に対し
ては、抵抗体層の性能に悪影響を与えない、比較的弱い
処理方法で粗化することで、セラミック基板の表面およ
び抵抗体層の何れに対しても適切な粗化処理を行うこと
ができる。Moreover, the resistor layer is roughened separately from the roughening of the ceramic substrate, and the ceramic substrate is subjected to a strong treatment method such as strong acid capable of sufficiently roughening the resistor layer. Is roughened by a comparatively weak treatment method that does not adversely affect the performance of the resistor layer, so that an appropriate roughening treatment can be performed on both the surface of the ceramic substrate and the resistor layer.
請求項2記載の発明によれば、導体金属として、銅,ニ
ッケル,金を用いることによって、導体回路の性能向上
を図ることができる。According to the second aspect of the invention, the performance of the conductor circuit can be improved by using copper, nickel and gold as the conductor metal.
第1図は、この発明にかかる抵抗体付セラミック回路板
の製造方法の1例を工程流れ図によって示しており、こ
れにしたがって順次説明を加える。また、第2図には、
製造された抵抗体付セラミック回路板の断面構造を示し
ている。FIG. 1 shows an example of a method of manufacturing a ceramic circuit board with a resistor according to the present invention by a process flow chart, and the explanation will be sequentially added according to the flow chart. Also, in FIG.
The cross-sectional structure of the manufactured ceramic circuit board with a resistor is shown.
〔工程〕 焼結されたセラミック基板1を用意する。セラミック基
板1の材質は、アルミナ,フォステライト,ステアタイ
ト,ジルコニア,ムライト,コージライト,ジルコン,
チタニア等の酸化物系セラミック材料を主に用いるが、
炭化物系あるいは窒化物系等、任意のセラミック材料を
使用することができる。[Step] A sintered ceramic substrate 1 is prepared. The material of the ceramic substrate 1 is alumina, fosterite, steatite, zirconia, mullite, cordierite, zircon,
Mainly used oxide-based ceramic materials such as titania,
Any ceramic material such as a carbide type or a nitride type can be used.
〔工程〕 セラミック基板1の表面を粗化する。この粗化処理によ
って、後工程で形成される導体金属層2と基板表面との
密着力(いわゆるアンカー効果)を向上させることがで
きる。この発明では、導体金属層2を化学めっき法等の
めっき法によって形成するので、この粗化処理を行うこ
とが好ましい。粗化処理の方法は、セラミック基板1
を、例えば、熱リン酸,溶融アルカリ,HF等の溶液中に
浸漬する方法、あるいは研磨やサンドブラスト等によっ
て物理的に粗化する方法等があるが、その他各種の粗化
処理方法が採用できる。[Step] The surface of the ceramic substrate 1 is roughened. By this roughening treatment, the adhesive force (so-called anchor effect) between the conductor metal layer 2 formed in the subsequent step and the substrate surface can be improved. In this invention, since the conductor metal layer 2 is formed by a plating method such as a chemical plating method, it is preferable to perform this roughening treatment. The roughening method is the ceramic substrate 1
There are, for example, a method of immersing in a solution of hot phosphoric acid, molten alkali, HF or the like, a method of physically roughening by polishing or sandblasting, and various other roughening treatment methods can be adopted.
〔工程〕 セラミック基板1の所定の位置に、抵抗体ペーストを、
スクリーン印刷等の手段で所定のパターンになるように
塗布乾燥させる。その後、セラミック基板1とともに抵
抗体ペーストを焼成して、抵抗体層3を形成する。[Step] At a predetermined position of the ceramic substrate 1, the resistor paste is
It is applied and dried by a means such as screen printing so as to have a predetermined pattern. Then, the resistor paste is fired together with the ceramic substrate 1 to form the resistor layer 3.
抵抗体ペーストは、PdO/Pd/Ag系もしくはRuO2系等の抵
抗成分を、Si,Ca,Al等の酸化物を含むガラスや有機系ビ
ヒクル等と混合してペースト化したもの等、通常の抵抗
体形成用の材料が使用される。抵抗体ペーストの使用に
あたっては、セラミック基板の材料と適合するものを選
択して使用するのが好ましいが、通常、最も安定した特
性を有するRuO2系のものが好適である。Resistor paste, PdO / Pd / Ag-based or RuO 2 -based resistance component, such as Si, Ca, a mixture of glass containing an oxide such as Al or an organic vehicle, etc. to form a paste, etc. A material for forming a resistor is used. When using the resistor paste, it is preferable to select and use a material that is compatible with the material of the ceramic substrate, but usually, a RuO 2 based material that has the most stable characteristics is suitable.
抵抗体ペーストを乾燥および焼成する方法は、通常の抵
抗体形成方法と同様の方法で行われるが、例えば、つぎ
のような条件が一般的である。すなわち、スクリーン印
刷等によってセラミック基板1上に印刷された抵抗体ペ
ーストを、50〜200℃で乾燥させた後、成分中のガラス
フリットが溶融接合する温度、好ましくは500〜1100
℃、より好ましくは600〜950℃の範囲で焼成する。The method of drying and firing the resistor paste is performed in the same manner as the ordinary resistor forming method, but for example, the following conditions are common. That is, after the resistor paste printed on the ceramic substrate 1 by screen printing or the like is dried at 50 to 200 ° C., the temperature at which the glass frit in the components is melt-bonded, preferably 500 to 1100.
C., more preferably in the range of 600 to 950.degree.
〔工程〕 抵抗体層3の一部を覆って保護層4を形成する。この保
護層4は、抵抗体層3の耐熱性、耐湿性、耐薬品性等を
向上させ、抵抗値のドリフトを減少させるために形成す
る。保護層4は、後工程で抵抗体層3と導体金属層2と
を接続するための部分を除いて、抵抗体層3の全体を覆
うようにする。保護層4としては、従来の製造方法でも
用いられている通常のオーバーコートガラスを用いるこ
とができるが、このオーバーコートガラスの代わりに、
感光性ポリイミド、ポリイミド、エポキシ樹脂、トリア
ジン系材料等から形成された有機系あるいは無機系物質
で、後工程における粗化処理で使用される酸等に対して
耐性のあるものからなる保護層4を用いることもでき
る。[Step] The protective layer 4 is formed so as to cover a part of the resistor layer 3. The protective layer 4 is formed to improve the heat resistance, moisture resistance, chemical resistance, etc. of the resistor layer 3 and reduce the drift of the resistance value. The protective layer 4 covers the entire resistor layer 3 except a portion for connecting the resistor layer 3 and the conductor metal layer 2 in a later step. As the protective layer 4, an ordinary overcoat glass that is also used in the conventional manufacturing method can be used. However, instead of this overcoat glass,
A protective layer 4 made of an organic or inorganic substance formed of a photosensitive polyimide, a polyimide, an epoxy resin, a triazine-based material or the like and having resistance to an acid or the like used in a roughening treatment in a subsequent step. It can also be used.
保護層4の形成方法は、通常の方法で実施できるが、例
えば、つぎのような条件が一般的である。すなわち、ス
クリーン印刷法を用いて、前記抵抗体層3の一部を除く
全体を覆って、オーバーコート用ガラスペーストを印刷
形成した後、300〜800℃でガラスペーストを焼成するこ
とによって、保護層4を形成する。The protective layer 4 can be formed by a usual method, but for example, the following conditions are common. That is, a protective layer is formed by printing a glass paste for an overcoat by printing using a screen printing method to cover the entire portion except a part of the resistor layer 3 and then firing the glass paste at 300 to 800 ° C. 4 is formed.
〔工程〕 抵抗体層3のうち、保護層4で覆われていない露出部分
を粗化処理する。こうして粗化処理された抵抗体層3の
露出部分の上に導体金属層2を形成すれば、いわゆるア
ンカー効果によって、抵抗体層3と導体金属層2との接
続部分の密着性が向上する。粗化処理する方法は、前記
したセラミック基板1の粗化処理で説明した熱リン酸よ
うな強い粗化作用を有する処理方法を用いる必要はな
く、比較的弱い粗化方法であっても、抵抗体層3を粗化
処理することができる。具体的な処理方法としては、例
えば、リン酸,フッ酸,クロム酸,硫酸等の酸、あるい
はNaOH等のアルカリ溶液を用いる方法が適用できる。こ
の粗化処理によって、抵抗体層3の露出部分と同時に、
保護層4やセラミック基板1の表面がある程度粗化され
ても構わないが、保護層4による抵抗体層3の保護効果
や抵抗体層3の性能に悪影響を与えない程度の粗化処理
方法を適用する。[Step] The exposed portion of the resistor layer 3 which is not covered with the protective layer 4 is roughened. When the conductor metal layer 2 is formed on the exposed portion of the resistor layer 3 thus roughened, the adhesion between the resistor layer 3 and the conductor metal layer 2 is improved by the so-called anchor effect. The roughening treatment does not need to use the treatment method having a strong roughening action such as the hot phosphoric acid described in the roughening treatment of the ceramic substrate 1. The body layer 3 can be roughened. As a specific treatment method, for example, a method using an acid such as phosphoric acid, hydrofluoric acid, chromic acid, sulfuric acid, or an alkaline solution such as NaOH can be applied. By this roughening treatment, at the same time as the exposed portion of the resistor layer 3,
Although the surfaces of the protective layer 4 and the ceramic substrate 1 may be roughened to some extent, a roughening treatment method that does not adversely affect the protection effect of the resistor layer 3 by the protective layer 4 and the performance of the resistor layer 3 is used. Apply.
〔工程〕 耐めっき性を有するレジストを、セラミック基板1の上
に塗布し、乾燥させて、必要とする導体回路の回路パタ
ーンと逆のパターンに、めっきレジスト層を形成する。
パターン状のめっきレジスト層を形成する方法は、スク
リーン印刷法、あるいは感光性を有する液状レジストを
用いる法、ドライフィルムを用いる方法等、通常の回路
形成におけるレジスト層の形成方法が適用できる。[Step] A resist having plating resistance is applied onto the ceramic substrate 1 and dried to form a plating resist layer in a pattern opposite to the circuit pattern of the required conductor circuit.
As a method for forming a patterned plating resist layer, a method for forming a resist layer in ordinary circuit formation such as a screen printing method, a method using a photosensitive liquid resist, a method using a dry film, or the like can be applied.
その後、通常のセンシタイジング−アクチベーションを
行い、パターン形成されたレジスト層以外のセラミック
基板1表面と抵抗体層3の露出部分に、金属パラジウム
を核付けする。Then, normal sensitizing-activation is performed to nucleate metallic palladium on the surface of the ceramic substrate 1 other than the patterned resist layer and the exposed portion of the resistor layer 3.
つぎに、レジスト層が形成されたセラミック基板1を、
化学めっき液中に浸漬し、レジスト層のない回路パター
ンに相当する部分のみに、化学めっき法によって導体金
属層2を形成する。セラミック基板1にスルーホール5
を形成する両面回路板の場合には、このめっき工程で、
スルーホール5のめっき形成を同時に行うことが可能で
ある。導体金属層2が形成された後、めっきレジスト層
は剥離除去する。Next, the ceramic substrate 1 on which the resist layer is formed,
The conductor metal layer 2 is formed by a chemical plating method by immersing in a chemical plating solution and only in a portion corresponding to the circuit pattern having no resist layer. Through hole 5 on ceramic substrate 1
In the case of double-sided circuit board forming
It is possible to form the through holes 5 by plating at the same time. After the conductor metal layer 2 is formed, the plating resist layer is peeled and removed.
〔工程〕 つぎに、必要に応じて、導体金属層2が形成されたセラ
ミック基板1を、窒素雰囲気中で加熱処理する。処理温
度は、200〜800℃の範囲で行うのが好ましく、より好ま
しくは400〜700℃の範囲内で実施する。この加熱処理に
よって、導体金属層2とセラミック基板1との密着性等
が向上するが、必要がなければ行わなくてもよい。処理
時間は適宜に設定されるが、例えば1〜100分程度行わ
れる。加熱雰囲気は、真空中または窒素雰囲気中で行
う。なお、必要であれば、上記加熱雰囲気中に、2〜20
0ppm程度の微量の酸素を含んでいてもよい。[Step] Next, if necessary, the ceramic substrate 1 on which the conductor metal layer 2 is formed is heat-treated in a nitrogen atmosphere. The treatment temperature is preferably 200 to 800 ° C, more preferably 400 to 700 ° C. Although this heat treatment improves the adhesion between the conductor metal layer 2 and the ceramic substrate 1, etc., it may be omitted if not necessary. The treatment time is appropriately set, but is, for example, about 1 to 100 minutes. The heating atmosphere is a vacuum or a nitrogen atmosphere. If necessary, in the above heating atmosphere, 2 to 20
It may contain a trace amount of oxygen of about 0 ppm.
〔工程〕 必要に応じて、抵抗体層3のトリミングを行い、所望の
抵抗値に調整する。トリミングの方法は通常の抵抗体付
回路板と同様の方法が用いられ、例えば、アブレッシブ
トリミング,レーザートリミング等の方法がある。その
中でも、高速処理が行え、高性能なレーザートリミング
が、この発明の実施にとって、最も好ましいものであ
る。[Step] If necessary, the resistor layer 3 is trimmed to adjust it to a desired resistance value. As the trimming method, the same method as that for a normal circuit board with a resistor is used, and for example, there are methods such as abrasive trimming and laser trimming. Among them, laser trimming, which is capable of high-speed processing and has high performance, is the most preferable for implementing the present invention.
以上のような各工程を経て、第2図に示すような、抵抗
体付セラミック回路板が製造される。Through the above steps, a ceramic circuit board with a resistor as shown in FIG. 2 is manufactured.
上記実施例において、導体金属層2として、配線抵抗の
小さな銅,ニッケル等の卑金属導体を使用することによ
って、線幅、線間30μmという微細パターンの導体回路
を形成することができる。また、金を使用すれば、マイ
グレーションの心配がなく、はんだ付け性等が良好にな
る。In the above embodiment, by using a base metal conductor such as copper or nickel having a small wiring resistance as the conductor metal layer 2, it is possible to form a conductor circuit having a fine pattern with a line width of 30 μm. In addition, if gold is used, there is no fear of migration, and solderability and the like will be good.
RuO2系等の空気焼成用抵抗体ペーストを使用すれば、窒
素焼成用抵抗体ペーストに比べて、高精度で高信頼性の
抵抗体層3を形成することができ、例えば、回路定数に
対する抵抗特性が±2%以内という、極めて高精度な抵
抗体層3を備えたセラミック回路板を製造することがで
きる。When a resistor paste for air firing such as RuO 2 system is used, it is possible to form the resistor layer 3 with higher accuracy and higher reliability than the resistor paste for nitrogen firing. It is possible to manufacture a ceramic circuit board provided with the resistor layer 3 having extremely high accuracy, the characteristic being within ± 2%.
つぎに、この発明にかかる抵抗体付セラミック回路板の
製造方法を実際に適用した具体的実施例について説明す
る。Next, specific examples in which the method for manufacturing a ceramic circuit board with a resistor according to the present invention is actually applied will be described.
−実施例1− 焼結セラミック基板1として、96%アルミナ基板(4″
×4″×0.635mm)を用い、このセラミック基板1にレ
ーザーで200μmφのスルーホール用孔をあけた。この
基板1を熱リン酸に浸漬して、基板表面およびスルーホ
ール用孔の内壁面を均一に粗化した。粗化によって、表
面粗さが最大粗さ2〜3μmになった。粗化処理の後、
充分に洗浄して乾燥させた。乾燥後、セラミック基板1
の上にRuO2系の抵抗体ペーストをスクリーン印刷し、乾
燥後、空気中850℃で焼成して抵抗体層3を形成した。
このあと、抵抗体層3のうち、導体金属層2との接続部
分となる一部を除いて全体を覆うように、オーバーコー
ト用ガラスペーストをスクリーン印刷し、乾燥させた
後、空気中600℃の条件で焼成して保護層4を形成し
た。-Example 1-As a sintered ceramic substrate 1, a 96% alumina substrate (4 "
× 4 ″ × 0.635 mm) was used to make holes for through holes of 200 μmφ in the ceramic substrate 1 with a laser. This substrate 1 was immersed in hot phosphoric acid to clean the surface of the substrate and the inner wall surface of the holes for through holes. After the roughening treatment, the surface roughness became a maximum roughness of 2 to 3 μm.
Thoroughly washed and dried. After drying, ceramic substrate 1
A RuO 2 -based resistor paste was screen-printed on the resultant, dried and then fired in air at 850 ° C. to form a resistor layer 3.
After that, a glass paste for overcoat is screen-printed so as to cover the entire resistor layer 3 except a part which is a connection portion with the conductor metal layer 2, and after drying, 600 ° C. in air. The protective layer 4 was formed by firing under the conditions described above.
つぎに、抵抗体層3の露出部分に対して、5%のフッ酸
溶液を用いて粗化処理を行い、その後充分に水洗および
乾燥させた。セラミック基板1の両面に、耐めっき性を
有する感光性の液状レジストを塗布し、写真製版技術を
用いて、回路パターンとは逆のパターンでめっきレジス
ト層を形成した。セラミック基板1を、センシタイジン
グおよびアクチベーション用の処理液に順次浸漬して、
めっきレジスト層が形成されていないセラミック基板1
の露出部分に、パラジウムの核付けを行った。セラミッ
ク基板1を市販の化学銅めっき液に浸漬し、約10μmの
銅層からなる導体金属層2を形成した。Next, the exposed portion of the resistor layer 3 was subjected to a roughening treatment using a 5% hydrofluoric acid solution, and then sufficiently washed with water and dried. A photosensitive liquid resist having plating resistance was applied to both surfaces of the ceramic substrate 1, and a plating resist layer was formed in a pattern opposite to the circuit pattern by using a photoengraving technique. The ceramic substrate 1 is sequentially immersed in a treatment liquid for sensitizing and activation,
Ceramic substrate 1 without plating resist layer
Nucleation of palladium was performed on the exposed part of the. The ceramic substrate 1 was immersed in a commercially available chemical copper plating solution to form a conductor metal layer 2 having a copper layer of about 10 μm.
その後、めっきレジスト層を剥離することによって、線
幅、線間50μmの導体回路が得られた。このとき、スル
ーホール部において、断線等の不良はみられず、良好な
導体回路およびスルーホールが形成されていた。つぎ
に、セラミック基板1を50ppmの酸素を含む窒素雰囲気
中600℃で加熱処理を行った。After that, the plating resist layer was peeled off to obtain a conductor circuit having a line width and a line gap of 50 μm. At this time, no defect such as disconnection was observed in the through hole portion, and good conductor circuits and through holes were formed. Next, the ceramic substrate 1 was heat-treated at 600 ° C. in a nitrogen atmosphere containing 50 ppm of oxygen.
その結果、得られた抵抗体付セラミック回路板は、導体
金属層である銅層と抵抗体層の露出部との接続個所が強
固に接着されており、銅層とセラミック基板1との密着
力は2.0〜3.0kg/mm2と、極めて高い値を示した。また、
抵抗体層3の回路定数に対する抵抗特性を測定したとこ
ろ、±2%以内で高精度な値を示した。その後、抵抗体
層3の抵抗値が所望の値になるように、レーザートリマ
ーでトリミング調整することによって、第2図に示すよ
うな、スルーホール5を備えた抵抗体付セラミック両面
回路板が製造できた。As a result, in the obtained ceramic circuit board with a resistor, the connection portion between the copper layer, which is a conductor metal layer, and the exposed portion of the resistor layer is firmly adhered, and the adhesion between the copper layer and the ceramic substrate 1 is strong. Showed an extremely high value of 2.0 to 3.0 kg / mm 2 . Also,
When the resistance characteristic with respect to the circuit constant of the resistor layer 3 was measured, a highly accurate value was shown within ± 2%. After that, trimming adjustment is performed with a laser trimmer so that the resistance value of the resistor layer 3 becomes a desired value, thereby manufacturing a ceramic double-sided circuit board with a resistor having through holes 5 as shown in FIG. did it.
このようにして製造された両面回路板は、従来のペース
ト法によるスルーホールに比べて、スルーホールの信頼
性が高く、エッチング工程を用いることなく微細回路が
形成でき、配線抵抗も小さくなった。また、抵抗体層も
高精度で信頼性も良好であった。The double-sided circuit board manufactured in this manner has a higher reliability of the through hole than that of the conventional paste method, a fine circuit can be formed without using an etching step, and a wiring resistance is reduced. The resistor layer was also highly accurate and had good reliability.
−実施例2− 焼結セラミック基板1として、92%アルミナ基板を用
い、熱リン酸に浸漬することによって、表面を最大粗さ
2μm程度に粗化処理した後、充分に洗浄して乾燥させ
た。乾燥後、セラミック基板1の上に、RuO2系の抵抗体
ペーストをスクリーン印刷し、乾燥させた後、空気中90
0℃の条件で焼成して抵抗体層3を形成した。このあ
と、抵抗体層3の所定部分を覆うように、オーバーコー
ト用ガラスペーストをスクリーン印刷し、乾燥させた
後、空気中600℃の条件で焼成して保護層4を形成し
た。さらに、抵抗体層3の露出部分を、10%のクロム酸
溶液を用いて粗化し、充分に水洗・乾燥した。—Example 2— A 92% alumina substrate was used as the sintered ceramic substrate 1, and the surface was roughened to a maximum roughness of about 2 μm by immersing it in hot phosphoric acid, and then thoroughly washed and dried. . After drying, screen-print a RuO 2 -based resistor paste on the ceramic substrate 1 and dry it.
The resistor layer 3 was formed by firing under the condition of 0 ° C. Then, a glass paste for overcoating was screen-printed so as to cover a predetermined portion of the resistor layer 3, dried, and then baked in air at 600 ° C. to form a protective layer 4. Further, the exposed portion of the resistor layer 3 was roughened using a 10% chromic acid solution, sufficiently washed with water and dried.
このようなセラミック基板1の上に、耐めっき性を有す
るドライフィルムをラミネートし、写真製版技術を用い
て、所定パターンのめっきレジスト層を形成した。その
後、めっきレジスト層のない部分に、化学めっき法によ
って厚み15μmの銅層を形成した。めっきレジスト層を
剥離した後、70ppmの酸素を含む窒素雰囲気中で、600℃
の加熱処理を行った。On such a ceramic substrate 1, a dry film having resistance to plating was laminated, and a plating resist layer having a predetermined pattern was formed by using a photolithography technique. Then, a copper layer having a thickness of 15 μm was formed on the portion without the plating resist layer by the chemical plating method. After stripping the plating resist layer, 600 ℃ in a nitrogen atmosphere containing 70ppm oxygen.
Was heat-treated.
その結果、得られた抵抗体付セラミック回路板は、銅層
が抵抗体層の露出部分と強固に接着されており、銅層の
基板に対する接着力は2.0〜3.0kg/mm2の高い値を示し
た。また、抵抗体層3の回路定数に対する抵抗特性は±
2%以内と高精度であった。このあと、抵抗体層3をレ
ーザートリマーでトリミングして、所定の抵抗値に調整
することによって、抵抗体付セラミック回路板の製造が
完了した。As a result, in the obtained ceramic circuit board with a resistor, the copper layer is firmly adhered to the exposed part of the resistor layer, and the adhesion of the copper layer to the substrate is as high as 2.0 to 3.0 kg / mm 2. Indicated. Further, the resistance characteristic of the resistor layer 3 with respect to the circuit constant is ±
The precision was within 2%. After that, the resistor layer 3 was trimmed with a laser trimmer and adjusted to a predetermined resistance value, whereby the production of the ceramic circuit board with a resistor was completed.
−実施例3− 焼結セラミック基板1として、99%アルミナ基板を用
い、この基板の表面をフッ酸を用いて、最大粗さ1〜2
μmに粗化処理した後、化学ニッケルめっき液を用いて
ニッケル層からなる導体回路を形成した。なお、その他
の実施条件は、実施例1と同様であった。その結果、実
施例1と同様に優れた性能を有する抵抗体付セラミック
回路板が製造できた。-Example 3-A 99% alumina substrate was used as the sintered ceramic substrate 1, and the surface of this substrate was hydrofluoric acid to have a maximum roughness of 1-2.
After the roughening treatment to μm, a conductive circuit composed of a nickel layer was formed using a chemical nickel plating solution. Note that the other execution conditions were the same as in Example 1. As a result, it was possible to manufacture a ceramic circuit board with a resistor having excellent performance as in Example 1.
−実施例4− 焼結セラミック基板1として、99%アルミナ基板を用
い、抵抗体ペーストをセラミック基板1上に直接描画し
て所定形状に形成した以外は、実施例2と同様の工程
で、抵抗体付セラミック回路板を製造した。その結果、
実施例2と同様の優れた特性を発揮できた。—Example 4— A 99% alumina substrate was used as the sintered ceramic substrate 1, and a resistor paste was formed in the same manner as in Example 2 except that the resistor paste was directly drawn on the ceramic substrate 1 to form a predetermined shape. A ceramic circuit board with a body was manufactured. as a result,
The same excellent characteristics as in Example 2 could be exhibited.
−実施例5− 焼結窒化アルミ基板(2″×2″×0.635mm)を用い、
導体金属層2となる銅層を化学めっきで厚み8μmにな
るように形成した以外は、実施例2と同様の工程で、抵
抗体付セラミック回路板を製造した。その結果、実施例
2と同様の優れた特性を発揮できた。-Example 5-Using a sintered aluminum nitride substrate (2 "x 2" x 0.635 mm),
A ceramic circuit board with a resistor was manufactured by the same steps as in Example 2 except that the copper layer to be the conductor metal layer 2 was formed by chemical plating to have a thickness of 8 μm. As a result, the same excellent properties as in Example 2 could be exhibited.
−比較例1− この比較例は、抵抗体層を、セラミック基板表面と同時
に、セラミック基板に適した強い粗化条件で粗化した場
合である。-Comparative Example 1-This comparative example is a case where the resistor layer is roughened simultaneously with the surface of the ceramic substrate under a strong roughening condition suitable for the ceramic substrate.
下記相違点以外は、実施例1と同様の条件で実施した。The conditions were the same as in Example 1 except for the following differences.
熱リン酸によるセラミック基板表面の粗化は行わなか
った。The surface of the ceramic substrate was not roughened by hot phosphoric acid.
抵抗体層の露出部分を、セラミック基板表面ととも
に、12%フッ酸溶液(30℃、15分)で粗化した。The exposed part of the resistor layer was roughened with a 12% hydrofluoric acid solution (30 ° C., 15 minutes) together with the surface of the ceramic substrate.
その結果、セラミック基板表面は良好に粗化され、導体
金属層の形成も良好に行えた。こうして形成された銅導
体層のセラミック基板に対する密着力を測定したとこ
ろ、1.5〜2.5kg/mm2と、比較的高い値を示した。As a result, the surface of the ceramic substrate was satisfactorily roughened, and the conductor metal layer could be formed well. When the adhesion of the copper conductor layer thus formed to the ceramic substrate was measured, it was a relatively high value of 1.5 to 2.5 kg / mm 2 .
しかし、粗化処理によって、抵抗体層の露出部分で、ガ
ラス成分が侵され損傷を受けた。その結果、導体と抵抗
体層との電気的接続がうまく行われず、抵抗体付セラミ
ック回路板としては、十分な性能が発揮できなかった。However, the roughening treatment damaged and damaged the glass component in the exposed portion of the resistor layer. As a result, the electrical connection between the conductor and the resistor layer was not performed well, and the ceramic circuit board with a resistor could not exhibit sufficient performance.
−比較例2− この比較例は、抵抗体層とともにセラミック基板表面
を、抵抗体層に適した弱い粗化条件で粗化した場合であ
る。-Comparative Example 2-This comparative example is a case where the surface of the ceramic substrate together with the resistor layer is roughened under a weak roughening condition suitable for the resistor layer.
下記相違点以外は、実施例1と同様の条件で実施した。The conditions were the same as in Example 1 except for the following differences.
熱リン酸によるセラミック基板表面の粗化は行わなか
った。The surface of the ceramic substrate was not roughened by hot phosphoric acid.
その結果、抵抗体層の露出部分は良好に粗化され、銅導
体層との電気的な接続も良好に行えた。As a result, the exposed portion of the resistor layer was satisfactorily roughened, and the electrical connection with the copper conductor layer was also satisfactorily performed.
しかし、セラミック基板表面の粗化が不十分になったた
め、めっき法による導体金属層の形成の際に、セラミッ
ク基板と導体金属層との密着不良が原因と考えられる
「ふくれ」が多数発生した。したがって、抵抗体付セラ
ミック回路板としては、十分な性能が発揮できなかっ
た。However, since the surface of the ceramic substrate was not sufficiently roughened, a large number of “blisters” were thought to be caused by poor adhesion between the ceramic substrate and the conductive metal layer when the conductive metal layer was formed by the plating method. Therefore, the ceramic circuit board with a resistor could not exhibit sufficient performance.
以上に述べた、この発明にかかる抵抗体付セラミック回
路板の製造方法のうち、請求項1記載の発明によれば、
抵抗体層および保護層が形成されたセラミック基板に、
所定の回路パターンに対応するめっきレジスト層を形成
した後、めっきレジスト層以外のセラミック基板表面お
よび抵抗体層の露出部分に、めっき法によって導体金属
からなる回路パターンを形成するので、従来の製造方法
のように、導体金属層をエッチングする面倒な工程が必
要なくなる。導体金属は回路形成に必要なところのみに
形成するので、材料コストが安くなる。エッチングを行
わないことから、スルーホールを形成したときに、スル
ーホールの信頼性が高くなる。According to the invention described in claim 1, among the methods for manufacturing a ceramic circuit board with a resistor according to the present invention described above,
On the ceramic substrate on which the resistor layer and the protective layer are formed,
After forming a plating resist layer corresponding to a predetermined circuit pattern, a circuit pattern made of a conductive metal is formed by plating on the exposed surface of the ceramic substrate surface and the resistor layer other than the plating resist layer. As described above, a troublesome process of etching the conductor metal layer is not necessary. Since the conductive metal is formed only where it is necessary to form a circuit, the material cost is reduced. Since the etching is not performed, the reliability of the through hole becomes high when the through hole is formed.
しかも、導体金属ペーストの焼成によって導体回路を製
造する方法等に比べ、微細回路が形成でき、低抵抗の導
体金属を用いることができるので配線抵抗が低くなり、
抵抗体層として高性能なものを使用できるので、高精度
で高信頼性を有する抵抗体層を備えたセラミック回路板
を提供することができる。Moreover, as compared with a method of manufacturing a conductor circuit by firing a conductor metal paste, a fine circuit can be formed, and a conductor metal having a low resistance can be used, so that the wiring resistance becomes low,
Since a high-performance resistor layer can be used, it is possible to provide a ceramic circuit board provided with a resistor layer having high accuracy and high reliability.
さらに、抵抗体層を形成する前に、セラミック基板を通
常の強い粗化処理方法で粗化しておき、抵抗体層の露出
部分については、抵抗体層に悪影響を与えないような、
比較的弱い処理方法で粗化することによって、抵抗体層
の性能を低下させることなく、セラミック基板と導体回
路との密着力を高めることが可能になり、抵抗体付セラ
ミック回路板の性能向上に大きく貢献できることにな
る。Furthermore, before forming the resistor layer, the ceramic substrate is roughened by a normal strong roughening treatment method, so that the exposed portion of the resistor layer does not adversely affect the resistor layer,
By roughening with a relatively weak treatment method, it is possible to increase the adhesion between the ceramic substrate and the conductor circuit without degrading the performance of the resistor layer, and improve the performance of the ceramic circuit board with resistor. It will make a big contribution.
請求項2記載の発明によれば、請求項1記載の上記効果
に加え、めっき法によって回路パターンを形成する導体
金属として、銅またはニッケルのような卑金属を用いる
ことによって、材料コストを削減できるとともに配線抵
抗を低くできる。また、金を用いることによって、マイ
グレーションの心配がなくなる。According to the invention of claim 2, in addition to the effect of claim 1, by using a base metal such as copper or nickel as a conductor metal for forming a circuit pattern by a plating method, material cost can be reduced and Wiring resistance can be lowered. Also, by using gold, there is no fear of migration.
第1図はこの発明の実施例を示す工程流れ図、第2図は
製造された抵抗体付セラミック回路板の断面図である。 1…セラミック基板、2…導体金属層、3…抵抗体層、
4…保護層FIG. 1 is a process flow chart showing an embodiment of the present invention, and FIG. 2 is a sectional view of a manufactured ceramic circuit board with a resistor. 1 ... Ceramic substrate, 2 ... Conductor metal layer, 3 ... Resistor layer,
4 ... Protective layer
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−95396(JP,A) 特開 昭61−185995(JP,A) 特開 昭63−124596(JP,A) 特開 昭55−86183(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-55-95396 (JP, A) JP-A-61-185995 (JP, A) JP-A-63-124596 (JP, A) JP-A-55- 86183 (JP, A)
Claims (2)
が形成されたセラミック回路板を製造する方法であっ
て、以下の工程(1)〜(5)を含むことを特徴とする
抵抗体付セラミック回路板の製法。 (1)セラミック基板の表面を粗化する工程。 (2)セラミック基板に抵抗体層を形成し、抵抗体層の
上に保護層を形成する工程。 (3)抵抗体層の露出部分を、セラミック基板表面の粗
化条件よりも弱い粗化条件による抵抗体層に悪影響を与
えない処理方法で粗化する工程。 (4)抵抗体層および保護層が形成されたセラミック基
板に、所定の回路パターンに対応するめっきレジスト層
を形成する工程。 (5)めっきレジスト層以外のセラミック基板表面およ
び抵抗体層の露出部分に、めっき法によって導体金属か
らなる回路パターンを形成する工程。1. A method of manufacturing a ceramic circuit board in which a resistor is formed together with a conductor circuit on a ceramic substrate, the method including the following steps (1) to (5): How to make a board. (1) A step of roughening the surface of the ceramic substrate. (2) A step of forming a resistor layer on the ceramic substrate and forming a protective layer on the resistor layer. (3) A step of roughening the exposed portion of the resistor layer by a treatment method that does not adversely affect the resistor layer under roughening conditions weaker than the roughening conditions of the surface of the ceramic substrate. (4) A step of forming a plating resist layer corresponding to a predetermined circuit pattern on the ceramic substrate on which the resistor layer and the protective layer are formed. (5) A step of forming a circuit pattern made of a conductive metal on the surface of the ceramic substrate other than the plating resist layer and the exposed portion of the resistor layer by a plating method.
導体金属が、銅,ニッケル,金のうちの何れかである請
求項1記載の抵抗体付セラミック回路板の製造方法。2. The method for manufacturing a ceramic circuit board with a resistor according to claim 1, wherein the conductor metal forming the circuit pattern by plating is one of copper, nickel and gold.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63159821A JPH0682908B2 (en) | 1988-06-27 | 1988-06-27 | Method for manufacturing ceramic circuit board with resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63159821A JPH0682908B2 (en) | 1988-06-27 | 1988-06-27 | Method for manufacturing ceramic circuit board with resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH029191A JPH029191A (en) | 1990-01-12 |
| JPH0682908B2 true JPH0682908B2 (en) | 1994-10-19 |
Family
ID=15701988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63159821A Expired - Fee Related JPH0682908B2 (en) | 1988-06-27 | 1988-06-27 | Method for manufacturing ceramic circuit board with resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682908B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714354B1 (en) * | 2004-07-27 | 2007-05-02 | 브레인 파워 코. | Manufacturing method of embedded thin film resistor of printed circuit board |
| JP4943293B2 (en) * | 2007-10-25 | 2012-05-30 | 日本メクトロン株式会社 | Method for manufacturing printed wiring board incorporating resistance element |
| CN106413270B (en) * | 2016-11-04 | 2019-04-05 | 大连大学 | A kind of aluminum nitride ceramic circuit board and preparation method |
| JP7704644B2 (en) * | 2021-10-08 | 2025-07-08 | Koa株式会社 | Chip resistor and method for manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5586183A (en) * | 1978-12-22 | 1980-06-28 | Tokyo Shibaura Electric Co | Substrate |
| JPS5595396A (en) * | 1979-01-16 | 1980-07-19 | Oki Electric Ind Co Ltd | Method of fabricating ceramic multilayer circuit board |
| JPS61185995A (en) * | 1985-02-13 | 1986-08-19 | 三菱電機株式会社 | Making of circuit board with resistor |
| JPS63124596A (en) * | 1986-11-14 | 1988-05-28 | 株式会社東芝 | Circuit board |
-
1988
- 1988-06-27 JP JP63159821A patent/JPH0682908B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH029191A (en) | 1990-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4722318B2 (en) | Chip resistor | |
| JPH023317B2 (en) | ||
| JPH0682908B2 (en) | Method for manufacturing ceramic circuit board with resistor | |
| JPH04208593A (en) | Thick film printed board | |
| JPS61185995A (en) | Making of circuit board with resistor | |
| JPH0680880B2 (en) | Manufacturing method of ceramic circuit board with resistor | |
| US4946709A (en) | Method for fabricating hybrid integrated circuit | |
| JPH0682909B2 (en) | Method for manufacturing ceramic circuit board with resistor | |
| JPH0632358B2 (en) | Method for manufacturing ceramic circuit board with resistor | |
| JP2001298255A (en) | Method of manufacturing thick printed board | |
| JP2000252611A (en) | Wiring board and method of manufacturing the same | |
| US4898805A (en) | Method for fabricating hybrid integrated circuit | |
| JPH0774445A (en) | Thick film conductor and manufacturing method thereof | |
| JPH01173778A (en) | Manufacture of printed wiring board with resistor | |
| JPH0754770B2 (en) | Manufacturing method of ceramic wiring board | |
| EP0417749A2 (en) | Thick film resistor/integrated circuit substrate and method of manufacture | |
| JPS63275196A (en) | Manufacture of circuit substrate | |
| JPH07297514A (en) | Manufacture of ceramic circuit board with resistor | |
| JP2614778B2 (en) | Manufacturing method of ceramic multilayer circuit board | |
| JPS63186492A (en) | Manufacture of circuit board | |
| JPH01262691A (en) | Manufacture of ceramic printed wiring board | |
| JPS6347997A (en) | Manufacture of ceramic double-sided wiring board | |
| JPS6285496A (en) | Manufacture of printed circuit board | |
| JPH03109793A (en) | Manufacture of wiring circuit board with resistor | |
| JPH04357895A (en) | Manufacture of ceramic wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |