JPH0683047B2 - 発光素子駆動回路 - Google Patents
発光素子駆動回路Info
- Publication number
- JPH0683047B2 JPH0683047B2 JP61224374A JP22437486A JPH0683047B2 JP H0683047 B2 JPH0683047 B2 JP H0683047B2 JP 61224374 A JP61224374 A JP 61224374A JP 22437486 A JP22437486 A JP 22437486A JP H0683047 B2 JPH0683047 B2 JP H0683047B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- light emitting
- emitting element
- follower transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ディジタル光通信において用いられる発光素
子の立上り、立下り特性を改善した発光素子駆動回路に
関するものである。
子の立上り、立下り特性を改善した発光素子駆動回路に
関するものである。
［従来の技術］ 第３図は、例えば「民需向け光ファイバ伝送用送受信モ
ジュールが低価格から高機能品までそろう」（日経エレ
クトロニクス、1983年７月18日号P143）に示された従来
の発光素子駆動回路で、図において、１はエミッタホロ
ワトランジスタ、２はエミッタホロワトランジスタ１の
エミッタとアースとの間に接続されている発光素子、３
は変調信号の反転信号を出力するNANDゲート、28はNAND
ゲート３の出力と上記エミッタホロワトランジスタ１の
ベースとの間に接続されているコンデンサ、29はNANDゲ
ート３の出力とエミッタホロワトランジスタ１のベース
との間に上記コンデンサ28と並列に接続されている抵
抗、31はNANDゲート３の出力とエミッタホロワトランジ
スタ１のエミッタとの間に設けられたダイオードであ
り、エミッタホロワトランジスタ１のエミッタからNAND
ゲート３の出力に向かう方向が順方向となるように接続
されている。30は電源とエミッタホロワトランジスタ１
のコレクタとの間に接続されている抵抗である。
ジュールが低価格から高機能品までそろう」（日経エレ
クトロニクス、1983年７月18日号P143）に示された従来
の発光素子駆動回路で、図において、１はエミッタホロ
ワトランジスタ、２はエミッタホロワトランジスタ１の
エミッタとアースとの間に接続されている発光素子、３
は変調信号の反転信号を出力するNANDゲート、28はNAND
ゲート３の出力と上記エミッタホロワトランジスタ１の
ベースとの間に接続されているコンデンサ、29はNANDゲ
ート３の出力とエミッタホロワトランジスタ１のベース
との間に上記コンデンサ28と並列に接続されている抵
抗、31はNANDゲート３の出力とエミッタホロワトランジ
スタ１のエミッタとの間に設けられたダイオードであ
り、エミッタホロワトランジスタ１のエミッタからNAND
ゲート３の出力に向かう方向が順方向となるように接続
されている。30は電源とエミッタホロワトランジスタ１
のコレクタとの間に接続されている抵抗である。
上記抵抗29は、上記エミッタホロワトランジスタ１が導
通状態にあるとき、電流増幅率が低下することによりNA
NDゲート３から過大電流が流れ出すことを防ぐために設
けられているものである。また、コンデンサ28の値は、
エミッタホロワトランジスタ１の導通時の入力抵抗、入
力容量をそれぞれRin,Cinとして、コンデンサ28、抵抗2
9をそれぞれC,Rとしたとき、 CR＝Cin・Rin ……（１） となるように決定される。
通状態にあるとき、電流増幅率が低下することによりNA
NDゲート３から過大電流が流れ出すことを防ぐために設
けられているものである。また、コンデンサ28の値は、
エミッタホロワトランジスタ１の導通時の入力抵抗、入
力容量をそれぞれRin,Cinとして、コンデンサ28、抵抗2
9をそれぞれC,Rとしたとき、 CR＝Cin・Rin ……（１） となるように決定される。
このコンデンサ28は、抵抗29とエミッタホロワトランジ
スタ１の入力容量でNANDゲート３の出力の立上がりがな
まることにより発光素子出力の立上りの劣化を防ぐため
のものである。
スタ１の入力容量でNANDゲート３の出力の立上がりがな
まることにより発光素子出力の立上りの劣化を防ぐため
のものである。
また、ダイオード31は、NANDゲート３が立ち下がると導
通状態になるため、発光素子２及びエミッタホロワトラ
ンジスタ１に蓄積された電荷を急速に放電する。すなわ
ちダイオード31は、発光素子駆動電圧をダイオード31の
導通時のアノード電位VD1まで強制的に立ち下げるもの
であり、発光素子出力の立下りの劣化を防ぐために設け
られているものである。
通状態になるため、発光素子２及びエミッタホロワトラ
ンジスタ１に蓄積された電荷を急速に放電する。すなわ
ちダイオード31は、発光素子駆動電圧をダイオード31の
導通時のアノード電位VD1まで強制的に立ち下げるもの
であり、発光素子出力の立下りの劣化を防ぐために設け
られているものである。
第４図は第３図における発光素子駆動回路の各部波形図
であり、図において、32は発光素子の端子間電圧（以
下、発光素子駆動電圧と略す）、33は発光素子のスイッ
チング電圧レベル（すなわち閾値レベル）、34はアース
電圧、35は発光素子駆動電流、36は発光素子光出力であ
る。
であり、図において、32は発光素子の端子間電圧（以
下、発光素子駆動電圧と略す）、33は発光素子のスイッ
チング電圧レベル（すなわち閾値レベル）、34はアース
電圧、35は発光素子駆動電流、36は発光素子光出力であ
る。
尚、第４図中において、点線で示している立下り線はダ
イオード31を備えていない場合の立下り特性を示すもの
であり、実線はダイオード31を備えている場合の立下り
特性を示している。
イオード31を備えていない場合の立下り特性を示すもの
であり、実線はダイオード31を備えている場合の立下り
特性を示している。
次に動作について説明する。
変調信号はNANDゲート３で反転され、この反転出力によ
ってエミッタホロワトランジスタ１を駆動する。エミッ
タホロワトランジスタ１は飽和スイッチングを行い、NA
NDゲート３の出力が“H"となるとき導通し、出力が“L"
となるとき非導通となる。
ってエミッタホロワトランジスタ１を駆動する。エミッ
タホロワトランジスタ１は飽和スイッチングを行い、NA
NDゲート３の出力が“H"となるとき導通し、出力が“L"
となるとき非導通となる。
このように、エミッタホロワトランジスタ１の飽和スイ
ッチングにより、エミッタホロワトランジスタ１のエミ
ッタとアースとの間に接続された発光素子２の光出力が
制御される。
ッチングにより、エミッタホロワトランジスタ１のエミ
ッタとアースとの間に接続された発光素子２の光出力が
制御される。
［発明が解決しようとする問題点］ 上記従来の発光素子駆動回路においては、第４図の光出
力36の波形よりわかるように、ダイオード31がない場合
（点線）に比べてダイオード31がある場合（実線）は、
発光素子光出力36の立下り速度が改善される。
力36の波形よりわかるように、ダイオード31がない場合
（点線）に比べてダイオード31がある場合（実線）は、
発光素子光出力36の立下り速度が改善される。
しかしながら、ダイオード31の導通時のアノード電位V
D1と発光素子スイッチング電圧VDFとの差を大きく取れ
ず、発光素子駆動電圧32の低下とともに発光素子２の内
部抵抗も増加するため、発光素子２の蓄積キャリアの放
電時間を決める発光素子駆動電流35の立下りの振り込み
量を充分大きく取れず、発光素子光出力36の立下りにす
そ引きが残る問題点がある。
D1と発光素子スイッチング電圧VDFとの差を大きく取れ
ず、発光素子駆動電圧32の低下とともに発光素子２の内
部抵抗も増加するため、発光素子２の蓄積キャリアの放
電時間を決める発光素子駆動電流35の立下りの振り込み
量を充分大きく取れず、発光素子光出力36の立下りにす
そ引きが残る問題点がある。
また、発光素子光出力36の立上り時においても、発光素
子２の応答速度で制限される立上り時間を超えた部分の
改善を行う対策が取られていない問題点がある。
子２の応答速度で制限される立上り時間を超えた部分の
改善を行う対策が取られていない問題点がある。
この発明は上記のような問題点を解消するためになされ
たもので、発光素子の光出力の立上り、立下りの高速化
が図れるとともに、立上り、立下り速度の調整が容易に
行える発光素子駆動回路を得ることを目的とする。
たもので、発光素子の光出力の立上り、立下りの高速化
が図れるとともに、立上り、立下り速度の調整が容易に
行える発光素子駆動回路を得ることを目的とする。
［問題点を解決するための手段］ 本発明の発光素子駆動回路は、第１のエミッタホロワト
ランジスタと、この第１のエミッタホロワトランジスタ
のエミッタに接続された発光素子と、ベースに変調信号
の反転信号が供給され、コレクタが上記第１のエミッタ
ホロワトランジスタのベースに、また抵抗を介して電源
に接続されて成り、上記反転信号に基づいて上記第１の
エミッタホロワトランジスタのエミッタに上記発光素子
の駆動電圧を発生させ、発光素子に駆動電流を供給する
第１のエミッタ接地トランジスタと、変調信号の立上り
点において立下るパルスを出力する立上り点検出回路
と、ベースにこの立上り点検出回路の出力が供給され、
コレクタが上記第１のエミッタ接地トランジスタのコレ
クタに接続される第２のエミッタ接地トランジスタとよ
り成り、変調信号の立上り点で、上記立上り点検出回路
の出力及び抵抗により発生する所定のパルス電圧を上記
駆動電圧に加える立上り電圧供給回路と、上記第１のエ
ミッタホロワトランジスタのベースとのそのコレクタに
入力端子が接続されるレベルシフト回路と、ベースにこ
のレベルシフト回路の出力が供給され、エミッタが上記
第１のエミッタホロワトランジスタのエミッタ及び上記
発光素子に接続される第２のエミッタホロワトランジス
タとより成り、上記レベルシフト回路で上記駆動電圧を
一定値だけレベルシフトした電圧に基づいて、上記駆動
電圧の立下り点で、第２のエミッタホロワトランジスタ
にエミッタ電流を流す立下り電流供給回路と、上記発光
素子の出力側に接続され、上記第１のエミッタホロワト
ランジスタのコレクタ電位より所定電位以上低くて上記
第２のエミッタホロワトランジスタのコレクタ電位より
所定電位以上高い電圧を出力する電源回路と、上記各エ
ミッタ接地トランジスタのエミッタとアースとの間に接
続された抵抗とを備えて成るものである。
ランジスタと、この第１のエミッタホロワトランジスタ
のエミッタに接続された発光素子と、ベースに変調信号
の反転信号が供給され、コレクタが上記第１のエミッタ
ホロワトランジスタのベースに、また抵抗を介して電源
に接続されて成り、上記反転信号に基づいて上記第１の
エミッタホロワトランジスタのエミッタに上記発光素子
の駆動電圧を発生させ、発光素子に駆動電流を供給する
第１のエミッタ接地トランジスタと、変調信号の立上り
点において立下るパルスを出力する立上り点検出回路
と、ベースにこの立上り点検出回路の出力が供給され、
コレクタが上記第１のエミッタ接地トランジスタのコレ
クタに接続される第２のエミッタ接地トランジスタとよ
り成り、変調信号の立上り点で、上記立上り点検出回路
の出力及び抵抗により発生する所定のパルス電圧を上記
駆動電圧に加える立上り電圧供給回路と、上記第１のエ
ミッタホロワトランジスタのベースとのそのコレクタに
入力端子が接続されるレベルシフト回路と、ベースにこ
のレベルシフト回路の出力が供給され、エミッタが上記
第１のエミッタホロワトランジスタのエミッタ及び上記
発光素子に接続される第２のエミッタホロワトランジス
タとより成り、上記レベルシフト回路で上記駆動電圧を
一定値だけレベルシフトした電圧に基づいて、上記駆動
電圧の立下り点で、第２のエミッタホロワトランジスタ
にエミッタ電流を流す立下り電流供給回路と、上記発光
素子の出力側に接続され、上記第１のエミッタホロワト
ランジスタのコレクタ電位より所定電位以上低くて上記
第２のエミッタホロワトランジスタのコレクタ電位より
所定電位以上高い電圧を出力する電源回路と、上記各エ
ミッタ接地トランジスタのエミッタとアースとの間に接
続された抵抗とを備えて成るものである。
［作用］ 立上り電圧供給回路により、変調信号の立上り点で、第
１のエミッタホロワトランジスタのエミッタに駆動電圧
＋所定電圧である初期駆動電圧を発生させる。
１のエミッタホロワトランジスタのエミッタに駆動電圧
＋所定電圧である初期駆動電圧を発生させる。
立下り電流供給回路により、駆動電圧の立下り点で、第
２のエミッタホロワトランジスタにエミッタ電流を流し
て、発光素子の接合部に蓄積した電荷を吸い出す。
２のエミッタホロワトランジスタにエミッタ電流を流し
て、発光素子の接合部に蓄積した電荷を吸い出す。
第１、第２のエミッタ接地トランジスタのエミッタとア
ースとの間に接続されている抵抗の値を調整して、発光
素子の立上り時間を調整する。
ースとの間に接続されている抵抗の値を調整して、発光
素子の立上り時間を調整する。
［実施例］ 以下、この発明の一実施例を図について説明する。
第１図は、本発明による発光素子駆動回路の一実施例を
示す。
示す。
図において、１は第１のエミッタホロワトランジスタ、
２は発光素子であり、第１のエミッタホロワトランジス
タ１のエミッタに接続されている。３は変調信号の反転
信号を得るためのNANDゲート、４は第１のエミッタ接地
トランジスタであり、ベースに変調信号の反転信号が供
給され、コレクタが第１のエミッタホロワトランジスタ
１のベースに接続されるとともに、抵抗７を介して電源
VCCに接続され、エミッタとアースとの間には抵抗８が
接続されている。上記第１のエミッタ接地トランジスタ
４は、第１のエミッタホロワトランジスタ１のエミッタ
に発光素子２の駆動電圧を発生させる。
２は発光素子であり、第１のエミッタホロワトランジス
タ１のエミッタに接続されている。３は変調信号の反転
信号を得るためのNANDゲート、４は第１のエミッタ接地
トランジスタであり、ベースに変調信号の反転信号が供
給され、コレクタが第１のエミッタホロワトランジスタ
１のベースに接続されるとともに、抵抗７を介して電源
VCCに接続され、エミッタとアースとの間には抵抗８が
接続されている。上記第１のエミッタ接地トランジスタ
４は、第１のエミッタホロワトランジスタ１のエミッタ
に発光素子２の駆動電圧を発生させる。
16は変調信号の立上り点において立下るパルスを出力す
る立上り点検出回路である。これは、NANDゲート３の出
力のNANDをとるNANDゲート17と、このNANDゲート17の出
力のNANDをとるNANDゲート18と、NANDゲート18の出力と
変調信号とのNANDをとるNANDゲート19とで構成される。
５は第２のエミッタ接地トランジスタであり、ベースに
上記NANDゲート19の出力が供給され、コレクタが上記第
１のエミッタ接地トランジスタ４のコレクタに接続さ
れ、エミッタとアースとの間に抵抗９が接続されてい
る。上記立上り点検出回路16と第２のエミッタ接地トラ
ンジスタ５とで立上り電圧供給回路1Aを構成し、これに
より、変調信号の立上り点で、上記立上り点検出回路16
の出力及び抵抗７により発生する所定のパルス電圧を上
記駆動電圧に加えるものである。
る立上り点検出回路である。これは、NANDゲート３の出
力のNANDをとるNANDゲート17と、このNANDゲート17の出
力のNANDをとるNANDゲート18と、NANDゲート18の出力と
変調信号とのNANDをとるNANDゲート19とで構成される。
５は第２のエミッタ接地トランジスタであり、ベースに
上記NANDゲート19の出力が供給され、コレクタが上記第
１のエミッタ接地トランジスタ４のコレクタに接続さ
れ、エミッタとアースとの間に抵抗９が接続されてい
る。上記立上り点検出回路16と第２のエミッタ接地トラ
ンジスタ５とで立上り電圧供給回路1Aを構成し、これに
より、変調信号の立上り点で、上記立上り点検出回路16
の出力及び抵抗７により発生する所定のパルス電圧を上
記駆動電圧に加えるものである。
10はレベルシフト回路であり、これは上記第１のエミッ
タホロワトランジスタ１のベースと上記第１のエミッタ
接地トランジスタ４のコレクタとの間に接続される回路
であり、ベースからアースに向う方向を順方向とする２
つのダイオード11、12と抵抗13とを直列に接続して成る
回路である。また、６は第２のエミッタホロワトランジ
スタであり、これはベースに上記レベルシフト回路10の
出力が供給され、エミッタが上記第１のエミッタホロワ
トランジスタのエミッタ及び上記発光素子２に接続され
る。この第２のエミッタホロワトランジスタ６と上記レ
ベルシフト回路10とで立下り電流供給回路1Bを構成す
る。この立下り電流供給回路1Bは、上記駆動電圧を一定
値だけレベルシフトし、このシフト電圧に基づいて、上
記駆動電圧の立下り点で、第２のエミッタホロワトラン
ジスタ６にエミッタ電流を流すものである。
タホロワトランジスタ１のベースと上記第１のエミッタ
接地トランジスタ４のコレクタとの間に接続される回路
であり、ベースからアースに向う方向を順方向とする２
つのダイオード11、12と抵抗13とを直列に接続して成る
回路である。また、６は第２のエミッタホロワトランジ
スタであり、これはベースに上記レベルシフト回路10の
出力が供給され、エミッタが上記第１のエミッタホロワ
トランジスタのエミッタ及び上記発光素子２に接続され
る。この第２のエミッタホロワトランジスタ６と上記レ
ベルシフト回路10とで立下り電流供給回路1Bを構成す
る。この立下り電流供給回路1Bは、上記駆動電圧を一定
値だけレベルシフトし、このシフト電圧に基づいて、上
記駆動電圧の立下り点で、第２のエミッタホロワトラン
ジスタ６にエミッタ電流を流すものである。
上記発光素子２は、アノードが、抵抗15とコンデンサ14
の並列回路を介して、第１のエミッタホロワトランジス
タ１のエミッタと第２のエミッタホロワトランジスタ６
のエミッタとに接続されている。また、この発光素子２
のカソードには電源回路20が接続されている。この電源
回路20は、第１のエミッタホロワトランジスタ１のコレ
クタ電位より0.7V以上低く、第２のエミッタホロワトラ
ンジスタ６のコレクタ電位より0.7V以上高い電圧を出力
するものである。
の並列回路を介して、第１のエミッタホロワトランジス
タ１のエミッタと第２のエミッタホロワトランジスタ６
のエミッタとに接続されている。また、この発光素子２
のカソードには電源回路20が接続されている。この電源
回路20は、第１のエミッタホロワトランジスタ１のコレ
クタ電位より0.7V以上低く、第２のエミッタホロワトラ
ンジスタ６のコレクタ電位より0.7V以上高い電圧を出力
するものである。
次に動作を第２図及び第１図に基づいて説明する。第２
図において、37はNANDゲート３の入力信号（以下、変調
信号と略す。）、38は第１のエミッタ接地トランジスタ
４のベース入力信号、39は第１のエミッタ接地トランジ
スタ４のコレクタ電流、40はNANDゲート18の出力信号、
41は立上り点検出回路16の出力、42は第２のエミッタ接
地トランジスタ５のコレクタ電流、21は発光素子の端子
間電圧（以下、発光素子駆動電圧と略す。）、22は発光
素子２のスイッチング電圧レベルVDF（すなわち、しき
い値レベル）、23は発光素子２のカソード電圧レベル、
24は第１のエミッタホロワトランジスタ１のエミッタ電
流、43は第２のエミッタホロワトランジスタ６のベース
入力電圧、44は発光素子２のカソード電圧レベルから0.
7V低い電位、25は第２のエミッタホロワトランジスタ６
のエミッタ電流、26は発光素子２の駆動電流、27は発光
素子の光出力である。
図において、37はNANDゲート３の入力信号（以下、変調
信号と略す。）、38は第１のエミッタ接地トランジスタ
４のベース入力信号、39は第１のエミッタ接地トランジ
スタ４のコレクタ電流、40はNANDゲート18の出力信号、
41は立上り点検出回路16の出力、42は第２のエミッタ接
地トランジスタ５のコレクタ電流、21は発光素子の端子
間電圧（以下、発光素子駆動電圧と略す。）、22は発光
素子２のスイッチング電圧レベルVDF（すなわち、しき
い値レベル）、23は発光素子２のカソード電圧レベル、
24は第１のエミッタホロワトランジスタ１のエミッタ電
流、43は第２のエミッタホロワトランジスタ６のベース
入力電圧、44は発光素子２のカソード電圧レベルから0.
7V低い電位、25は第２のエミッタホロワトランジスタ６
のエミッタ電流、26は発光素子２の駆動電流、27は発光
素子の光出力である。
なお、第２図において、t1〜t2及びt3〜t4で発光素子を
発光させる変調信号37が入力された場合について説明す
る。
発光させる変調信号37が入力された場合について説明す
る。
まず、発光素子の光出力の立上り動作及び発光中の動作
を説明する。NANDゲート３は変調信号37を反転して第１
のエミッタ接地トランジスタ４のベース入力信号38を出
力する。第１のエミッタ接地トランジスタ４はこの入力
信号を電流に変換し、第１のエミッタ接地トランジスタ
４のコレクタ信号電流39を抵抗７に出力する。
を説明する。NANDゲート３は変調信号37を反転して第１
のエミッタ接地トランジスタ４のベース入力信号38を出
力する。第１のエミッタ接地トランジスタ４はこの入力
信号を電流に変換し、第１のエミッタ接地トランジスタ
４のコレクタ信号電流39を抵抗７に出力する。
立下り点検出回路16は、NANDゲート３、17、18を通過し
てtd［秒］だけ遅延したNANDゲート18の出力信号40と変
調信号37をNANDゲート19へ入力することにより、変調信
号37の立上り点に同期して立下り、持続時間td1［秒］
だけLowレベルを保持する立上り点検出回路16の出力41
を第２のエミッタ接地トランジスタ５へ出力する。
てtd［秒］だけ遅延したNANDゲート18の出力信号40と変
調信号37をNANDゲート19へ入力することにより、変調信
号37の立上り点に同期して立下り、持続時間td1［秒］
だけLowレベルを保持する立上り点検出回路16の出力41
を第２のエミッタ接地トランジスタ５へ出力する。
第２のエミッタ接地トランジスタ５は立上り点検出回路
16の出力41を信号電流に変換し、第２のエミッタ接地ト
ランジスタ５のコレクタ電流42を抵抗７に出力する。第
２のエミッタ接地トランジスタ５のコレクタ電流42と第
１のエミッタ接地トランジスタ４のコレクタ電流39は抵
抗７において電流加算される。従って、変調信号37の立
上り点t1からtd1［秒］の間抵抗７に流れる電流は最小
になり、その後変調信号37が立下る時刻t2まで一定の電
流が流れる。これに対応して、エミッタホロワトランジ
スタ１のエミッタに発生する発光素子駆動電圧21は、電
源回路20の出力電圧VEEを基準として、変調信号の立上
りにおいてV2、定常時にV1を有する波形となる。
16の出力41を信号電流に変換し、第２のエミッタ接地ト
ランジスタ５のコレクタ電流42を抵抗７に出力する。第
２のエミッタ接地トランジスタ５のコレクタ電流42と第
１のエミッタ接地トランジスタ４のコレクタ電流39は抵
抗７において電流加算される。従って、変調信号37の立
上り点t1からtd1［秒］の間抵抗７に流れる電流は最小
になり、その後変調信号37が立下る時刻t2まで一定の電
流が流れる。これに対応して、エミッタホロワトランジ
スタ１のエミッタに発生する発光素子駆動電圧21は、電
源回路20の出力電圧VEEを基準として、変調信号の立上
りにおいてV2、定常時にV1を有する波形となる。
第１、第２のエミッタフロワトランジスタ１、６及びレ
ベルシフト回路10はプッシュプルＢ級動作増幅器を構成
しており、負荷はコンデンサ14と抵抗15の並列インピー
ダンスと発光素子２である。即ち、第２のエミッタホロ
ワトランジスタ６のベース入力電圧43は、第１のエミッ
タホロワトランジスタ１のベース入力電圧をダイオード
11、12によって約1.4V電位を下げた信号となり、従って
発光素子駆動電圧21と相似で、電位を0.7Vシフトした波
形となる。発光素子２のカソード電位VEE23は電源回路2
0により、発光素子駆動電圧21の低位レベルV3と発光素
子のスイッチング電圧レベルVDFとの間に設定されてお
り、t1〜t2、t3〜t4においては第１のエミッタホロワト
ランジスタ１が導通、第２のエミッタホロワトランジス
タ６が遮断となるため、第１のエミッタホロワトランジ
スタ１のエミッタ電流24は発光素子２に流れる。ここ
で、抵抗15は、発光素子駆動電圧21の定常時の振幅V1、
発光素子のスイッチング電圧VDFとともに発光素子２の
光出力電力を決定する。また、コンデンサ14は発光素子
２の寄生容量を補償している。
ベルシフト回路10はプッシュプルＢ級動作増幅器を構成
しており、負荷はコンデンサ14と抵抗15の並列インピー
ダンスと発光素子２である。即ち、第２のエミッタホロ
ワトランジスタ６のベース入力電圧43は、第１のエミッ
タホロワトランジスタ１のベース入力電圧をダイオード
11、12によって約1.4V電位を下げた信号となり、従って
発光素子駆動電圧21と相似で、電位を0.7Vシフトした波
形となる。発光素子２のカソード電位VEE23は電源回路2
0により、発光素子駆動電圧21の低位レベルV3と発光素
子のスイッチング電圧レベルVDFとの間に設定されてお
り、t1〜t2、t3〜t4においては第１のエミッタホロワト
ランジスタ１が導通、第２のエミッタホロワトランジス
タ６が遮断となるため、第１のエミッタホロワトランジ
スタ１のエミッタ電流24は発光素子２に流れる。ここ
で、抵抗15は、発光素子駆動電圧21の定常時の振幅V1、
発光素子のスイッチング電圧VDFとともに発光素子２の
光出力電力を決定する。また、コンデンサ14は発光素子
２の寄生容量を補償している。
第１のエミッタホロワトランジスタ１のエミッタ電流24
の立上り時に生じた電流パルスI1は、発光素子２を定常
電流I0より大きく駆動することにより、発光素子２光出
力27の立上りを高速化できる。
の立上り時に生じた電流パルスI1は、発光素子２を定常
電流I0より大きく駆動することにより、発光素子２光出
力27の立上りを高速化できる。
次に消光時と立下り動作を説明する。発光素子駆動電圧
21が発光素子２のカソード電圧レベルVEE23以下となる
と、第１のエミッタホロワトランジスタ１は遮断とな
り、第２のエミッタホロワトランジスタ６が導通とな
る。第２のエミッタホロワトランジスタ６のベース入力
電圧43は、t2〜t3の間発光素子２のカソード電圧レベル
VEEから0.7V以上低い電圧となるので、第２のエミッタ
ホロワトランジスタ６のエミッタ電流25は発光素子２に
流れる。第２のエミッタホロワトランジスタ６のエミッ
タ電流25は、発光素子２の接合部に蓄積した電荷を、先
頭のパルス電流I2で吸い取り、発光素子２の端子間電圧
を速やかに低下させ、光出力の立下りを高速化できる。
発光素子２の端子間電圧が低下して光出力が立下がる
と、発光素子２のインピーダンスが高くなるため、第２
のエミッタホロワトランジスタ６のエミッタ電流25はほ
とんど流れなくなる。
21が発光素子２のカソード電圧レベルVEE23以下となる
と、第１のエミッタホロワトランジスタ１は遮断とな
り、第２のエミッタホロワトランジスタ６が導通とな
る。第２のエミッタホロワトランジスタ６のベース入力
電圧43は、t2〜t3の間発光素子２のカソード電圧レベル
VEEから0.7V以上低い電圧となるので、第２のエミッタ
ホロワトランジスタ６のエミッタ電流25は発光素子２に
流れる。第２のエミッタホロワトランジスタ６のエミッ
タ電流25は、発光素子２の接合部に蓄積した電荷を、先
頭のパルス電流I2で吸い取り、発光素子２の端子間電圧
を速やかに低下させ、光出力の立下りを高速化できる。
発光素子２の端子間電圧が低下して光出力が立下がる
と、発光素子２のインピーダンスが高くなるため、第２
のエミッタホロワトランジスタ６のエミッタ電流25はほ
とんど流れなくなる。
すなわち、立上り電圧供給回路1Aにより、定常時電圧
に、パルス電流I1に基づくパルス電圧を加えた駆動電圧
を第１のエミッタホロワトランジスタ１のエミッタに発
生させ、発光素子駆動電流26のパルス電流I1により、発
光素子光出力27の立上りを高速化できる。
に、パルス電流I1に基づくパルス電圧を加えた駆動電圧
を第１のエミッタホロワトランジスタ１のエミッタに発
生させ、発光素子駆動電流26のパルス電流I1により、発
光素子光出力27の立上りを高速化できる。
また、発光素子の接合部には発光時における電荷が蓄積
しているので、立下りを高速化するためにはこの蓄積電
荷を吸い出してやる必要がある。
しているので、立下りを高速化するためにはこの蓄積電
荷を吸い出してやる必要がある。
このため、立下り電流供給回路1Bにより第２のエミッタ
ホロワトランジスタ６のエミッタ電流26を強制的に流す
ことにより、発光素子２の接合部に蓄積した電荷を吸い
出して、発光素子光出力27の立下りを高速化する。
ホロワトランジスタ６のエミッタ電流26を強制的に流す
ことにより、発光素子２の接合部に蓄積した電荷を吸い
出して、発光素子光出力27の立下りを高速化する。
すなわち、プッシュプルＢ級動作を行なうトランジスタ
ペアにより、第１のエミッタホロワトランジスタ１のエ
ミッタ電流24と第２のエミッタホロワトランジスタ６の
エミッタ電流25が得られ、発光素子駆動電流26の立上り
時に生じたパルス電流I1により、発光素子光出力27の立
上りを高速化し、駆動電圧の立下り時に生じるパルス電
流I2で発光素子光出力27を速やかに立ち下がらせる。
ペアにより、第１のエミッタホロワトランジスタ１のエ
ミッタ電流24と第２のエミッタホロワトランジスタ６の
エミッタ電流25が得られ、発光素子駆動電流26の立上り
時に生じたパルス電流I1により、発光素子光出力27の立
上りを高速化し、駆動電圧の立下り時に生じるパルス電
流I2で発光素子光出力27を速やかに立ち下がらせる。
また、光出力の立上りに要する時間は、抵抗８、又は抵
抗９の値を変えることで、調整可能である。
抗９の値を変えることで、調整可能である。
［発明の効果］ 以上説明したように、この発明によれば、立上り電圧供
給回路により、変調信号の立上り点で、第１のエミッタ
ホロワトランジスタのエミッタに駆動電圧＋パルス電圧
を発生させて、駆動力の大きいエミッタ電流を流すこと
で、発光素子の光出力の立上りを高速化するともに、立
下り電流供給回路により、駆動電圧の立下り点で、第２
のエミッタホロワトランジスタにエミッタ電流を流すこ
とで、発光素子の接合部に残留する電荷を吸収し、発光
素子の光出力の立下りを高速化する。
給回路により、変調信号の立上り点で、第１のエミッタ
ホロワトランジスタのエミッタに駆動電圧＋パルス電圧
を発生させて、駆動力の大きいエミッタ電流を流すこと
で、発光素子の光出力の立上りを高速化するともに、立
下り電流供給回路により、駆動電圧の立下り点で、第２
のエミッタホロワトランジスタにエミッタ電流を流すこ
とで、発光素子の接合部に残留する電荷を吸収し、発光
素子の光出力の立下りを高速化する。
また、立下りに要する時間は、第１、第２のエミッタ接
地トランジスタの抵抗の値を変えることで、調整可能で
ある。
地トランジスタの抵抗の値を変えることで、調整可能で
ある。
第１図は本発明の一実施例を示す図、第２図は発光素子
駆動回路の各部の波形図、第３図は従来の発光素子駆動
回路の構成図、第４図は第３図に示した発光素子駆動回
路の各部の波形図である。 １……第１のエミッタホロワトランジスタ、２……発光
素子、３……NANDゲート、４……第１のエミッタ接地ト
ランジスタ、５……第２のエミッタ接地トランジスタ、
６……第２のエミッタホロワトランジスタ、７〜９……
抵抗、10……レベルシフト回路、16……立下り点検出回
路、20……電源回路、1A……立上り電圧供給回路、1B…
…立下り電流供給回路。
駆動回路の各部の波形図、第３図は従来の発光素子駆動
回路の構成図、第４図は第３図に示した発光素子駆動回
路の各部の波形図である。 １……第１のエミッタホロワトランジスタ、２……発光
素子、３……NANDゲート、４……第１のエミッタ接地ト
ランジスタ、５……第２のエミッタ接地トランジスタ、
６……第２のエミッタホロワトランジスタ、７〜９……
抵抗、10……レベルシフト回路、16……立下り点検出回
路、20……電源回路、1A……立上り電圧供給回路、1B…
…立下り電流供給回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北山 忠義 神奈川県鎌倉市大船５丁目１番１号 三菱 電機株式会社情報電子研究所内 (56)参考文献 特開 昭54−152955（ＪＰ，Ａ) 特開 昭56−89130（ＪＰ，Ａ) 特開 昭55−138927（ＪＰ，Ａ)
Claims (1)
- 【請求項１】第１のエミッタホロワトランジスタと、こ
の第１のエミッタホロワトランジスタのエミッタに接続
された発光素子と、ベースに変調信号の反転信号が供給
され、コレクタが上記第１のエミッタホロワトランジス
タのベースに、また抵抗を介して電源に接続されて成
り、上記反転信号に基づいて上記第１のエミッタホロワ
トランジスタのエミッタに上記発光素子の駆動電圧を発
生させ、発光素子に駆動電流を供給する第１のエミッタ
接地トランジスタと、 複数の論理回路より成り、最終段の論理回路の一方の入
力に変調信号が供給されるとともに、他方の入力に変調
信号の反転信号を論理的に処理した信号が供給されて、
変調信号の立上り点において立下るパルスを出力する立
上り点検出回路と、ベースにこの立上り点検出回路の出
力が供給され、コレクタが上記第１のエミッタ接地トラ
ンジスタのコレクタに接続される第２のエミッタ接地ト
ランジスタとより成り、変調信号の立上り点で、上記立
上り点検出回路の出力及び抵抗により発生する所定のパ
ルス電圧を上記駆動電圧に加える立上り電圧供給回路
と、 上記第１のエミッタホロワトランジスタのベースと上記
第１のエミッタ接地トランジスタのコレクタに入力端子
が接続されるレベルシフト回路と、ベースにこのレベル
シフト回路の出力が供給され、エミッタが上記第１のエ
ミッタホロワトランジスタのエミッタ及び上記発光素子
に接続される第２のエミッタホロワトランジスタとより
成り、上記レベルシフト回路で上記駆動電圧を一定値だ
けレベルシフトした電圧に基づいて、上記駆動電圧の立
下り点で、第２のエミッタホロワトランジスタにエミッ
タ電流を流す立下り電流供給回路と、 上記発光素子のカソードに接続され、上記第１のエミッ
タホロワトランジスタのコレクタ電位より所定電位以上
低くて上記第２のエミッタホロワトランジスタのコレク
タ電位より所定電位以上高い電圧を出力する電源回路
と、 上記各エミッタ接地トランジスタのエミッタとアースと
の間に接続された抵抗とを備えて成ることを特徴とする
発光素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61224374A JPH0683047B2 (ja) | 1986-09-22 | 1986-09-22 | 発光素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61224374A JPH0683047B2 (ja) | 1986-09-22 | 1986-09-22 | 発光素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6378615A JPS6378615A (ja) | 1988-04-08 |
| JPH0683047B2 true JPH0683047B2 (ja) | 1994-10-19 |
Family
ID=16812754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61224374A Expired - Lifetime JPH0683047B2 (ja) | 1986-09-22 | 1986-09-22 | 発光素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683047B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152955A (en) * | 1978-05-24 | 1979-12-01 | Hitachi Ltd | Driver circuit |
| JPS55138927A (en) * | 1979-04-17 | 1980-10-30 | Mitsubishi Electric Corp | Photo-coupling semiconductor switch device |
| JPS5689130A (en) * | 1979-12-22 | 1981-07-20 | Fujitsu Ltd | Electronic circuit |
-
1986
- 1986-09-22 JP JP61224374A patent/JPH0683047B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6378615A (ja) | 1988-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140175A (en) | Light-emitting diode drive circuit with fast rise time and fall time | |
| US5315606A (en) | Laser diode driving circuit | |
| JPS6159885A (ja) | 発光ダイオ−ドの駆動回路 | |
| JP3121339B2 (ja) | 光アイソレータ | |
| US4827223A (en) | Buffer amplifier | |
| US4594717A (en) | Driver circuit for laser diode | |
| EP0082471B1 (en) | Diode driver circuit | |
| EP0049640B1 (en) | A line driver circuit | |
| US5550501A (en) | Current buffer circuit with enhanced response speed to input signal | |
| EP0196703A1 (en) | Amplifier arrangement | |
| JPS6152997B2 (ja) | ||
| JP2737444B2 (ja) | 高速論理回路 | |
| EP0199381B1 (en) | Amplifier arrangement | |
| US3789241A (en) | Electronic pulse amplifier circuits | |
| EP0196131B1 (en) | Amplifier arrangement | |
| JPH0683047B2 (ja) | 発光素子駆動回路 | |
| US5721456A (en) | Optical transmitter | |
| JPH0683048B2 (ja) | 発光素子駆動回路 | |
| JP2508488B2 (ja) | バッファ回路 | |
| EP0147635A2 (en) | Gate having reduced miller capacitance | |
| US4585953A (en) | Low power off-chip driver circuit | |
| EP0336396A2 (en) | Non-saturation type logic circuit | |
| JPH057144A (ja) | 発光素子駆動回路 | |
| JPH0783253B2 (ja) | 低電力プッシュプル・ドライバ回路 | |
| KR930000482B1 (ko) | 고속 저전력 전류-제어 논리 시스템 |