JPH0683076B2

JPH0683076B2 - 符合変換回路

Info

Publication number: JPH0683076B2
Application number: JP407388A
Authority: JP
Inventors: 仁之田上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-01-12
Filing date: 1988-01-12
Publication date: 1994-10-19
Anticipated expiration: 2009-10-19
Also published as: JPH01180120A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、入力データを、クロック信号に同期したNR
Z（None Return to Zero）符号系列のデータおよびRZ
（Return to Zero）符号系列のデータのいずれにも変換
することのできる符号変換回路に関するものである。

〔従来の技術〕

第３図は例えば昭和59年度電気通信学会通信部門全国大
会論文集、論文番号S31−13「G bit/s光通信用Si Bipol
arディジタルIC技術」に示された従来の符号変換回路で
あり、主に、入力データからクロック信号に同期したNR
Z符号系列のデータを再生する識別回路（１）と、このN
RZ符号系列のデータをRZ符号系列のデータに変換する変
換回路（２）とを備えている。

このうち、識別回路（１）は電源電圧端子（３）、
（４）データ入力端子（５）、（６）、クロック信号入
力端子（７）、（８）、電流源（12）、抵抗（14）〜
（17）およびトランジスタ（20）〜（27）によって構成
されている。

この場合、一端が電源電圧端子（３）に接続された抵抗
（14）の他端にトランジスタ（20）のコレクタとトラン
ジスタ（23）のコレクタとが接続され、さらに、一端が
電源電圧端子（３）に接続された抵抗（15）の他端にト
ランジスタ（21）のコレクタとトランジスタ（22）のコ
レクタとが接続されている。そして、これらのトランジ
スタのうち、トランジスタ（20）のエミッタとトランジ
スタ（21）のエミッタとがもう１つのトランジスタ（2
4）のコレクタに接続され、トランジスタ（20）のベー
スがデータ入力端子（５）に、トランジスタ（21）のベ
ースがデータ入力端子（６）にそれぞれ接続されてい
る。また、トランジスタ（22）のエミッタとトランジス
タ（23）のエミッタとがもう１つのトランジスタ（25）
のコレクタに接続されている。ここで、トランジスタ
（24）のベースはクロック信号端子（７）に、トランジ
スタ（25）のベースはクロック信号端子（８）にそれぞ
れ接続される他、これらのトランジスタのエミッタが電
流源に（12）の陽極に接続され、さらに、電流源（12）
の陰極が電源電圧端子（４）に接続されている。

一方、トランジスタ（26）のコレクタとトランジスタ
（27）のコレクタとが電源電圧端子（３）に接続される
他、トランジスタ（26）のベースが抵抗（14）の他端
に、トランジスタ（27）のベースが抵抗（15）の他端に
それぞれ接続され、さらに、トランジスタ（26）のエミ
ッタが抵抗（16）を介し、トランジスタ（27）のエミッ
タが抵抗（17）を介してそれぞれ電源電圧端子（４）に
接続されている。なお、上述したトランジスタ（22）の
ベースがトランジスタ（26）のエミッタと抵抗（16）の
相互接合点に、トランジスタ（23）のベースがトランジ
スタ（27）のエミッタと抵抗（17）の相互接合点にそれ
ぞれ接続されている。

次に、変換回路（２）はクロック信号入力端子（９）、
（10）、データ出力端子（11）、電流源（13）、抵抗
（18）、（19）およびトランジスタ（28）〜（31）によ
って構成されている。

この場合、トランジスタ（28）のコレクタが抵抗（18）
を介して電源電圧端子（３）に接続され、ベースがクロ
ック信号入力端子（９）に接続されている。トランジス
タ（29）のコレクタが電源電圧端子（３）に接続され、
ベースがクロック信号入力端子（10）に接続されてい
る。そして、これらのトランジスタのエミッタは電流源
（13）の陽極に接続され、さらに、電流源（13）の陰極
が電源電圧端子（４）に接続されている。また、トラン
ジスタ（30）のベースが抵抗（18）とトランジスタ（2
8）のコレクタとの相互接合点に接続され、トランジス
タ（31）のベースが、上述した抵抗（14）とトランジス
タ（20）のコレクタとの相互接合点に接続されている。
そして、トランジスタ（30）のコレクタおよびトランジ
スタ（31）のコレクタは共に電源電圧端子（３）に接続
され、さらに、これらのトランジスタの各エミッタはデ
ータ出力端子（11）に接続されると共に、抵抗（19）を
介して電源電圧端子（４）に接続されている。

次に、識別回路（１）の動作を説明した後に、変換回路
（２）の動作について、第４図をも参照して説明する。
なお、信号電圧の高電圧状態を“H"、低電圧状態を“L"
として説明する。

今、電源電圧端子（３）、（４）に所定の電圧が印加さ
れ、クロック信号入力端子（７）に図示した位相のクロ
ック信号（7a）が加えられている。また、クロック信号
入力端子（８）にはこれと逆相のクロック信号が加えら
れている。そして、初期状態として識別回路出力（3
2）、（33）がそれぞれ“H"と“L"にリセットされてい
るものとする。

この状態で第４図に示したように“H"→“L"→“L"→
“H"のようなデータ（5a）がデータ入力端子（５）に入
力され、データ入力端子（６）にこれと逆相のデータが
入力されたとする。

今、入力データ（5a）が“H"である期間に、クロック信
号（7a）が“L"から“H"に変化し、トランジスタ（24）
のベースの電位が“H"になると（以後、サンプル状態と
呼ぶ）、トランジスタ（20）のベース電位は“H"である
ので電流源（12）の電流が抵抗（14）を通して流れ、識
別回路出力（32）は抵抗（14）による電圧降下によって
“L"に変化し、逆に、識別回路出力（33）は抵抗（15）
による電圧降下がなくなるため“H"に変化する。これら
の電位状態はトランジスタ（26）、（27）を介してそれ
ぞれトランジスタ（22）、（23）のベースに入力され
る。

次に、入力データ（5a）が“H"である期間に、クロック
信号（7a）が“H"から“L"に変化し、トランジスタ（2
4）のベース電位が“L"になると（以後、ホールド状態
と呼ぶ）、トランジスタ（23）のベース電位が“H"であ
るので電流源（12）の電流はこのトランジスタ（23）を
通して抵抗（14）に流れるので、識別回路出力（32）、
（33）はそれぞれ“L"、“H"に保持される。

次に、入力データ（5a）が“L"である期間でのサンプル
状態のとき、トランジスタ（21）のベース電位が“H"で
あるので、電流源（12）の電流はこのトランジスタ（2
1）を通して抵抗（15）に流れ、識別回路出力（32）、
（33）はそれぞれ“H"、“L"に反転し、続いて、ホール
ド状態ではこの状態を維持する。

以上述べたように、サンプル状態およびホールド状態の
動作の繰返しによって、識別回路出力（32）は“L"→
“H"→“H"→“L"と変化し、データ入力端子（５）に入
力されたデータ（5a）を、クロック信号（7a）に同期し
たNRZ系列のデータとして出力する。

なお、識別回路（１）を構成するトランジスタ（24）、
（25）はクロック信号（7a）によって交互にオン動作し
ている。

次に、変換回路（２）について説明すると、クロック信
号入力端子（９）にクロック信号（9a）が入力されたと
き、クロック信号入力端子（10）にこれと逆相のクロッ
ク信号が入力され、これによってトランジスタ（28）、
（29）は交互にオン動作している。また、トランジスタ
（28）のコレクタ回路に挿入された抵抗（18）の作用で
クロック信号入力端子（９）の入力とは逆相のベース信
号（34）がトランジスタ（30）のベースに加えられる。

ここで、前述の識別回路出力（32）、すなわち、NRZ符
号系列のデータがトランジスタ（31）のベースに加えら
れたとする。この場合、トランジスタ（30）および（3
1）の両者が共にオフ状態にあるときに出力端子（11）
のレベル（11a）が“L"になるというAND回路を構成して
いる。従って、ベース信号（34）と識別回路出力（32）
との論理和をとることによって、識別回路出力（32）が
“L"であるときクロック信号に同期して“L"と“H"に変
化し、識別回路出力（32）が“H"であるときクロック信
号に同期して“H"、“H"のままのデータが出力される。

かくして、クロック信号に同期したRZ符号系列のデータ
がデータ出力端子（11）から出力される。

〔発明が解決しようとする課題〕

上記のように構成された従来の符号変換回路は、NRZ符
号系列のデータを得る識別回路と、RZ符号系列のデータ
を出力する変換回路とを備えたものであるがために、回
路規模が大きく、しかも、消費電力が増大するという課
題があった。

この発明は上記の課題を解決するためになされたもの
で、回路の小規模化を実現すると共に、消費電力を著し
く低減することができる符号変換回路を得ることを目的
とする。

〔課題を解決するための手段〕

この発明に係る符号変換回路は、第１乃至第８のトラン
ジスタにより、識別動作を行なわせると共に、そのうち
の１つのトランジスタに第９のトランジスタを並列接続
することにより、NRZ符号系列のデータおよびRZ符号系
列のデータはいずれでも所望のデータを得るように構成
したものである。

〔作用〕

この発明においては、従来装置を構成していた識別回路
にトランジスタを１個追設し、このトランジスタのベー
ス電位を２種類に変更することにより符号化系列の異る
データを得るようになっているので、回路の小規模化が
実現されると同時に、消費電力をも著しく低減させるこ
とができる。

〔実施例〕

第１図はこの発明の一実施例の構成を示すブロック図で
あり、図中、第３図と同一の符号を付したものはそれぞ
れ同一の要素を示している。

ここで、符号変換回路（35）は前述の識別回路（１）に
トランジスタ（36）を追設すると共に、このトランジス
タ（36）のベースに設定された電圧を印加するためのベ
ース電圧設定端子（37）、トランジスタ（27）のエミッ
タと抵抗（17）の相互接合点と、トランジスタ（26）の
エミッタと抵抗（16）の相互接合点とからそれぞれ出力
データを取出すためのデータ出力端子（38）、（39）を
設けたものである。

なお、トランジスタ（36）はトランジスタ（22）に並列
に接続されている。

上記のように構成された本実施例の動作を、第２図のタ
イムチャートをも参照して以下に説明する。

先ず、データ入力端子（５）に前述したと同様に“H"→
“L"→“L"→“H"と変化する電圧信号（5a）が入力さ
れ、また、クロック信号入力端子（７）にも図示した位
相のクロック信号（7a）が加えられる。このとき、デー
タ入力端子（６）にはデータ入力端子（５）のそれとは
逆相のデータが、クロック信号入力端子（８）にはクロ
ック信号入力端子（７）のそれとは逆相のクロック信号
がそれぞれ加えられる。

今、初期状態としてデータ出力端子（38）、（39）の電
位がそれぞれ“L"、“H"となるようにリセットされてい
たとする。この状態でベース電圧設定端子（37）の電圧
を、トランジスタ（22）、（23）のベース電位のうち、
低い側の電圧値以下に設定すればトランジスタ（36）常
にオフ状態に保持される。

しかして、符号変換回路（35）はサンプル状態とホール
ド状態とを繰返して従来の識別回路と全く同じ動作を行
ってデータ出力端子（38）、（39）に、第２図の（38
a）、（39a）に示す如く、クロック信号に同期したNRZ
符号系列のデータが得られる。

次に、ベース電圧設定端子（37）の電圧を、トランジス
タ（22）、（23）のベース電位のうち、高い側の電圧値
以上に設定した場合、トランジスタ（25）のベース電圧
が“H"となりホールド状態のときトランジスタ（36）が
オン状態となる。このとき、電流源（12）の電流は抵抗
（15）に流れ、トランジスタ（26）、（27）を介してデ
ータ出力端子（38）、（39）の電位をそれぞれ“L"、
“H"にリセットする。

以上の動作によって、データ出力端子（38）、（39）に
は第２図の（38b）、（39b）に示すようにクロック信号
に同期したRZ符号系列のデータが出力される。

かくして、この実施例によれば、従来の識別回路にトラ
ンジスタを追設し、このトランジスタのベース電位を低
くしてオフ状態にすればNRZ符号系列のデータが得ら
れ、トランジスタのベース電位を高くしてオン状態にす
ればRZ符号系列のデータが得られる。

なお、上記実施例ではクロック信号が立上り時点の入力
データのレベルを保持するＤラッチ・フリップ・フロッ
プにトランジスタ（36）を付加してなる符号変換回路に
ついて説明したが、マスター・スレーブＤフリップ・フ
ロップ、J,Kフリップフロップ等の他のフリップ・フロ
ップにトランジスタを付加しても上述した同様な動作を
行なわせることができる。

また、上記実施例ではデータ入力端子（５）、（６）お
よびクロック信号入力端子に逆相の信号を入力している
が、この代わりに、いずれか一方の端子にレファレンス
電圧を入力するようにしてもよい。

〔発明の効果〕以上の説明によって明らかなように、この発明によれ
ば、従来装置を構成した一部を回路にトランジスタを１
個追設し、このトランジスタのベース電位を２種類に変
えることにより符号化系列の異るデータが得られるよう
に構成したので、回路の小規模化が実現されると共に、
消費電力を著しく低減すことができるという効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は同実施例の動作を説明するためのタイムチャート、
第３図は従来の符号変換回路の構成を示す回路図、第４
図はこの符号変換回路の動作を説明するためのタイムチ
ャートである。（５）、（６）：データ入力端子（７）、（８）：クロック信号入力端子（12）：電流源（14）〜（17）：抵抗（20）〜（27）：トランジスタ（37）：ベース電圧設定端子（38）、（39）：データ出力端子なお、各図中、同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】電源の一端に各エミッタが接続された第１
および第２のトランジスタと、前記第１のトランジスタ
のコレクタに各エミッタが接続され、コレクタがそれぞ
れ抵抗を介して前記電源の他端に接続された第３および
第４のトランジスタと、前記第２のトランジスタのコレ
クタにエミッタが接続され、コレクタがそれぞれ前記第
４、第３のトランジスタのコレクタに接続された第５お
よび第６のトランジスタと、エミッタがそれぞれ前記第
５、第６のトランジスタのベースに接続されると共に、
それぞれ抵抗を介して前記電源の一端に接続され、コレ
クタが前記電源の他端に接続され、ベースがそれぞれ前
記第３、第４のトランジスタのコレクタに接続された第
７および第８のトランジスタと、前記第５のトランジス
タと並列に接続された第９のトランジスタとを備え、前
記第１のトランジスタのベースに正相クロック信号を前
記第２のトランジスタのベースに逆相クロック信号をそ
れぞれ加えると共に、前記第３のトランジスタのベース
に正相データを、前記第４のトランジスタのベースに逆
相データをそれぞれ入力し、且、前記第９のトランジス
タのベース電圧を変えることによりそのオン、オフ状態
に応じて前記第７のトランジスタまたは第８のトランジ
スタのエミッタから、前記クロック信号に同期して前記
第３のトランジスタまたは第４のトランジスタのベース
に入力されるデータの符号化系列と異なる符号化系列の
データを出力することを特徴とする符号変換回路。