JPH0684974B2 - Travel time detection circuit - Google Patents
Travel time detection circuitInfo
- Publication number
- JPH0684974B2 JPH0684974B2 JP58216259A JP21625983A JPH0684974B2 JP H0684974 B2 JPH0684974 B2 JP H0684974B2 JP 58216259 A JP58216259 A JP 58216259A JP 21625983 A JP21625983 A JP 21625983A JP H0684974 B2 JPH0684974 B2 JP H0684974B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse
- encoder
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P13/00—Indicating or recording presence, absence, or direction, of movement
- G01P13/02—Indicating direction only, e.g. by weather vane
- G01P13/04—Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement
- G01P13/045—Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement with speed indication
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Of Electric Motors In General (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】 (技術分野) 本発明は被制御対象の速度制御に関し、特に被制御対象
の移動量または回転量(以下移動量と略記する)をエン
コーダによって検出し、この被制御対象が一定量移動す
るのに要した時間を計数し移動時間データを得る回路の
改良に関する。Description: TECHNICAL FIELD The present invention relates to speed control of a controlled object, and in particular, a moving amount or rotation amount (hereinafter abbreviated as moving amount) of the controlled object is detected by an encoder, and the controlled object is controlled. The present invention relates to an improvement of a circuit that counts the time required for a certain amount of movement to obtain movement time data.
(従来技術) 従えばシリアルドットプリンタではキャリッジを一定速
度まで加速し、一定速度を保ちながらキャリッジ上の印
字ヘッドを駆動し用紙にドットを印字し、この後減速し
て予定した位置で停止させる。この装置ではキャリッジ
の位置と速度を正確に検出しなければ予定された位置に
ドットを印字することが出来ず、文字の形状が乱れる。(Prior Art) According to the serial dot printer, therefore, the carriage is accelerated to a constant speed, the print head on the carriage is driven to print dots on the paper while maintaining the constant speed, and then the printer is decelerated and stopped at a predetermined position. In this device, dots cannot be printed at a predetermined position unless the position and speed of the carriage are accurately detected, and the character shape is disturbed.
このために従来は第1図に示す制御回路を用いていた。For this purpose, the control circuit shown in FIG. 1 has been conventionally used.
第1図は従来のキャリッジ制御回路を示すブロック図で
あり、1はマイクロコンピュータ,ROM(ロード・オンリ
・メモリ),RAM(ランダム・アクセス・メモリ),I/Oポ
ート,タイマ回路等を備えた制御部、2はモータ駆動回
路、3はサーボモータ、4はキャリッジ、5はスリット
円板と2個の光センサからなりサーボモータ3が一定角
度回転するごとに90度位相差をもつA相とB相の信号を
出力するエンコーダ、6は波形整形回路、7は半固定抵
抗器による調整器、8は波形整形回路6から出力される
A相とB相の各立上りエッジと立下がりエッジを検出し
てパルスを形成し、A相が進んでいる場合にはUP信号線
へ出力し、B相が進んでいる場合にはDOWN信号線へ出力
するエッジおよび方向検出回路(以下エッジ方向検出回
路という)、9はエッジ・方向検出回路8から出力され
るパルスによりリセットされ、次にリセットされるまで
の間クロックパルスを計数するパルス間隔計数回路、8a
はオア回路である。FIG. 1 is a block diagram showing a conventional carriage control circuit, which is equipped with a microcomputer, ROM (load only memory), RAM (random access memory), I / O port, timer circuit, etc. A control unit, 2 is a motor drive circuit, 3 is a servo motor, 4 is a carriage, 5 is a slit disk and two optical sensors, and an A phase having a phase difference of 90 degrees each time the servo motor 3 rotates by a certain angle. An encoder that outputs a B-phase signal, 6 is a waveform shaping circuit, 7 is a regulator using a semi-fixed resistor, and 8 is each rising edge and falling edge of the A phase and B phase output from the waveform shaping circuit 6. To form a pulse, which is output to the UP signal line when the A phase is advanced, and is output to the DOWN signal line when the B phase is advanced (hereinafter referred to as edge direction detection circuit). ), 9 is an edge Is reset by the pulse output from the direction detection circuit 8, then the pulse interval counter circuit for counting between clock pulses until it is reset, 8a
Is an OR circuit.
第1図に示す従来のキャリッジ制御回路は次のように動
作する。まず制御部1からモータ駆動回路2にコントロ
ール信号が与えられて、制御電流がサーボモータ3に通
電されサーボモータ3が回転する。サーボモータ3が回
転すると、キャリッジ4が駆動され、またエンコーダ5
からA相とB相の信号が出力される。このエンコーダ5
の出力は波形整形回路6にて波形整形されパルス化され
る。この波形整形回路6のスレショールドレベルは調整
器7によって変えることができる。エッジ・方向検出回
路8は前記波形整形回路6から出力されるA相とB相の
出力パルスの各エッジで細いパルスを形成し、UP信号線
かDOWN信号線のいずれか一方へ出力する。この出力パル
スは位置制御用として直接制御部1へフィードバックさ
れると同時に、速度制御用としてパルス間隔計数回路9
を経て制御部1へフィードバックされる。制御部1は、
パルス間隔計数回路9により得たデジタルな移動時間デ
ータと、サーボモータ3の定常回転速度により予め定め
られている目的値を比較し、サーボモータ3の回転速度
が目的値よりも低い場合はサーボモータ3の駆動電流を
増やすように、またサーボモータ3の回転速度が目的値
よりも高い場合はサーボモータ3の駆動電流を減らすよ
うにモータ駆動回路2にコントロール信号を出力する。
上記によってサーボモータ3の回転速度を目的の速度に
制御するのである。また、制御部1はエッジ・方向検出
回路8で得たアップパルスとダウンパルスを計測し(例
えば制御部1の内部にアップダウンカウンタを用い、上
記アップパルスが1つ入力したときはアップダウンカウ
ンタの値を1つ増加させ、上記ダウンパルスが1つ入力
したときはアップダウンカウンタの値を1つ減少させ
る。)、サーボモータ3の現在の回転角度を知る。上記
によりサーボモータ3を目的の回転角度で停止・反転・
速度切替え等の操作ができるようにサーボモータ3の駆
動電流および相を制御するようにモータ駆動回路2にコ
ントロール信号を出力する。The conventional carriage control circuit shown in FIG. 1 operates as follows. First, a control signal is given from the control unit 1 to the motor drive circuit 2, a control current is supplied to the servo motor 3, and the servo motor 3 rotates. When the servo motor 3 rotates, the carriage 4 is driven and the encoder 5
Outputs the A-phase and B-phase signals. This encoder 5
The output of is waveform-shaped by the waveform-shaping circuit 6 to be pulsed. The threshold level of the waveform shaping circuit 6 can be changed by the adjuster 7. The edge / direction detection circuit 8 forms a thin pulse at each edge of the A-phase and B-phase output pulses output from the waveform shaping circuit 6, and outputs the thin pulse to either the UP signal line or the DOWN signal line. This output pulse is directly fed back to the control unit 1 for position control, and at the same time, the pulse interval counting circuit 9 is used for speed control.
It is fed back to the control unit 1 via. The control unit 1
The digital movement time data obtained by the pulse interval counting circuit 9 is compared with a target value which is predetermined by the steady rotation speed of the servo motor 3, and when the rotation speed of the servo motor 3 is lower than the target value, the servo motor A control signal is output to the motor drive circuit 2 to increase the drive current of the servo motor 3 and to decrease the drive current of the servo motor 3 when the rotation speed of the servo motor 3 is higher than the target value.
By the above, the rotation speed of the servo motor 3 is controlled to a target speed. Further, the control unit 1 measures the up pulse and the down pulse obtained by the edge / direction detection circuit 8 (for example, an up / down counter is used inside the control unit 1, and when one of the up pulses is input, the up / down counter is Is incremented by 1 and the value of the up / down counter is decremented by 1 when the down pulse is input by 1), and the current rotation angle of the servo motor 3 is known. By the above, the servo motor 3 is stopped / reversed at the desired rotation angle.
A control signal is output to the motor drive circuit 2 so as to control the drive current and phase of the servo motor 3 so that operations such as speed switching can be performed.
さて、このように動作するサーボ系において前記エッジ
・方向検出回路8から出力されるパルスのパルス間隔す
なわち移動時間がサーボモータ3の回転速度を正確に反
映していない場合には制御部1において演算される移動
時間データに誤差が生じ、その誤差によりサーボモータ
3に回転むらが生じたり、あるいは回転むらが生じない
程小さい誤差であっても変動分の電力が余分に消費され
るためサーボモータ3の温度上昇を招く結果となる。In the servo system operating in this way, when the pulse interval of the pulses output from the edge / direction detection circuit 8, that is, the moving time does not accurately reflect the rotation speed of the servo motor 3, the control unit 1 performs the calculation. An error occurs in the moving time data to be generated, and the error causes uneven rotation of the servo motor 3, or even if the error is small enough not to cause uneven rotation, the fluctuation power is additionally consumed, and thus the servo motor 3 is consumed. As a result, the temperature rises.
上記のような現象を起こさないために エンコーダ5のセンサ相互間の間隔の誤差を少なく
するように製造する、 エンコーダ5の取付角度を一定に揃える、 調整器7によりA相とB相の相互位相差が完全に90
度(電気角)となるようスレショールドレベルを調整す
る、 等の対策があるが前記はエンコーダ5が高価なものと
なる欠点がありまた前記,は組立,調整に要する工
数が増し全体のコストを上昇させる欠点があった。In order to prevent the above phenomenon from occurring, the encoder 5 is manufactured so as to reduce the error in the interval between the sensors, the encoder 5 is mounted at a constant mounting angle, and the mutual position of the A phase and the B phase is adjusted by the adjuster 7. Phase difference is completely 90
There is a measure such as adjusting the threshold level so that the angle (electrical angle) is adjusted. However, the above has the drawback that the encoder 5 is expensive, and the above, the number of man-hours required for assembly and adjustment increases, and the total cost increases. There was a drawback that raised.
また前記,,の全ての対策を実施しても、温度変
化による光センサの特性変化や、塵埃や油などの付着に
よる光センサの出力変化を防止することは出来ず、この
ため正常に機能する温度範囲を制限したり、メンテナン
スを必要とする欠点がある。Even if all of the above measures are taken, it is not possible to prevent changes in the characteristics of the optical sensor due to temperature changes and changes in the output of the optical sensor due to adhesion of dust, oil, etc. It has the drawback of limiting the temperature range and requiring maintenance.
また、この欠点は磁気エンコーダ,反射型光エンコーダ
についても同様に生ずる。Further, this drawback similarly occurs in the magnetic encoder and the reflection type optical encoder.
(発明の目的) 本発明の目的は低精度のエンコーダを使用しながら、調
整や保守を要せず、かつ温度変化に対しても自動的に追
従して、正確な移動時間データを検出することにある。(Object of the Invention) An object of the present invention is to detect an accurate moving time data by using an encoder with low accuracy, requiring no adjustment or maintenance, and automatically following a temperature change. It is in.
(発明の構成) 本発明は、この目的を達成するため、被制御対象の移動
量あるいは回転量を検出するエンコーダと、エンコーダ
の出力をパルス化する波形整形回路と、波整形回路から
出力される、周期性のある時間的な変動を伴なったパル
スのエッジを検出するエッジ検出回路と、エッジ検出回
路によって検出された各エッジ相互間の時間を計数する
計数回路と、計数回路のk個の計数値xn,xn-1,xn-2,
…xn-k+1,および1サンプリング前の移動時間データy
n-1から下記の演算を実行し、補正後の移動時間データy
nを出力するデジタルフィルタとを備えてなる移動時間
検出回路、 但し、αは−1<α<0の範囲の定数とし、kはk≧2
とする、 または、被制御対象の移動量あるいは回転量を検出する
エンコーダと、エンコーダの出力をパルス化する波形整
形回路と、波形整形回路から出力される、周期性のある
時間的な変動を伴なったパルスのエッジを検出するエッ
ジ検出回路と、エッジ検出回路によって検出された各エ
ッジ相互間の時間を計数する計数回路と、計数回路のk
+1個の計数値xn,xn-1,xn-2,…xn-k+1,xn-kから下
記の演算を実行し、補正後の移動時間データynを出力す
るデジタルフィルタとを備えてなる移動時間検出回路、 但し、βは−0.73<β<0の範囲の定数とし、kはk≧
2とするを提供するものである。(Structure of the Invention) In order to achieve this object, the present invention outputs from an encoder that detects a movement amount or a rotation amount of a controlled object, a waveform shaping circuit that makes the output of the encoder into a pulse, and a wave shaping circuit. , An edge detection circuit that detects an edge of a pulse with periodical time variation, a counting circuit that counts the time between each edge detected by the edge detection circuit, and k counting circuits. Count value x n , x n-1 , x n-2 ,
... x n-k + 1 , and movement time data y before 1 sampling
The following calculation is executed from n-1 and the corrected travel time data y
a moving time detection circuit comprising a digital filter for outputting n , However, α is a constant in the range of -1 <α <0, and k is k ≧ 2.
, Or an encoder that detects the amount of movement or rotation of the controlled object, a waveform shaping circuit that turns the encoder output into a pulse, and a periodical temporal fluctuation that is output from the waveform shaping circuit. An edge detection circuit that detects the edges of the pulse that has become a pulse, a counting circuit that counts the time between each edge detected by the edge detection circuit, and k of the counting circuit.
A digital filter that outputs the corrected movement time data y n by executing the following calculation from the +1 count values x n , x n-1 , x n-2 , ... X n-k + 1 , x nk A moving time detection circuit comprising However, β is a constant in the range of −0.73 <β <0, and k is k ≧
2 is provided.
(実施例) 第2図は本発明の一実施例を示すブロック図であり、10
は下記(1)式に示す伝達関数をもった巡回形デジタル
フイルタによって構成された補正回路である。(Embodiment) FIG. 2 is a block diagram showing an embodiment of the present invention.
Is a correction circuit composed of a recursive digital filter having a transfer function represented by the following equation (1).
ただし|α|<1 前記構成の実施例の動作は波形整形回路6のスレショー
ルドレベルが調整できないことと、パルス間隔計数回路
9の出力が補正回路10によって補正され、移動時間デー
タとして制御部へ入力される点を除いては第1図に示し
た従来のものと全く同じなので、エンコーダ5の精度や
波形整形回路6のスレショールドレベルの調整不良,変
動にも拘わらず補正回路10から正確な移動時間データが
得られるまでを以下に詳述し、その他の説明は省略す
る。 However, in the operation of the embodiment having the above configuration, the threshold level of the waveform shaping circuit 6 cannot be adjusted, the output of the pulse interval counting circuit 9 is corrected by the correction circuit 10, and the control unit stores it as movement time data. Since it is exactly the same as the conventional one shown in FIG. 1 except that it is input to the correction circuit 10, the correction circuit 10 does not adjust the accuracy of the encoder 5 or the threshold level of the waveform shaping circuit 6, and changes the threshold level. The process until accurate travel time data is obtained will be described in detail below, and the other description will be omitted.
まずエンコーダ5はスリットに対するセンサ相互間の間
隔がずれていると、各相間の出力波形に位相誤差を生ず
る。また波形整形回路6は第3図に示すようにスレショ
ールドレベルが実線から破線へと変動したとき矢印で示
すように出力パルスの幅が実線から破線に示すように変
動する。First, in the encoder 5, if the distance between the sensors with respect to the slit is deviated, a phase error occurs in the output waveform between each phase. Further, in the waveform shaping circuit 6, when the threshold level changes from the solid line to the broken line as shown in FIG. 3, the width of the output pulse changes as shown by the arrow from the solid line to the broken line.
前述の位相誤差とパルス幅の変動によりエッジ・方向検
出回路8から出力されるパルス列は第4図のようにな
る。すなわち、第4図(a)のように入力パルスのA相
とB相とが90度の位相差を有し、かつパルス幅が等しい
ときには出力パルスは等間隔となる。しかし入力パルス
のA相とB相との間に位相誤差が有れば第4図(b)の
ように出力パルスが変動し、また入力パルスのA相とB
相のパルス幅が変動すれば第4図(c)のように出力パ
ルスが変動する。実際には前述の二種の要因が複合して
いるので第4図(d)に示すような入力パルスおよび出
力パルスとなる。この第4図(d)に示した出力パルス
のn番目のパルスとn+1番目のパルスとのパルス間隔
を示したものが第5図である。この第5図により明らか
なように2相エンコーダでは4回ごとに同じ誤差が生じ
る。従ってパルス間隔計数回路9の出力値も4回ごとに
同じ誤差を含んだものとなる。このように4回ごとに繰
り返す誤差を一種の高調波と考え、基本波を抽出すると
いうアナロジーを使えば、デジタルフイルタによってこ
の種の誤差を除去することが可能となる。このために、
本発明では前述の第5図で示したパルス間隔をサンプル
値として扱っている。なお、この位相誤差やパルス幅の
変動などを周囲性のある時間的な変動ということにす
る。The pulse train output from the edge / direction detection circuit 8 is as shown in FIG. 4 due to the above-described phase error and pulse width variation. That is, as shown in FIG. 4 (a), when the A phase and the B phase of the input pulse have a phase difference of 90 degrees and the pulse widths are equal, the output pulses are evenly spaced. However, if there is a phase error between the A and B phases of the input pulse, the output pulse will fluctuate as shown in FIG. 4 (b), and the A and B phases of the input pulse will change.
If the pulse width of the phase changes, the output pulse changes as shown in FIG. 4 (c). Actually, since the above-mentioned two kinds of factors are combined, the input pulse and the output pulse are as shown in FIG. 4 (d). FIG. 5 shows the pulse interval between the nth pulse and the (n + 1) th pulse of the output pulse shown in FIG. 4 (d). As is clear from FIG. 5, in the two-phase encoder, the same error occurs every four times. Therefore, the output value of the pulse interval counting circuit 9 also contains the same error every four times. By using the analogy that an error that repeats every four times is considered as a kind of harmonic wave and the fundamental wave is extracted, this kind of error can be removed by a digital filter. For this,
In the present invention, the pulse intervals shown in FIG. 5 above are treated as sample values. It should be noted that this phase error and pulse width variation are referred to as ambient temporal variation.
このような特性を有する巡回型デジタルフイルタは入力
値xn,xn-1,xn-2,xn-3と出力値yn,yn-1との間に下記
(2)式が成立する。A cyclic digital filter having such characteristics has the following equation (2) between the input values x n , x n-1 , x n-2 , x n-3 and the output values y n , y n-1. To establish.
但し|a|<1 上記(2)式において(xn+xn-1+xn-2+xn-3)/4は4
回ごとの繰り返し誤差を除くために平均をとったもので
ある。またyn-1は1つ前の出力値であり、係数(1−
α)とαは応答性を良くするために両者の重み付けを行
なうものである。この(2)式をz変換すると下記
(3)式となる。 Where | a | <1 (x n + x n-1 + x n-2 + x n-3 ) / 4 in the above formula (2) is 4
This is an average taken to eliminate the repeat error for each time. Also, y n-1 is the previous output value, and the coefficient (1-
α) and α are for weighting both in order to improve the response. When this equation (2) is z-transformed, the following equation (3) is obtained.
上記(3)式を整理すると下記(4)式となる。 The above equation (3) is rearranged into the following equation (4).
したがって前記補正回路10の伝達関数は上記(1)式と
なる。 Therefore, the transfer function of the correction circuit 10 becomes the above equation (1).
すなわち、補正回路10の出力値は入力された過去3個の
移動時間データと現在の移動時間データを定数αによっ
て定まる重み付けを行なった移動平均値に他ならず、4
回ごとの繰り返し誤差を除去できるためサーボモータ3
の現在の速度をほぼ正しく反映した移動時間データが得
られる。That is, the output value of the correction circuit 10 is none other than the moving average value obtained by weighting the past three moving time data and the current moving time data which are determined by the constant α.
Servo motor 3 because it can eliminate repeated errors
The travel time data that almost correctly reflects the current speed of
次に補正回路10をさらに具体化するため定数αを求め
る。(1)式に示す特性の巡回型フイルタについて、サ
ーボモータの回転速度の変化に対する応答性を評価する
ため、入力としてランプ信号を入れ、サンプリング数15
コ(サンプリング値は1,2,3…15となる)までの入出力
間の差の2乗和をαが−0.9から0.9まで0.1間隔で計算
により求めたものが第6図である。この2乗和が低いほ
ど応答性は良いので、−1<α≦0であるようなαの範
囲が良好である。Next, a constant α is obtained in order to further embody the correction circuit 10. In order to evaluate the response of the cyclic filter having the characteristics shown in equation (1) to changes in the rotation speed of the servo motor, a ramp signal was input as input and the sampling number was set to 15
FIG. 6 shows the sum of squares of the difference between the input and the output up to U (the sampling value is 1, 2, 3 ... 15) calculated at 0.1 intervals from α of −0.9 to 0.9. Since the lower the sum of squares, the better the response, the range of α such that −1 <α ≦ 0 is good.
さらに実際の回路構成が簡単になるような定数αとして にしたときの(1)式は次の(5)式で示すようにな
る。Furthermore, as a constant α that simplifies the actual circuit configuration The equation (1) when the above is set is as shown in the following equation (5).
第7図は(5)式に示した巡回型フイルタの周波数特性
図である。この第7図では周波数比が0.25及び0.5でゲ
インが落ちているので、上記4回ごとの誤差のくり返し
を除去することができる。 FIG. 7 is a frequency characteristic diagram of the cyclic filter shown in equation (5). In FIG. 7, since the gain drops at the frequency ratios of 0.25 and 0.5, it is possible to eliminate the repetition of the error every four times.
また、(5)式に示す特性のフイルタを差分方程式で表
わすと(6)式になる。Further, if the filter having the characteristic shown in the equation (5) is represented by the difference equation, the equation (6) is obtained.
なお(6)式においてxnは現在の入力値、xn-1(i=1,
2,3)はiサンプリング前の入力値、ynは現在の出力
値、yn-1は1サンプリング前の出力値を示している。 In equation (6), x n is the current input value, x n-1 (i = 1,
2, 3) are input values before i sampling, y n are current output values, and y n-1 are output values one sampling before.
第8図は(5)式の特性をもつデジタルフイルタの構成
例を示す図であり、xnは入力値、11は1サンプル時間遅
延する単位遅延素子、12は乗算器、13は加算器、ynは出
力値であり、乗算器12の添字は乗算係数を示している。
また第9図は第8図の構成例を具体化した回路のブロッ
ク図であり、20,21,22および27は1サンプル時間データ
を保持するためのレジスタ、24はパルス間隔計数回路
9、レジスタ20,22および27の各出力値を選択的に出力
するマルチプレクサ、25はアキュムレータ25aを有しマ
ルチプレクサ24の出力値を加算あるいは減算してレジス
タ27および第2図の制御部1へ出力する演算装置、26は
パルス間隔計数回路9、レジスタ20,21,22,27および演
算装置25へそれぞれタイミング信号を出力し、マルチプ
レクサ24へ選択すべきレジスタを示すモード信号を出力
するモードおよびタイミング信号発生回路(以下モード
発生回路という)である。FIG. 8 is a diagram showing a configuration example of a digital filter having the characteristic of equation (5), where x n is an input value, 11 is a unit delay element that delays by one sample time, 12 is a multiplier, 13 is an adder, y n is an output value, and the subscript of the multiplier 12 indicates the multiplication coefficient.
FIG. 9 is a block diagram of a circuit embodying the configuration example of FIG. 8. 20, 21, 22, and 27 are registers for holding one sample time data, 24 is a pulse interval counting circuit 9, and a register. A multiplexer that selectively outputs the output values of 20, 22, and 27, and an arithmetic unit 25 that has an accumulator 25a and adds or subtracts the output value of the multiplexer 24 to output to the register 27 and the control unit 1 of FIG. , 26 output timing signals to the pulse interval counting circuit 9, registers 20, 21, 22, 27 and arithmetic unit 25, respectively, and output to the multiplexer 24 a mode signal indicating a register to be selected, and a timing signal generation circuit ( Hereinafter referred to as a mode generation circuit).
前記第9図に示す回路の動作を第10図のフローチャート
を参照して説明する。まずステップ1においてモード発
生回路26にアップパルスあるいはダウンパルスが入力さ
れる。これにより、モード発生回路26が動作を開始し、
ステップ2において演算装置25のアキュムレータ25aを
クリアし、ステップ3においてレジスタ22の値を選択し
てアキュムレータ25aに入力し加算する動作を3回繰り
返す。これにより3xn-3の値が得られる。同様にしてス
テップ4ではレジスタ21の値を3回アキュムレータ25a
に加算し、(3xn-2+3xn-3)を得ると共にレジスタ21の
値をレジスタ22へシフトし、ステップ5ではレジスタ20
の値を3回アキュムレータ25aをに加算し、(3xn-1+3x
n-2+3xn-3)を得ると共にレジスタ20の値をレジスタ21
へシフトし、さらにステップ6においてパルス間隔計数
回路9の値を3回アキュムレータ25aに加算し(3xn+3x
n-1+3xn-2+3xn-3)を得ると共にパルス間隔計数回路
9の値をレジスタ20へシフトし、ステップ7においてパ
ルス間隔計数回路9をリセットし、再びクロックパルス
を計数してパルス間隔を計数すると共にレジスタ27の値
を選択し、2ビット上位へシフトさせてアキュムレータ
25aへ入力し減算する。これにより(3xn+3xn-1+3xn-2
+3xn-3−4yn-1)を得る。ステップ8においてアキュム
レータ25aの値を3ビット下位へシフトさせて制御部1
へ出力すると共にレジスタ27へ入力する。これにより制
御部1へ出力される値は(6)式のynとなり、またレジ
スタ27へはこの値がyn-1として保持される。この後ステ
ップ1へ戻り前述の動作を繰り返す。The operation of the circuit shown in FIG. 9 will be described with reference to the flowchart of FIG. First, in step 1, an up pulse or a down pulse is input to the mode generation circuit 26. As a result, the mode generation circuit 26 starts operating,
In step 2, the operation of clearing the accumulator 25a of the arithmetic unit 25, selecting the value of the register 22 in step 3, inputting it to the accumulator 25a, and adding it is repeated three times. This gives a value of 3x n-3 . Similarly, in step 4, the value in register 21 is stored three times in the accumulator 25a.
To obtain (3x n-2 + 3x n-3 ) and shift the value in register 21 to register 22. In step 5, register 20
The value of is added to the accumulator 25a three times, and (3x n-1 + 3x
n-2 + 3x n-3 ) and the value in register 20 is registered in register 21
And further, in step 6, the value of the pulse interval counting circuit 9 is added to the accumulator 25a three times (3x n + 3x
n-1 + 3x n-2 + 3x n-3 ) and shift the value of the pulse interval counting circuit 9 to the register 20, reset the pulse interval counting circuit 9 in step 7, count clock pulses again, and calculate the pulse interval. Is counted and the value of register 27 is selected, and it is shifted to the upper 2 bits and the accumulator
Input to 25a and subtract. This gives (3x n + 3x n-1 + 3x n-2
+ 3x n-3 −4y n-1 ) is obtained. In step 8, the value of the accumulator 25a is shifted to the lower 3 bits and the control unit 1
And register 27. As a result, the value output to the control unit 1 becomes y n in the expression (6), and this value is held in the register 27 as y n-1 . After this, the process returns to step 1 and the above-mentioned operation is repeated.
なお前記説明中で慣例により、あるレジスタから他のレ
ジスタへ値をシフトするという表現をとっているが、こ
のシフトにより元のレジスタの値が変わることはない。
正確にはあるレジスタの内容が読出され、他のレジスタ
へ書込まれるということである。In the above description, by convention, the value is shifted from one register to another register, but this shift does not change the value of the original register.
To be precise, the contents of one register are read and written to another register.
以上説明したように第一の実施例では、パルス間隔計数
回路9から出力される移動時間データに含まれる誤差の
うち、4回ごとに繰り返される誤差を除去することがで
きる。このため二相エンコーダを用いたサーボ系におい
て、 エンコーダ5のスリットに対する光センサの製造精
度や、取付精度を高くする必要がない、 波形整形回路6のスレショールドレベルを調整する
調整器が不要となり、当然調整作業も不要となる、 エンコーダ5の光センサの特性や波形整形回路6の
回路定数にばらつきがあっても、影響を受けない、 温度変化や経年変化等によるエンコーダ5や波形整
形回路6の特性変化や、塵埃や油などの付着によるエン
コーダ5の特性劣化による影響を受けない 等の効果があり、無調整でありながら品質が均一で、長
期間安定した特性保つサーボ系を実現できる。As described above, in the first embodiment, of the errors included in the moving time data output from the pulse interval counting circuit 9, the error repeated every four times can be removed. Therefore, in the servo system using the two-phase encoder, it is not necessary to increase the manufacturing accuracy and the mounting accuracy of the optical sensor with respect to the slit of the encoder 5, and the adjuster for adjusting the threshold level of the waveform shaping circuit 6 is unnecessary. Of course, no adjustment work is required. Even if there are variations in the characteristics of the optical sensor of the encoder 5 and the circuit constants of the waveform shaping circuit 6, they are not affected. The encoder 5 and the waveform shaping circuit 6 due to temperature changes, aging changes, etc. It is possible to realize a servo system which is not affected by the characteristic change of the encoder 5 and the characteristic deterioration of the encoder 5 due to the adhesion of dust and oil and the like, and which has a uniform quality even with no adjustment and maintains stable characteristics for a long time.
さて、前記実施例では巡回型デジタルフイルタを補正回
路としたが、非巡回型デジタルフイルタを補正回路とし
て使用することもできる。Although the cyclic digital filter is used as the correction circuit in the above embodiment, the non-cyclic digital filter can be used as the correction circuit.
すなわち、前記補正回路を非巡回型デジタルフイルタと
したときには、入力値xn,xn-1,xn-2,xn-3,xn-4と出
力値ynとが下記(7)式の差分方程式を満足すれば良
い。That is, when the correction circuit is a non-recursive digital filter, the input values x n , x n-1 , x n-2 , x n-3 , x n-4 and the output value y n are as follows (7). It suffices if the difference equation of the equation is satisfied.
上記(7)式は現在値を含む4個の時系列データの平均
値と、現在より1個手前を含む4個の時系列データの平
均値にそれぞれ係数を掛け、応答性を良くするため重み
付けを行なったものである。この(7)式をz変換し、
整理すると下記(8)式となる したがって伝達関数H(z)は下記(9)式となる。 The above equation (7) is weighted to improve the responsiveness by multiplying the average value of the four time series data including the current value and the average value of the four time series data including the one before the current value by a coefficient. It was done. This equation (7) is z-transformed,
When arranged, it becomes the following formula (8) Therefore, the transfer function H (z) is given by the following equation (9).
上記(9)式を整理すると下記(10)式となる。 The following equation (10) can be obtained by rearranging the above equation (9).
前記(10)式に示す特性の非巡回型フイルタの構成例が
第11図である。(10)式に示す特性の非巡回型デジタル
フイルタについて、巡回型デジタルフイルタの場合と同
様の方法でサーボモータの回転速度の変化に対する応答
性を評価した。第12図は第6図と同様に入力としてラン
プ信号を入れ、サンプリング数15コ(サンプリング値は
1,2,3…15となる)までの入出力間の差の2乗和をβが
−0.9から0.9まで0.1間隔で計算により求めたものであ
る。この第12図により−0.73≦β≦0であるようなβの
範囲が良好である。これを第19図のαの特性と比較する
と、上記βの範囲においてはβの特性の方が良好であ
り、(1)式で示される巡回型フイルタよりも応答性が
良いことがわかる。 FIG. 11 shows an example of the configuration of the non-recursive filter having the characteristics shown in the equation (10). With respect to the non-recursive digital filter having the characteristic shown in the equation (10), the responsivity to the change in the rotation speed of the servo motor was evaluated by the same method as in the case of the recursive digital filter. In Fig. 12, the ramp signal is input as input and the sampling number is 15
1,2,3 ... 15) and the sum of squares of the difference between the input and output is obtained by calculating β from −0.9 to 0.9 at 0.1 intervals. From FIG. 12, the range of β such that −0.73 ≦ β ≦ 0 is good. Comparing this with the characteristic of α in FIG. 19, it can be seen that the characteristic of β is better in the range of β described above, and that the response is better than that of the cyclic filter represented by the equation (1).
さらに、実際の回路構成が簡単になるような定数βとし
て にしたときの(10)式は次のようになる。Furthermore, as a constant β that simplifies the actual circuit configuration, Equation (10) when set to is as follows.
第13図は(11)式に示す特性の非巡回型デジタルフイル
タの周波数特性である。第7図と同様に周波数比が0.25
及び0.5でゲインが落ちているので、前記4回ごとの誤
差のくり返しを除去することができる。 FIG. 13 shows the frequency characteristic of the non-recursive digital filter having the characteristic shown in equation (11). As in Fig. 7, the frequency ratio is 0.25.
Since the gain drops at 0.5 and 0.5, it is possible to eliminate the repeating error every four times.
なお(11)式を差分方程式で示すと下記(12)式とな
る。The following equation (12) can be obtained by expressing equation (11) as a difference equation.
第14図は(11)式の特性をもつデジタルフイルタの構成
例を示す図である。 FIG. 14 is a diagram showing a configuration example of a digital filter having the characteristic of the expression (11).
また第15図は第14図の構成例を具体化した回路のブロッ
ク図であり、第9図に示した回路に比べてレジスタ27が
除去され、レジスタ23が追加されている点と、後述する
ようにモード発生回路26の動作が若干異なる。Also, FIG. 15 is a block diagram of a circuit embodying the configuration example of FIG. 14, and in comparison with the circuit shown in FIG. 9, the register 27 is removed and the register 23 is added, which will be described later. As described above, the operation of the mode generation circuit 26 is slightly different.
前記第15図に示す回路の動作を第16図のフローチャート
を参照して説明する。まずステップ1においてモード発
生回路26にアップパルスあるいはダウンパルスが入力さ
れる。これによりモード発生回路26が動作を開始し、ス
テップ2において演算装置25のアキュムレータ25aをク
リアし、ステップ3においてレジスタ23の値を選択しマ
ルチプレクサ24を介して演算装置25のアキュムレータ25
aに入力し減算する。これにより(−xn-4)の値が得ら
れる。同様にしてステップ4ではレジスタ22の値をアキ
ュムレータ25aに加算し、(xn-3−xn-4)を得ると共に
レジスタ22の値をレジスタ23へシフトし、ステップ5で
はレジスタ21の値をアキュムレータ25aに加算し、(x
n-2+xn-3−xn-4)を得ると共にレジスタ21の値をレジ
スタ22へシフトし、ステップ6ではレジスタ20の値をア
キュムレータ25aに加算し、(xn-1+xn-2+xn-3−
xn-4)を得ると共にレジスタ20の値をレジスタ21へシフ
トし、ステップ7ではパルス間隔計数回路9の値をアキ
ュムレータ25aに加算する動作を2回行ない、(2xn+x
n-1+xn-2+xn-3−xn-4)を得ると共にパルス間隔計数
回路9の値をレジスタ20へシフトし、ステップ8におい
てパルス間隔計数回路9をリセットし、再びクロックパ
ルスを計数してパルス間隔を計数させると共にアキュム
レータ25aの値を2ビット下位へシフトさせて制御部1
へ出力する。これにより制御部1へ出力される値は(1
2)式のynとなる。この後ステップ1へ戻り前述の動作
を繰り返す。The operation of the circuit shown in FIG. 15 will be described with reference to the flowchart of FIG. First, in step 1, an up pulse or a down pulse is input to the mode generation circuit 26. This causes the mode generating circuit 26 to start operating, clears the accumulator 25a of the arithmetic unit 25 in step 2, selects the value of the register 23 in step 3, and selects the value of the register 23 via the multiplexer 24 in the accumulator 25 of the arithmetic unit 25.
Type in a and subtract. This gives a value of (-xn -4 ). Similarly, in step 4, the value of the register 22 is added to the accumulator 25a to obtain (x n-3 −x n-4 ) and the value of the register 22 is shifted to the register 23. In step 5, the value of the register 21 is changed. Add to accumulator 25a, (x
n-2 + x n-3 -x n-4 ) is obtained and the value of the register 21 is shifted to the register 22, and in step 6, the value of the register 20 is added to the accumulator 25a to obtain (x n-1 + x n-2 + x n-3 −
x n-4 ), the value of the register 20 is shifted to the register 21, and in step 7, the operation of adding the value of the pulse interval counting circuit 9 to the accumulator 25a is performed twice, (2x n + x
n-1 + x n-2 + x n-3 -x n-4 ) is obtained and the value of the pulse interval counting circuit 9 is shifted to the register 20, the pulse interval counting circuit 9 is reset in step 8, and the clock pulse is again supplied. The control unit 1 counts the pulse interval and shifts the value of the accumulator 25a to the lower 2 bits.
Output to. As a result, the value output to the control unit 1 is (1
It becomes y n in the formula 2). After this, the process returns to step 1 and the above-mentioned operation is repeated.
第15図に示した回路ではパルス間隔計数回路9、レジス
タ20〜23の各出力を全てマルチプレクサ24へ入力してい
たが、第17図に示すようにパルス間隔計数回路9および
レジスタ21からの出力をマルチプレクサ24へ直接入力せ
ず、第18図のフローチャートに示すように動作させて回
路を簡単化することもできる。これによってマルチプレ
クサ24の回路構成が簡単になる。In the circuit shown in FIG. 15, all the outputs of the pulse interval counting circuit 9 and the registers 20 to 23 are input to the multiplexer 24. However, as shown in FIG. 17, the outputs from the pulse interval counting circuit 9 and the register 21 are output. Can be operated as shown in the flowchart of FIG. 18 instead of directly inputting to the multiplexer 24 to simplify the circuit. This simplifies the circuit configuration of the multiplexer 24.
すなわち第16図のステップ5を第18図ではステップ5,ス
テップ6で示すように、レジスタ21の値をレジスタ22へ
シフトしてからマルチプレクサ24を介してアキュムレー
タ25aへ入力している。また第16図のステップ7,ステッ
プ8を第18図ではステップ8からステップ11で示す様に
パルス間隔計数回路9の値をレジスタ20へシフトしてか
らマルチプレクサ24を介してアキュムレータ25aへ入力
している。That is, as shown in step 5 and step 6 in FIG. 18 from step 5 in FIG. 16, the value of the register 21 is shifted to the register 22 and then input to the accumulator 25a via the multiplexer 24. Further, as shown in steps 18 to 11 in FIG. 18 in steps 7 and 8 in FIG. 16, the value of the pulse interval counting circuit 9 is shifted to the register 20 and then input to the accumulator 25a via the multiplexer 24. There is.
なお本発明は前記実施例に限らず種々の変形が可能であ
る。The present invention is not limited to the above embodiment, and various modifications can be made.
例えばk相エンコーダの前後のエッジを検出する場合に
対しては2k回ごとの繰り返し誤差を含んでいるので下記
(13)式に示す特性の巡回型デジタルフイルタあるいは
(14)式に示す特性の非巡回型デジタルフイルタによっ
て誤差を除去できる。For example, when detecting the front and back edges of the k-phase encoder, it includes a repetitive error every 2k times, so the cyclic digital filter having the characteristic shown in the following equation (13) or the non-repetitive characteristic shown in the equation (14). The error can be removed by the cyclic digital filter.
但し|α|<1、k=1,2,3… 但しβは|β|<1の定数、k=1,2,3… また公知の演算手法を用いて、例えば2回加算する代わ
りに値を1ビット上位へシフトさせたり、逆に2回減算
する代わりに値を1ビット下位へシフトさせたりするな
どして演算方法を変えたり、あるいは演算の順序を変え
ることもできる。これらの選択は回路構成の単純化と、
演算速度の高速化のいずれを重要視するかによっても変
わる。例えば演算速度を低下しても良いのならば、制御
部1に内蔵されたRAMの一部をレジスタ20,21,22,23およ
び27等の代用とし、マイクロコンピュータを演算装置、
マルチプレクサ等の代用とし、ROMに演算プログラムを
格納して前述の演算を実行することも可能である。しか
しながら多くの利用分野ではこれらの演算を高速で完了
することが要求されるため、第2図,第9図,第15図お
よび第17図等のブロック図に示した回路に依る方が実用
的である。また汎用性も高いので補正回路を集積回路に
すると一層利用し易いものとなる。 However, | α | <1, k = 1,2,3 ... However, β is a constant of | β | <1, k = 1,2,3 ... Also, using a known calculation method, for example, instead of adding twice, the value is shifted up by 1 bit, or conversely subtracted twice. Instead of this, the value can be shifted to the lower bit by 1 bit to change the operation method, or the operation order can be changed. These selections simplify the circuit configuration and
It also changes depending on which of the higher calculation speeds is important. For example, if it is acceptable to reduce the calculation speed, a part of the RAM built in the control unit 1 is used as a substitute for the registers 20, 21, 22, 23 and 27, and a microcomputer is used as an arithmetic unit.
It is also possible to substitute the multiplexer or the like and store the arithmetic program in the ROM to execute the above-mentioned arithmetic. However, in many fields of use, it is necessary to complete these operations at high speed. Therefore, it is more practical to rely on the circuits shown in the block diagrams of FIGS. 2, 9, 15, and 17. Is. Moreover, since the versatility is high, it becomes easier to use the correction circuit as an integrated circuit.
またエンコーダを被駆動体に直接取付けるか、あるいは
モータに取付けるかの選択は設計的事項である。The choice of mounting the encoder directly on the driven body or on the motor is a matter of design.
さらにまたk相エンコーダの出力をパルス化して、前エ
ッジか後エッジの一方しか利用しない場合には、k回ご
とに繰り返す誤差が生じるだけであるので、(13)式お
よび(14)式の2kをkと置き換えることが必要である。
さらにまた第11図では計数1/4を加算器と出力の間に入
れているが、入力と最初の単位遅延素子の間に入れても
よい。また第19図のように構成しても可能であるし、同
図の は第11図の場合と同様に入力の直後に入れてもよい。Furthermore, if the output of the k-phase encoder is pulsed and only one of the leading edge and the trailing edge is used, an error that repeats every k times occurs, so 2k in equations (13) and (14) is generated. It is necessary to replace k with k.
Furthermore, in FIG. 11, the count 1/4 is inserted between the adder and the output, but it may be inserted between the input and the first unit delay element. It is also possible to configure as shown in FIG. May be inserted immediately after the input as in the case of FIG.
さらにまた、レジスタ20,21,22,23のロード端子を共通
接続して一連のシフトレジスタとし、モード発生回路に
より順次シフトレジスタ及びパルス間隔計数回路9の内
容をマルチプレクサを通してアキュムレータに入れ、次
のステップでシフトレジスタの内容を同時に1段シフト
させる方法でも同様に実施できる。さらにまた、エッジ
・方向検出回路8は方向も検出しているが、移動方向
(回転方向を含む)が一方向で、速度制御する場合には
エッジのみ検出するだけで良い。Furthermore, the load terminals of the registers 20, 21, 22, and 23 are commonly connected to form a series of shift registers, and the contents of the shift register and the pulse interval counting circuit 9 are sequentially input to the accumulator through the multiplexer by the mode generating circuit, and the next step The method of shifting the contents of the shift register by one stage at the same time can be similarly performed. Furthermore, although the edge / direction detection circuit 8 also detects the direction, the movement direction (including the rotation direction) is one direction, and when the speed is controlled, only the edge need be detected.
(発明の効果) 本発明はエンコーダ出力に含まれる周期的な誤差を巡回
型フイルタまたは非巡回型フイルタによって除去してい
るので、低精度のエンコーダを使用しても正確な移動時
間データを得ることができる。しかも波形整形回路のス
レショールドレベルを調整する必要がなくなるので、ス
レショールドレベルの調整器が不要となることはもちろ
んであるが、温度変化,経年変化,回路定数のばらつき
等によりエンコーダや波形整形回路の特性が基準値と異
なるようになっても影響を受けないため、正確な移動時
間データを容易かつ安定して得られるという効果があ
る。そして、ディジタルフィルタによる演算により、計
数値を単純平均してスリット1個ごとに起因する繰り返
し誤差を除き、係数を乗じて応答性を良くしている。さ
らに、各エッジごとに補正が行えるようにしたので、移
動量あるいは回転量が時間に対して変化する加減速領域
におけるサーボ系にも使用して最適の制御を行うことが
できる。(Effect of the invention) Since the present invention removes the cyclic error contained in the encoder output by the cyclic filter or the non-cyclic filter, accurate moving time data can be obtained even if a low-precision encoder is used. You can Moreover, since it is not necessary to adjust the threshold level of the waveform shaping circuit, it goes without saying that a threshold level adjuster is not necessary, but encoders and waveforms may change due to temperature changes, aging changes, and circuit constant variations. Even if the characteristic of the shaping circuit becomes different from the reference value, it is not affected, so that accurate moving time data can be easily and stably obtained. Then, the count value is simply averaged by a calculation by a digital filter to eliminate a repeating error caused by each slit, and a coefficient is multiplied to improve the responsiveness. Further, since correction can be performed for each edge, optimum control can be performed by using the servo system in the acceleration / deceleration region where the movement amount or the rotation amount changes with time.
また本発明は前述のプリンタキャリッジ制御に限らずロ
ボット,VTR,フロッピーディスク等の駆動モータの制御
系にも応用できる。Further, the present invention is not limited to the control of the printer carriage described above, but can be applied to a control system of a drive motor for a robot, VTR, floppy disk or the like.
第1図は従来のキャリッジ制御回路を示すブロック図、
第2図は本発明の一実施例を示すブロック図、第3図は
波形整形回路の入出力特性を示す波形図、第4図は種々
の入力パルスに対するエッジ・方向検出回路8の入出力
特性を示すタイムチャート、第5図は第4図(d)に示
した出力パルスのn番目とn+1番目のパルス間隔を示
す特性図、第6図は(1)式に示す巡回型デジタルフイ
ルタの応答性を示すため横軸にα、縦軸に入出力の誤差
の2乗和をプロットした特性図、第7図は(5)式に示
す特性の巡回型デジタルフイルタの周波数特性を横軸を
周波数比/o(oはサンプリング周波数)、縦軸
をゲインとして示す特性図、第8図は(5)式に示す特
性の巡回型デジタルフイルタの構成例を示す図、第9図
は第8図に示す構成例を具体化した回路のブロック図、
第10図は第9図に示す回路の動作を示すフローチャー
ト、第11図は(10)式に示す特性の非巡回型デジタルフ
イルタの構成例を示す図、第12図は(10)式に示す非巡
回型デジタルフイルタの応答性を示すため横軸にβ、縦
軸に入出力の誤差の2乗和をプロットした特性図、第13
図は(11)式に示す特性の非巡回型デジタルフイルタの
周波数特性を横軸を周波数比/o(oはサンプリ
ング周波数)、縦軸をゲインとして示す特性図、第14図
は(11)式に示す特性の非巡回型デジタルフイルタの構
成例を示す図、第15図は第14図に示す構成例を具体化し
た一回路例のブロック図、第16図は第15図に示す回路の
動作を示すフローチャート、第17図は第14図に示す構成
例を具体化した他の回路例のブロック図、第18図は第17
図に示す回路の動作を示すフローチャート、第19図は
(10)式に示す特性の非巡回型デジタルフイルタの他の
構成例を示す図である。 1……制御部、2……モータ駆動回路、3……サーボモ
ータ、4……キャリッジユニット、5……エンコーダ、
6……波形整形回路、7……調整器、8……エッジ・方
向検出回路、8a……オア回路、9……パルス間隔計数回
路、10……補正回路、11……単位遅延素子、12……乗算
器、13……加算器、20,21,22,23および27……レジス
タ、24……マルチプレクサ、25……演算装置、25a……
アキュムレータ、26……モード発生回路。FIG. 1 is a block diagram showing a conventional carriage control circuit,
2 is a block diagram showing an embodiment of the present invention, FIG. 3 is a waveform diagram showing the input / output characteristics of the waveform shaping circuit, and FIG. 4 is the input / output characteristics of the edge / direction detection circuit 8 for various input pulses. 5 is a characteristic chart showing the n-th and n + 1-th pulse intervals of the output pulse shown in FIG. 4 (d), and FIG. 6 is the response of the cyclic digital filter shown in equation (1). To show the characteristics, the horizontal axis is α, and the vertical axis is the characteristic diagram in which the sum of squares of input and output errors is plotted. In FIG. 7, the frequency characteristic of the cyclic digital filter having the characteristic shown in the equation (5) is plotted on the horizontal axis. Ratio / o (o is the sampling frequency), a characteristic diagram showing the vertical axis as a gain, FIG. 8 is a diagram showing a configuration example of a cyclic digital filter having the characteristic shown in equation (5), and FIG. 9 is shown in FIG. Block diagram of a circuit embodying the configuration example shown,
FIG. 10 is a flow chart showing the operation of the circuit shown in FIG. 9, FIG. 11 is a diagram showing a configuration example of an acyclic digital filter having the characteristic shown in equation (10), and FIG. 12 is shown in equation (10). Characteristic diagram in which β is plotted on the horizontal axis and the sum of squares of input and output errors is plotted on the vertical axis to show the response of the acyclic digital filter.
The figure shows the frequency characteristics of a non-recursive digital filter with the characteristics shown in equation (11), where the horizontal axis is the frequency ratio / o (o is the sampling frequency) and the vertical axis is the gain. Figure 14 shows equation (11). Fig. 15 is a diagram showing a configuration example of a non-recursive digital filter having the characteristics shown in Fig. 15, Fig. 15 is a block diagram of a circuit example embodying the configuration example shown in Fig. 14, and Fig. 16 is an operation of the circuit shown in Fig. 15. FIG. 17 is a block diagram of another circuit example embodying the configuration example shown in FIG. 14, and FIG.
FIG. 19 is a flowchart showing the operation of the circuit shown in FIG. 19, and FIG. 19 is a diagram showing another configuration example of the non-recursive digital filter having the characteristic shown in equation (10). 1 ... Control unit, 2 ... Motor drive circuit, 3 ... Servo motor, 4 ... Carriage unit, 5 ... Encoder,
6 ... Waveform shaping circuit, 7 ... Adjuster, 8 ... Edge / direction detection circuit, 8a ... OR circuit, 9 ... Pulse interval counting circuit, 10 ... Correction circuit, 11 ... Unit delay element, 12 ...... Multiplier, 13 …… Adder, 20,21,22,23 and 27 …… Register, 24 …… Multiplexer, 25 …… Operation unit, 25a ……
Accumulator, 26 …… Mode generation circuit.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−17051(JP,A) 特開 昭54−143679(JP,A) 特開 昭58−109854(JP,A) ─────────────────────────────────────────────────── --- Continuation of the front page (56) References JP-A-54-17051 (JP, A) JP-A-54-143679 (JP, A) JP-A-58-109854 (JP, A)
Claims (2)
するエンコーダと、 エンコーダの出力をパルス化する波形整形回路と、 波整形回路から出力される、周期性のある時間的な変動
を伴なったパルスのエッジを検出するエッジ検出回路
と、 エッジ検出回路によって検出された各エッジ相互間の時
間を計数する計数回路と、 計数回路のk個の計数値xn,xn-1,xn-2,…xn-k+1,お
よび1サンプリング前の移動時間データyn-1から下記の
演算を実行し、補正後の移動時間データynを出力するデ
ジタルフィルタとを備えてなる移動時間検出回路。 但し、αは−1<α<0の範囲の定数とし、kはk≧2
とする。1. An encoder for detecting a movement amount or a rotation amount of an object to be controlled, a waveform shaping circuit for pulsing the output of the encoder, and a periodical temporal variation output from the wave shaping circuit. An edge detection circuit that detects the edges of the pulse that has become abnormal, a counting circuit that counts the time between each edge detected by the edge detection circuit, and the k count values x n , x n-1 , x of the counting circuit. n-2 , ... X n-k + 1 , and a digital filter for executing the following calculation from the moving time data y n-1 before one sampling and outputting the corrected moving time data y n Travel time detection circuit. However, α is a constant in the range of -1 <α <0, and k is k ≧ 2.
And
するエンコーダと、 エンコーダの出力をパルス化する波形整形回路と、 波形整形回路から出力される、周期性のある時間的な変
動を伴なったパルスのエッジを検出するエッジ検出回路
と、 エッジ検出回路によって検出された各エッジ相互間の時
間を計数する計数回路と、 計数回路のk+1個の計数値xn,xn-1,xn-2,…
xn-k+1,xn-kから下記の演算を実行し、補正後の移動時
間データynを出力するデジタルフィルタとを備えてなる
移動時間検出回路。 但し、βは−0.73<β<0の範囲の定数とし、kはk≧
2とする。2. An encoder for detecting a movement amount or a rotation amount of a controlled object, a waveform shaping circuit for pulsing the output of the encoder, and a periodical temporal variation output from the waveform shaping circuit. An edge detection circuit that detects the edges of the pulse that has been detected, a counting circuit that counts the time between each edge detected by the edge detection circuit, and k + 1 count values x n , x n-1 , x of the counting circuit n-2 , ...
A movement time detection circuit including a digital filter that executes the following calculation from x n-k + 1 , x nk and outputs corrected movement time data y n . However, β is a constant in the range of −0.73 <β <0, and k is k ≧
Set to 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216259A JPH0684974B2 (en) | 1983-11-18 | 1983-11-18 | Travel time detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216259A JPH0684974B2 (en) | 1983-11-18 | 1983-11-18 | Travel time detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60108757A JPS60108757A (en) | 1985-06-14 |
| JPH0684974B2 true JPH0684974B2 (en) | 1994-10-26 |
Family
ID=16685747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58216259A Expired - Lifetime JPH0684974B2 (en) | 1983-11-18 | 1983-11-18 | Travel time detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684974B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152384A (en) * | 1985-12-25 | 1987-07-07 | Nippon Kogaku Kk <Nikon> | Frequency/voltage converter |
| JP6452210B1 (en) * | 2017-09-12 | 2019-01-16 | Ckd日機電装株式会社 | Speed detection device |
| CN114019378A (en) * | 2021-11-27 | 2022-02-08 | 深圳博建电子科技有限公司 | Magnetic-woven calibration platform for servo motor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5417051A (en) * | 1977-07-07 | 1979-02-08 | Ricoh Co Ltd | Irregularity compensation of clock signal pitches |
-
1983
- 1983-11-18 JP JP58216259A patent/JPH0684974B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60108757A (en) | 1985-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
| EP2177917B1 (en) | Velocity detection method and motor control device using the method | |
| JP3645708B2 (en) | Recording device | |
| JPH0684974B2 (en) | Travel time detection circuit | |
| US4994723A (en) | Digital servo system for controlling rotational speed of rotary body | |
| JPH07229910A (en) | Pulse counter circuit | |
| CN100427958C (en) | jitter measuring device and measuring method | |
| US6310458B1 (en) | Blended velocity estimation | |
| JPH0666666B2 (en) | Pulse interval converter | |
| JP3339214B2 (en) | Servo motor control device | |
| JPH0228163B2 (en) | KUDORYOKENSHUTSUSOCHI | |
| JPH03289567A (en) | Apparatus for detecting rotational speed | |
| JP4160949B2 (en) | Recording device | |
| JPH07210249A (en) | Digital servo device | |
| JP3320454B2 (en) | Motor position control device and motor position control method | |
| JPH11174074A (en) | Speed pulse correction circuit | |
| JPH09178785A (en) | Pulse counting circuit and fv conversion circuit | |
| JPH0540137A (en) | Measuring circuit | |
| SU1725149A1 (en) | Device for measuring ratio of frequencies of pulse sequences | |
| RU5298U1 (en) | DEVICE FOR MEASURING ROTATION FREQUENCY | |
| JPS599863B2 (en) | Video pulse specification measuring device | |
| JPS6349808A (en) | Servo device | |
| JPH09254480A (en) | Recording device | |
| JP2005091047A (en) | Position measuring device | |
| JPH06273431A (en) | Circuit for speed detection |