JPH0691034B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0691034B2 JPH0691034B2 JP18910086A JP18910086A JPH0691034B2 JP H0691034 B2 JPH0691034 B2 JP H0691034B2 JP 18910086 A JP18910086 A JP 18910086A JP 18910086 A JP18910086 A JP 18910086A JP H0691034 B2 JPH0691034 B2 JP H0691034B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- region
- area
- via hole
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は半導体装置の製造方法において、 ビアホール上に形成したAlをレーザ光照射で溶融してビ
アホールを埋込む際、レーザ光照射領域の周辺端部に対
応する導電層に所謂よりを生じて高品質の半導体チップ
を製造し得ない不都合をなくすため、 レーザ光照射領域の周辺端部が半導体チップにおける集
積回路の形成された領域の外側に対向するようにレーザ
光を照射することにより、 表面によりのない高品質の半導体チップを得るようにし
たものである。
アホールを埋込む際、レーザ光照射領域の周辺端部に対
応する導電層に所謂よりを生じて高品質の半導体チップ
を製造し得ない不都合をなくすため、 レーザ光照射領域の周辺端部が半導体チップにおける集
積回路の形成された領域の外側に対向するようにレーザ
光を照射することにより、 表面によりのない高品質の半導体チップを得るようにし
たものである。
本発明は半導体装置の製造方法、特に、ビアホール（コ
ンタクトホール及びスルーホールの総称）にAl堆積膜を
パルスレーザ光照射で溶融して埋込む半導体装置の製造
方法に関する。
ンタクトホール及びスルーホールの総称）にAl堆積膜を
パルスレーザ光照射で溶融して埋込む半導体装置の製造
方法に関する。
第３図はビアホールにAlを堆積する断面図を示す。１は
Si基板、２は層間絶縁膜、2aはビアホールである。この
ビアホール2aにAl3を堆積するに際し、スパッタや蒸着
等の方法を用いると、特に、アスペクト比（深さ／直
径）の高いビアホールでは、同図（Ａ）に示すようにビ
アホール側壁への付着率が悪く、Si基板１との接続不良
を生じ易い。同様にして多層Al配線構造では、上層Al配
線と下層Al配線との接続不良を生じ易い。
Si基板、２は層間絶縁膜、2aはビアホールである。この
ビアホール2aにAl3を堆積するに際し、スパッタや蒸着
等の方法を用いると、特に、アスペクト比（深さ／直
径）の高いビアホールでは、同図（Ａ）に示すようにビ
アホール側壁への付着率が悪く、Si基板１との接続不良
を生じ易い。同様にして多層Al配線構造では、上層Al配
線と下層Al配線との接続不良を生じ易い。
このような接続不良を生じないようにするには、Al3の
上方からパルスレーザ光４を照射することによってAl3
を溶融して同図（Ｂ）に示すようにビアホール2aを埋込
んでAl層3aとなすことが考えられる。
上方からパルスレーザ光４を照射することによってAl3
を溶融して同図（Ｂ）に示すようにビアホール2aを埋込
んでAl層3aとなすことが考えられる。
然るに、一般に、第４図に示す如く、パルスレーザスポ
ット領域５の周辺端部に対応するAl層６には膜厚が増大
して所謂「より」6aを生じ、チップ表面を平坦に形成し
得ない。特に、半導体チップ１個分の領域の一辺をＡと
した場合、この一辺Ａの領域内に「より」6aが入るよう
な領域５をもつパルスレーザ光を用いると、高品質の半
導体装置が得られない不都合がある。
ット領域５の周辺端部に対応するAl層６には膜厚が増大
して所謂「より」6aを生じ、チップ表面を平坦に形成し
得ない。特に、半導体チップ１個分の領域の一辺をＡと
した場合、この一辺Ａの領域内に「より」6aが入るよう
な領域５をもつパルスレーザ光を用いると、高品質の半
導体装置が得られない不都合がある。
本発明になる半導体装置の製造方法は、第１図に示す如
く、レーザ光照射領域11の周辺端部が半導体チップにお
ける集積回路の形成された領域７の外側にあたる様にレ
ーザ光を照射する。
く、レーザ光照射領域11の周辺端部が半導体チップにお
ける集積回路の形成された領域７の外側にあたる様にレ
ーザ光を照射する。
レーザ光照射領域の周辺端部が半導体チップにおける集
積回路の形成された領域の外側になるようにしたため、
表面に「より」のない高品質の半導体チップを得ること
ができる。
積回路の形成された領域の外側になるようにしたため、
表面に「より」のない高品質の半導体チップを得ること
ができる。
第２図は半導体チップにレーザスポット領域を位置合わ
せした図を示す。同図（Ａ）中、７は１個の半導体チッ
プ内の集積回路の形成された領域で、その領域を斜線で
示す。８はスクライブラインで、半導体チップを大量生
産する際に用いる作成ラインである。９はパルスレーザ
スポットで、その領域を破線で包囲して示す如く、半導
体チップの集積回路形成領域７の領域より僅かに大に設
定されている。
せした図を示す。同図（Ａ）中、７は１個の半導体チッ
プ内の集積回路の形成された領域で、その領域を斜線で
示す。８はスクライブラインで、半導体チップを大量生
産する際に用いる作成ラインである。９はパルスレーザ
スポットで、その領域を破線で包囲して示す如く、半導
体チップの集積回路形成領域７の領域より僅かに大に設
定されている。
このように半導体チップの集積回路形成領域７とレーザ
スポット領域とを位置合わせし、試料の移動周期とパル
スレーザのパルス照射周期とを同期させ、照射を行なう
と、第１図に示す如く、パルスレーザスポット領域11の
周辺端部は半導体チップ集積回路形成領域７（一辺Ａで
示す）の外側に形成され、Al層10の「より」10aは半導
体チップ７の領域外に形成される。つまり、「より」10
aが形成される位置はスクライブライン８に上になり、
ここは半導体チップとして不要の部分である。
スポット領域とを位置合わせし、試料の移動周期とパル
スレーザのパルス照射周期とを同期させ、照射を行なう
と、第１図に示す如く、パルスレーザスポット領域11の
周辺端部は半導体チップ集積回路形成領域７（一辺Ａで
示す）の外側に形成され、Al層10の「より」10aは半導
体チップ７の領域外に形成される。つまり、「より」10
aが形成される位置はスクライブライン８に上になり、
ここは半導体チップとして不要の部分である。
第２図（Ａ）ではパルスレーザスポット９の領域を半導
体チップ７の１個分の領域より僅かに大に設定したもの
であるが、同図（Ｂ）の破線に示す如く、パルスレーザ
スポット９′の領域を半導体チップ７の４個分の領域よ
り僅かに大に設定してもよい。このようにすれば、より
高能率で照射を行ない得る。
体チップ７の１個分の領域より僅かに大に設定したもの
であるが、同図（Ｂ）の破線に示す如く、パルスレーザ
スポット９′の領域を半導体チップ７の４個分の領域よ
り僅かに大に設定してもよい。このようにすれば、より
高能率で照射を行ない得る。
なお、ビアホール2aに埋込む物質としては純粋のAlの
他、Alと他の物質との合成物でもよい。
他、Alと他の物質との合成物でもよい。
本発明によれば、レーザ光照射領域の周辺端部が半導体
チップにおける集積回路の形成された領域の外側に位置
するようにレーザ光を照射したため、表面に発生する
「より」をチップの集積回路形成領域から除外できる等
の特長を有する。
チップにおける集積回路の形成された領域の外側に位置
するようにレーザ光を照射したため、表面に発生する
「より」をチップの集積回路形成領域から除外できる等
の特長を有する。
第１図は本発明方法の一実施例を示す図、 第２図は半導体チップとレーザスポット領域とを位置合
わせした図、 第３図はビアホールにAlを堆積する断面図、 第４図はAl層に形成されるよりを示す図である。 図において、 １はSi基板、 ２は層間絶縁膜、 2aはビアホール、 3,10はAl層、 ４はパルスレーザ光、 ７は半導体チップ集積回路形成領域、 ８はスクライブライン、 9,9′,11はレーザスポット領域、 10aは「より」、 Ａは半導体チップの集積回路形成領域の一辺である。
わせした図、 第３図はビアホールにAlを堆積する断面図、 第４図はAl層に形成されるよりを示す図である。 図において、 １はSi基板、 ２は層間絶縁膜、 2aはビアホール、 3,10はAl層、 ４はパルスレーザ光、 ７は半導体チップ集積回路形成領域、 ８はスクライブライン、 9,9′,11はレーザスポット領域、 10aは「より」、 Ａは半導体チップの集積回路形成領域の一辺である。
Claims (1)
- 【請求項１】ビアホール（2a）上に形成したアルミニウ
ム（３）、又は、アルミニウムと他の物質との合成物を
レーザ光（４）で溶融して該ビアホール（2a）を埋込む
際、該レーザ光（４）照射領域（11）の周辺端部が半導
体チップにおける集積回路の形成された領域（７）の外
側に対向するように該レーザ光（４）を照射することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18910086A JPH0691034B2 (ja) | 1986-08-12 | 1986-08-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18910086A JPH0691034B2 (ja) | 1986-08-12 | 1986-08-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6344724A JPS6344724A (ja) | 1988-02-25 |
| JPH0691034B2 true JPH0691034B2 (ja) | 1994-11-14 |
Family
ID=16235352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18910086A Expired - Lifetime JPH0691034B2 (ja) | 1986-08-12 | 1986-08-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691034B2 (ja) |
-
1986
- 1986-08-12 JP JP18910086A patent/JPH0691034B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6344724A (ja) | 1988-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793304B2 (ja) | バンプ電極の形成方法 | |
| JPH0691034B2 (ja) | 半導体装置の製造方法 | |
| US7635869B2 (en) | Support with recessed electrically conductive chip attachment material for flip-chip bonding a light emitting chip | |
| JPH05109715A (ja) | 半導体装置の製造方法 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPS6344723A (ja) | 半導体装置の製造方法 | |
| JPS61135187A (ja) | 光放射半導体ダイオードとその製造方法 | |
| JPH0613469A (ja) | 半導体装置の製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH04207033A (ja) | 半導体装置の製造方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPS61145846A (ja) | 半導体装置の製造方法 | |
| JPH0620067B2 (ja) | 半導体装置およびその製造方法 | |
| KR20050022339A (ko) | 반도체장치 | |
| JPS61156759A (ja) | 半導体装置の製造方法 | |
| JPH01214086A (ja) | 半導体レーザ | |
| JPH0118582B2 (ja) | ||
| JP2700004B2 (ja) | 半導体装置の製造方法 | |
| JPH05102317A (ja) | 半導体装置の製造方法 | |
| JPS62241372A (ja) | 半導体装置 | |
| JPH01140646A (ja) | 電極形成方法 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPS62293716A (ja) | 半導体装置の製造方法 | |
| JPS62166546A (ja) | 配線形成方法 | |
| JPS63112078A (ja) | 穴又は溝の加工方法 |