JPH0691132B2

JPH0691132B2 - 半導体装置及びその製造方法

Info

Publication number: JPH0691132B2
Application number: JP63331990A
Authority: JP
Inventors: 光雄松浪
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-12-29
Filing date: 1988-12-29
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: JPH02178939A

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、集積回路等の半導体チップの内部の電極配線
と、その半導体チップを設置する配線基板上の配線等と
を新たな方式にて接続する半導体装置に関する。

〈従来の技術〉近年、集積回路は微細加工技術の急激な進展にともな
い、チップ内の素子密度が飛躍的に向上し、それにとも
ない信号伝達スピード等の電気的特性の改善、歩留の向
上等の効果が合重なって大きく発展した。チップ内の素
子密度が向上するにつれて論理LSIに於けるレント（Ren
t）の経験則チップ上の入出力端子パッド数,G:チップ上論理ゲート
数）にみられるごとく、入出力端子数は増加し、従来と
同一チップ形状に於ても多くの入出力電極パッド数が必
要になってきた。

通常、集積回路等の電極パッドと外付リード，配線基板
上の配線等とを接続するに際しては、ワイヤーボンド方
式，テープキャリヤー方式及びフリップチップ方式等の
ワイヤレスボンディング法により接続されている。

〈発明が解決しようとする課題〉ところが、これらの方式によれば、電極パッドと接続端
子は、金属学的に接続するため、信頼性に十分配慮が必
要であるとともに、その強度を保持するうえにパッド大
きさは、80〜100μｍ角程度必要であり、ワイヤー等の
端子の位置づれ等を考慮すればパッド間の間隔もさらに
数10μｍが必要である。

そのため、素子が微細化され、素子密度が向上した場
合、素子を組込むチップ内の面積に比して、電極パッド
等のしめる割合が多くなりパターン形状が不調和となっ
て、コスト高となる欠点があった。

また、配線基板等に多数のチップを設置する場合、基板
の配線と電極のパッドとの接続は、電極パッド単位、又
は個々のチップ単位で行わなければならず、多数チップ
を同時に処理できないため組立て作業工数が大となり、
製造コスト高くなる欠点があった。

また、同一基板に多数のチップを設置する場合、ワイヤ
ーボンド方式、テープキャリヤー方式に於てはその接続
手段により、又フリップチップ方式に於てはボンディン
グ時チップを保持するコレット等の治具を使用しなけれ
ばならないため、チップを密に設置することが困難でチ
ップ間の配線が長くなり配線遅延を起す恐れがあった。
また、これらの方式では電極パッドはチップ周辺部に設
ける必要がありパターン設計が複雑になる難点があっ
た。

さらにまた上記の従来方式では、チップを設置する基板
上には前もって所定のパターンの配線が必要であり基板
コストが高価となっていた。

〈課題を解決するための手段〉上記課題を解決するため、請求項１の発明の半導体装置
は、絶縁基板に半導体チップを接着し、この半導体チッ
プの電極配線に電気的に接続され、上記電極配線側から
上記半導体チップの側面上を通って上記絶縁基板上に導
出する導体層を一体に形成したことを特徴としている。

また、請求項２の発明の半導体装置の製造方法は、半導
体基板上に少なくとも電極配線を形成する工程と、上記
半導体基板のチップ境界部に所定の深さの凹部を形成し
た後、上記凹部の内周面に沿って絶縁膜を形成する工程
と、上記絶縁膜上に第１接着層を介して保護基体を上記
半導体基板に接着する工程と、上記半導体基板の裏面に
対して平滑加工し、上記凹部の底を開口させて、上記半
導体基板を上記電極配線を含む所定の半導体チップに分
離する工程と、上記半導体チップの裏面と絶縁基板の表
面とを第２接着層を介して接着する工程と、上記第１接
着層及び上記保護基体を除去してから、上記絶縁基板及
び上記半導体チップ全面に導電性薄膜を被覆後、上記電
極配線と電気的に接続され、上記電極配線側から上記半
導体チップの側面上を通り、上記絶縁基板上に導出する
所定の導体層を一体に形成する工程とを有することを特
徴としている。

〈作用〉上記請求項１の半導体装置によれば、上記半導体チップ
上の電極配線に接続され、その半導体チップの側面上を
通って絶縁基板上に導出する導体層を形成することによ
って、半導体チップ上の電極配線は、導体層によって絶
縁基板上に配線として導き出すことが容易にできる。ま
た、上記導体層は、密度が高く、小面積に作成できるか
ら、配線のためのスペースが小さくなる。また、金属学
的な接続が不要であるから、電極パッドが不要になり、
したがって、安価に製造でき、集積回路のパターン設計
上の制約が少なくなる。また、上記絶縁基板上に多数の
チップを高密度に配置し、それらを同時に処理できるか
ら、安価に製造でき、また配線遅延がなくなる。また、
上記半導体チップ上の電極配線から導出される導体層
は、従来のごとく冶金学的接続でないので、信頼性が高
くなる。また、導出された導体層を絶縁基板の基板配線
とすることによって、チップを設置する絶縁基板上には
前以て基板配線を行うことが不要になるから、絶縁基板
のコストが低くなる。さらに、上記絶縁基板上の基板配
線の作成は、上記導体層を形成する工程で同時に処理す
るから、製作コストを低減できる。

また、請求項２の半導体装置の製造方法によれば、たと
えば通常の集積回路が形成されるごとく、半導体基板上
に回路素子と電極配線等を形成する。そして、上記半導
体基板のチップ境界部に所定の深さの凹部を形成した
後、上記半導体基板上にたとえばSiO₂等の絶縁膜を形成
する。次に、上記絶縁膜上に第１接着層を介して保護基
体を半導体基板に接着する。上記半導体基板の裏面に対
して平滑加工し、上記凹部の底を開口させて、上記半導
体基板を電極配線を含む所定の半導体チップ毎に夫々分
離する。上記半導体チップの裏面とたとえばガラスセラ
ミック等からなる絶縁基板の表面とを第２接着層を介し
て接着する。そして、上記第１接着層及び保護基体を除
去してから、上記絶縁基板及び半導体チップ全面に導電
性薄膜を被覆した後、上記電極配線と電気的に接続さ
れ、上記半導体チップの側面上を通り、絶縁基板上に導
出する所定の導体層を形成する。

上記の場合、半導体基板の裏面に対して平滑加工する前
に半導体基板の表面側に凹部を形成し、その凹部により
半導体チップを分離する場合について述べたが、半導体
基板の裏面に対して平滑加工を行い、半導体基板を薄く
した後、半導体基板と保護基体を同時に切断し、絶縁基
板に半導体チップを接着した後、側面に絶縁層を形成
し、上記と同様にして導体層を導出することもできる。

さらにまた、半導体チップより導体層を導出する部分の
み半導体チップ内にエッチングにより入り込んだ状態に
して、裏面よりの平滑加工前、後に半導体チップ境界の
側面を垂直形状になるようチップ分離を行うようにし
て、多数のチップを同一基板に設置する場合、半導体チ
ップの端面が隣接し、密に配置しても、半導体チップの
側面を介して絶縁基板に半導体チップ上より導体層を絶
縁基板に導出することもできる。

このように、上記半導体チップ上の電極配線は、導体層
によって絶縁基板上に基板配線として導き出すことが容
易にできる。また、上記導体層は、高密度に作成して、
配線のためのスペースを小さくできる。また、ワイヤー
ボンド方式やテープキャリヤー方式等の接続手段に用い
る電極パッドが不要になり、半導体チップの集積回路の
パターン設計上の制約を少なくできる。また、絶縁基板
上に多数の半導体チップを高密度に配置し、それらを同
時に処理できるので、組み立て作業工数を低減できると
共に、半導体チップを密に設置できるので、半導体チッ
プ間の配線が短くなり、配線遅延を無くすことができ
る。また、上記半導体チップ上の電極配線から導出され
る導体層は、従来のごとく冶金学的接続でないので、安
定した接続ができ、信頼性が高くなる。さらに、上記絶
縁基板上に前以て基板配線を行うことが不要になるか
ら、絶縁基板のコストが低くなる。さらに、上記絶縁基
板上の基板配線の作成は、上記導体層を形成する工程で
同時に処理するから、製作コストを低減できる。

〈実施例〉以下、本発明を図示の実施例により詳細に説明する。

実施例１本発明の実施例１を第１図から第６図に基づいて説明す
れば以下の通りである。

本実施例１は集積回路等の半導体チップの電極配線より
絶縁基板上に導体層を導出するものである。第２図に示
すように、（100）シリコン単結晶51の表面にSiO₂,SiN
等の絶縁膜52,電極配線53,表面保護のSiO₂,SiN等よりな
る絶縁膜54及びチップ境界部55を形成している。シリコ
ン単結晶51には熱酸化又はCVD法等により形成されたSiO
₂,SiN等よりなる絶縁膜52を利用して通常の集積回路を
作製する時と同様にしてMOSFET等各種の回路素子が形成
されている。電極配線53はAl,Mo,W,WSi等よりなり、電
子ビーム蒸着法，スパッター法,CVD法等によりウエハ全
面を金属膜等にて被覆後、ホトエッチ技術，選択エッチ
ング技術により所定パターンに形成される。絶縁膜54は
SiO₂,SiN等よりなり、低温CVD,プラズマCVD等より形成
される。チップ境界部55はチップ分割時、分離する部分
であってホトエッチ技術、選択エッチング技術により絶
縁膜52及び絶縁膜54が除去された状態となっている。

しかる後、第３図に示す如く、電子ビーム蒸着法、スパ
ッター法等により、連続的にTiAu膜又はCrAu膜等の多重
金属膜56をウエハ全面に形成し、ホトエッチ技術，選択
エッチング技術により、チップ境界部55の部分を除去
後、KOH又はNaOH等よりなるアルカリエッチング液でも
ってSiの異方性エッチングにより凹部としての溝57を作
製する。この時（100）シリコンウエハを使用している
ため、シリコンはアルカリエッチング液により、（11
1）面にそってエッチングされ、表面のチップ境界部55
のパターン形状により、自然と溝57の深さ形状が制御さ
れる。

次に、王水，濃硫酸等でもってTi,Au等よりなる多重金
属膜56を順次エッチング除去後、第４図に示す如く、低
温CVD,プラズマCVD等によりSiO₂,AiN等よりなる絶縁膜5
8を溝57の側面等を被覆後、ホトエッチ技術，選択エッ
チング技術により、電極配線53上の所定部の絶縁膜58,
絶縁膜54を順次除去し電極窓59を形成し、ワックス60等
により、ガラス等よりなる保護基体61を接着する。

次に、シリコン単結晶51の裏面側よりラッピング，ポリ
ッシング等のメカニカルな手法により、又はKOH,NaOHに
よるケミカルな手法により平滑に所定の厚みに加工し、
溝57の底の部分に到達させ、各チップを分離した後、保
護基体61の所定の位置をダイシング分割し第５図に示す
ごとくチップ状にする。

その後、第６図に示すように、セラミック，ベリリヤ，
ガラス等の絶縁基板62の所定位置にエポキシ，ポリイミ
ド樹脂等よりなる接着剤をチップ裏面又は必要に応じ絶
縁基板62に塗布し、所定の圧力，温度等の条件で接着層
63を介してチップを接着する。しかる後、所定の温度で
第５図に示すワックス等よりなる接着層60を溶解し、第
６図に示すごとく保護基体61を除去した状態にする。

その後、第１図に示すように、電子ビーム蒸着，スパッ
ター等によりTiAu,CrAu,Al等の導電膜を絶縁膜58,絶縁
基板62等の全面に被覆後、ホトエッチ技術，選択エッチ
ング技術により、所定のパターンの電極窓59より半導体
チップの側面上を通り、絶縁基板62上に導出する基板配
線となる導電層すなわち導体層64を形成する。この時、
シリコン単結晶51の厚みは十分薄いため、チップ端面の
段差の部分に於ても断線等は見られない。さらにホトエ
ッチ技術等の利用により導体層64の巾は非常に細くで
き、各半導体チップ端面より多数の導体層64の導出が可
能である。かくして第１図に示す本実施例１に於ける所
望の半導体装置が得られた。

さらに第７図は本実施例に於いて複数の半導体チップ66
−1,66−2,66−３を絶縁基板上に同時に処理した類例を
示しており、セラミック，ベリリヤ，ガラス等の絶縁基
板上65上に、半導体チップ66−1,66−2,66−３が各々所
定の位置関係で接着層を介して接着され、各々の半導体
チップの内部の電極配線を接続した導体層67よりなって
おり、かつ絶縁基板65は、導体層67の下に絶縁体を介し
て多層配線体（図示せず）を有しており、基板内の窓開
け部68に於ては導体層67と接続した状態となっている。

本半導体装置の製法は各半導体チップ66−1,66−2,66−
３が上記実施例の第５図の状態にされ、絶縁基板65に所
定の位置関係で接着された後、上記実施例とまったく同
様にして作製される。このように作製した場合、複数の
チップ66−1,66−2,66−３が同一工程で同時に処理され
るため、チップあたりの製造工数が少なくなるととも
に、導体層67も同時に形成され、製造コストの大巾な低
減となった。

実施例２本実施例２は複数の半導体チップを同一基板に隣接する
ような状態で密に配置するものである。

第８図は絶縁基板69に半導体チップ70−1,70−２を互い
に隣接した状態で接着し、各チップ内の電極配線より導
体層71により絶縁基板69に導出する実施例の概念図を示
すものであって、導体層71を導出するチップ側面部72は
チップ端面より内側にある。

本半導体装置は実施例１に於ける溝を形成する第２図，
第３図の工程に於て、側面部72が内部側になるような所
定のパターンにしておき、アルカリエッチング後、チッ
プ境界部をダイシングソー等で切断して、凹型の溝を形
成し、以後実施例１と同様の工程にて作製し得る。

本実施例２に於ては同一基板上に於て隣接するチップ間
の導体層71は短かくし得るため配線遅延の恐れがなく、
また素子密度の大きな半導体装置の作製が可能である。

以上実施例1,2に於ては半導体チップ内の電極配線より
絶縁基板上に導体層を導出するチップ側面は断線等を考
慮して傾斜をなす状態としたが、シリコン単結晶の厚さ
等をより薄くする等考慮することにより、垂直状側面に
て導体層を導出することが可能である。

また、本実施例ではシリコン単結晶を使用する場合につ
いて述べたが、GaAsやInP等の他のものにも適用可能で
あることは明白である。

〈発明の効果〉以上より明らかなように、請求項１の発明の半導体装置
によれば、半導体チップ内の電極配線より半導体チップ
の側面上に沿って、薄膜技術，メッキ技術，ホトエッチ
技術，選択エッチング技術等により作製される導体層を
絶縁基板に導出することによって、導体層の巾、導体層
間の間隔を小さくでき、したがって半導体チップの周辺
部より多数の導体層を導出することができる。

また、上記半導体チップ内の素子が微細化され、小さな
半導体チップ内に多数の素子が組込まれ、かつ絶縁基板
へ導出する多数の導体層が必要な場合に於ても、半導体
チップ内に占める導体層形成部の面積は少なくでき、し
たがって半導体チップ全体を小さくでき、低コストな半
導体装置を実現できる。

また、上記絶縁基板に接着した多数の半導体チップを同
時に処理し得るため、組立て作業工数が少く製造コスト
を安価にできる。

また、同一絶縁基板上に複数の半導体チップを配置する
場合、導体層を導出する半導体チップ側面を半導体チッ
プ端面より内部に設けることが可能であるため、半導体
チップ間隔を密に隣接し得、半導体チップ間を結ぶ配線
を短かくでき配線遅延を少なくし得る。

また、上記半導体チップ内の電極配線から導出される導
体層はスパッター等の薄膜技術，ホトエッチ技術等によ
り作製し得、従来のワイヤーボンド方式、フリップチッ
プ方式のごとく圧着や金属溶融による冶金学的接続でな
いので、高信頼性を期待し得る。

また、上記半導体チップ内の電極配線より絶縁基板に導
出する導体層は、絶縁基板上に於ては基板配線となり、
別途前もって絶縁基板に配線を作製する必要がなく、使
用する絶縁基板は安価となる。

さらに、上記絶縁基板上の基板配線の作成は、上記導体
層を形成する工程で同時に処理するから、別々に処理す
る場合に比べ製作コストを低減することができる。

また、請求項２の発明の半導体装置の製造方法によれ
ば、半導体基板上に少なくとも電極配線を形成し、上記
半導体基板のチップ境界部に所定の深さの凹部を形成し
た後、上記凹部の内周面に沿って絶縁膜を形成し、上記
絶縁膜上に第１接着層を介して保護基体を上記半導体基
板に接着し、上記半導体基板の裏面に対して平滑加工し
て、上記凹部の底を開口させて、上記半導体基板を上記
電極配線を含む所定の半導体チップに分離し、上記半導
体チップの裏面と絶縁基板の表面とを第２接着層を介し
て接着し、上記第１接着層と保護基体を除去してから、
上記絶縁基板及び半導体チップ全面に導電性薄膜を被覆
した後、上記電極配線と電気的に接続され、上記半導体
チップの側面上を通り、上記絶縁基板上に導出する所定
の導体層を一体に形成するので、導体層の巾、導体層間
の間隔を小さくでき、したがって半導体チップの周辺部
より多数の導体層を導出した半導体装置を製造すること
ができる。

また、半導体チップ内の素子が微細化され、小さな半導
体チップ内に多数の素子が組込まれ、かつ絶縁基板へ導
出する多数の導体層が必要な場合に於ても、半導体チッ
プ内に占める導体層形成部の面積は少なくでき、したが
って半導体チップ全体を小さくでき、安価な半導体装置
を製造することができる。

また、上記絶縁基板に接着した多数の半導体チップを同
時に処理し得るため、組立て作業工数が少く製造コスト
が安価な半導体装置を製造することができる。

また、同一絶縁基板上に複数の半導体チップを配置する
場合、導体層を導出する半導体チップ側面を半導体チッ
プ端面より内部に設けることが可能であるため、半導体
チップ間隔を密に隣接し得、半導体チップ間を結ぶ配線
を短かくでき配線遅延を少なくした半導体装置を製造す
ることができる。

また、半導体チップ内の電極配線から導出される導体層
はスパッター等の薄膜技術，ホトエッチ技術等により作
製し得、従来のワイヤーボンド方式、フリップチップ方
式のごとく圧着や金属溶融による冶金学的接続でないの
で、信頼性の高い半導体装置を製造することができる。

また、半導体チップ内の電極配線より絶縁基板に導出す
る導体層は、絶縁基板上に於ては基板配線となり、別途
前もって絶縁基板に配線を作製する必要がなく、使用す
る絶縁基板は安価となり、低コストな半導体装置を製造
することができる。

さらに、上記絶縁基板上の基板配線の作成は、上記導体
層を形成する工程で同時に処理するから、別々に処理す
る場合に比べ製作コストが低減することができる。

【図面の簡単な説明】

第１図乃至第７図は本発明の実施例を示すものであっ
て、第１図は完成後の半導体装置の部分断面図、第２図
乃至第６図はその製造工程に於ける各部分断面図であ
り、第７図は複数チップを同時処理した場合の完成後の
半導体装置の概念図である。第８図は本発明の他の実施
例の完成後の半導体装置の部分概念図である。 51……シリコンウエハ、 52,54,58……絶縁膜、 53,59……電極配線、 60,63……接着層、 61……保護基体、 62,65……絶縁基板、 64……導体層。

Claims

【特許請求の範囲】

【請求項１】絶縁基板に半導体チップを接着し、この半
導体チップ上の電極配線に電気的に接続され、上記電極
配線側から上記半導体チップの側面上を通って上記絶縁
基板上に導出する導体層を一体形成したことを特徴とす
る半導体装置。
【請求項２】半導体基板上に少なくとも電極配線を形成
する工程と、上記半導体基板のチップ境界部に所定の深さの凹部を形
成した後、上記凹部の内周面に沿って絶縁膜を形成する
工程と、上記絶縁膜上に第１接着層を介して保護基体を上記半導
体基板に接着する工程と、上記半導体基板の裏面に対して平滑加工し、上記凹部の
底を開口させて、上記半導体基板を上記電極配線を含む
所定の半導体チップに分離する工程と、上記半導体チップの裏面と絶縁基板の表面とを第２接着
層を介して接着する工程と、上記第１接着層及び上記保護基体を除去してから、上記
絶縁基板及び上記半導体チップ全面に導電性薄膜を被覆
後、上記電極配線と電気的に接続され、上記電極配線側
から上記半導体チップの側面上を通り、上記絶縁基板上
に導出された所定の導体層を一体に形成する工程とを有
することを特徴とする半導体装置の製造方法。