JPH0691266B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体装置の製造方法に係り、特に、低いツ
ェナ電圧値のツェナダイオードを備えた半導体装置の製
造方法に関する。

（ロ）従来技術 通常、バイポーラ型の半導体装置に形成されるツェナダ
イオードは、プレーナ型トランジスタのエミッタおよび
ベースを利用して製造されている。

そして例えば、前記ツェナダイオードは、ベース層領域
よりもエミッタ領域が小さく形成されるため、その端部
が基板界面に露出しているので、この部分でもってツェ
ナ電圧特性が定められる。

しかして、前記Ｐ−Ｎ接合面の端部が外部からの汚染等
の影響を受けやすいので、パシベーション膜を形成して
いる。

このパシベーション膜には、ガラスパシベーションおよ
び窒化膜パシベーションの二種類がある。

しかしながら、前記各パシベーション膜を形成すること
によりシリコンの界面準位に影響を及ぼし、前記ツェナ
ダイオードのツェナ電圧がドリフトするという問題を生
じる。

従って、製品としての信頼性の低下を招くこととなる。

さらに、従来のツェナダイオードのツェナ電圧値の設定
は、エミッタ層の拡散深さ等に依存している。

しかして、前記エミッタ層の拡散深さは、ベース領域の
所定位置にイオン打込みされた高濃度不純物の拡散時間
および拡散温度を適宜に可変することにより行われてい
る。

しかしながら、上述のような方法では、拡散深さが浅く
なるように制御するのが困難である。

そのため、低いツェナ電圧値のツェナダイオードを形成
するのは技術的に困難である。

また、低いツェナ電圧値のツェナダイオードを形成する
ために上記方法で浅い拡散層を形成したとしても、上記
拡散層表面に電極を形成する場合、拡散層が浅いために
アロイスパイクが生じると該アロイスパイクが上記拡散
層を突き抜け電極とベース層とが短絡しショートする危
険性が極めて高くなる。

さらにまた、前記エミッタ層の拡散深さをコントロール
する場合、それぞれ拡散炉の拡散温度を可変してやる必
要があるので、非常にわずらわしいという問題もある。

（ハ）目的 本発明は、ツェナ電圧のドリフトをなくして、製品とし
ての信頼性の向上を図り得るツェナダイオードを備えた
半導体装置の製造方法を提供することを目的としてい
る。

また、所望、特に低いツェナ電圧値を容易に得ることの
できるツェナダイオードを備えた半導体装置の製造方法
を提供することを目的としている。

さらに、電極形成に伴うアロイスパイクによるショート
の生じない半導体装置の製造方法を提供することを目的
としている。

（ニ）構成 本発明に係る半導体装置の製造方法は、ツェナ電圧値の
異なる複数のツェナダイオードの製造方法において、各
ツェナダイオードを、基板の所定箇所にN⁺型埋め込み拡
散層を形成して、Ｎ型のエピタキシャル層を成長させた
後、P⁺型分離拡散層を基板に達するまで拡散してアイラ
ンドを形成する工程と、二つのN⁺型不純物層をアイラン
ドの埋め込み拡散層に達するまで拡散する工程と、一方
のN⁺型不純物層の表面に、得ようとするツェナ電圧値に
対応した厚さのP⁺型不純物を含むポリシリコンを所定の
パターンで形成した後、各ツェナダイオードを同一温度
一定時間で熱処理することにより一方のN⁺型不純物層と
ポリシリコンとの間に、一方のN⁺型不純物層よりも大き
い面積のP⁺型不純物層を拡散する工程と、ポリシリコン
と他方の不純物層との表面にそれぞれ電極を形成する工
程から成る方法により形成したことを特徴とする。

（ホ）実施例 第１図は本発明に係る製造方法で形成された半導体装置
を略示した断面図である。

１はＰ型のシリコン基板からなる半導体基板、２はN⁺型
埋め込み拡散層、３はＮ型のエピタキシャル層、4a、4b
は半導体基板１のアイランド3aを形成するためのP⁺型分
離拡散層である。

5a、5bは前記アイランド3aの所定箇所に形成されたN⁺型
不純物層であり、前記N⁺型埋め込み拡散層２とそれぞれ
接続している。

６はP⁺型の不純物を含むポリシリコンであり、この膜厚
を可変することによりP⁺型不純物層７の拡散深さを設定
することができる。

７は前記N⁺型不純物層5aよりも大きい面積のP⁺型不純物
層であり、前記N⁺型不純物層5aの内部にＰ−Ｎ接合面を
形成している。

８は前記P⁺型不純物層７とN⁺型不純物層5bとを除くエピ
タキシャル層３の上部に形成されたシリコン酸化膜であ
る。

９は前記ポリシリコン６を熱処理することにより形成さ
れたシリコン酸化膜である。

10はアルミニウム等からなる電極であり、前記ポリシリ
コン６とN⁺型不純物層5bとの表面に蒸着形成されてい
る。

14は例えば窒化膜からなるパシベーション膜である。

次に、本発明に係る半導体装置の製造方法を第２図に従
って以下説明する。

第２図は半導体装置の製造方法を略示した説明図であ
る。

（ａ）Ｐ型の半導体基板１の表面にシリコン酸化膜11を
形成して埋め込み拡散層２を形成する部分の前記シリコ
ン酸化膜11をエッチングし、これをマスクとしてN⁺型不
純物をイオン打込みする。この後、熱処理してN⁺型埋め
込み拡散層２を形成する。

（ｂ）前記シリコン酸化膜11を除去して、基板１の表面
にＮ型のエピタキシャル層３を成長させる。

（ｃ）前記エピタキシャル層３の表面に再度シリコン酸
化膜12を形成してP⁺型分離拡散層4a、4bを形成する部分
の前記シリコン酸化膜12をエッチングし、この表面にP⁺
型不純物拡散源13を付着させる。

（ｄ）前記シリコン酸化膜12を除去して熱処理すること
により、前記基板１と前記P⁺型分離拡散層4a、4bとをそ
れぞれ接続形成してアイランド3aを形成すると共に再度
シリコン酸化膜８を成長させる。

（ｅ）N⁺型不純物層5a、5bを形成する部分の前記シリコ
ン酸化膜８をエッチングし、これをマスクとしてN⁺型不
純物拡散源を付着する。

（ｆ）熱処理することによりN⁺型不純物層5a、5bを拡散
すると共に前記エッチングしたシリコン酸化膜８の開孔
部にシリコン酸化膜が成長される。次に前記N⁺型不純物
層5aの表面に対応する部分の前記シリコン酸化膜８をエ
ッチングし、P⁺型不純物を含むポリシリコン６を所望の
膜厚で形成した後パターニングする。

（ｇ）一定温度、一定時間でもって熱処理することによ
り、前記N⁺型不純物層5aの表面にこれよりも大きい面積
のP⁺型不純物層７を拡散すると共に、前記ポリシリコン
６の表面にシリコン酸化膜９が成長される。次に前記ポ
リシリコン６と前記N⁺型不純物層5bとのコンタクトホー
ルを開孔する部分のシリコン酸化膜８、９をエッチング
する。

（ｈ）以下、通常の半導体装置の製造方法と同様に、電
極10とパシベーション膜14等をそれぞれ形成する。

第３図は本発明の製造方法で形成されたツェナダイオー
ドを備えた半導体装置のツェナ電圧値とポリシリコンの
膜厚との関係を示した特性図である。

尚、上述したようにツェナ電圧値の設定は、ポリシリコ
ン６の膜厚を適宜に可変することにより、P⁺型不純物層
７の拡散深さを設定することができるので、各々ツェナ
電圧値の異なる基板を一定の拡散温度に設定している拡
散炉の中に入れることができる。

（ヘ）効果 本発明は、N⁺型不純物層の表面にこれよりも大きい面積
のP⁺型不純物層を拡散しており、Ｐ−Ｎ接合面が前記N⁺
型不純物層の内部に形成されている。

従って、外部からの汚染等の影響を受けることがないの
で、ツェナダイオードのツェナ電圧のドリフトを防止す
ることができる結果、製品としての信頼性を向上するこ
とができる。

本発明では、P⁺型不純物を含むポリシリコンによりP⁺型
不純物層を形成するのでP⁺型不純物層の拡散深さを浅く
することができるので、低いツェナ電圧値のものであっ
ても容易に得ることができる。

本発明では、上記ポリシリコンの膜厚を可変することに
よりツェナ電圧値を調整できるので、従来の方法に比し
極めて容易に所望のツェナ電圧値を得ることができる。

本発明では、それぞれ異なる膜厚のポリシリコンを形成
した基板の拡散を行う場合であっても、一定温度に設定
されている拡散炉を用いることができる。即ち、数種類
の異なるツェナ電圧値のツェナダイオードを形成する場
合であっても、拡散炉の拡散温度を可変する必要がない
ので、製造作業の能率を向上することができる。

本発明では、低いツェナ電圧値を得るべくP⁺型不純物層
の拡散深さを浅く形成しても、その後該P⁺型不純物層表
面に電極を形成した場合、ポリシリコン層がアロイスパ
イクを都合よく緩衝するので、従来のようなアロイスパ
イクによるショートを招くことがない。

【図面の簡単な説明】

第１図は本発明に係る製造方法で形成された半導体装置
を略示した断面図、第２図は本発明に係る半導体装置の
製造方法を略示した説明図、第３図は本発明の製造方法
で形成されたツェナダイオードを備えた半導体装置のツ
ェナ電圧値とポリシリコンの膜厚との特性図である。 １……半導体基板、２……N⁺型埋め込み拡散層、３……
エピタキシャル層、3a……アイランド、4a、4b……P⁺型
分離拡散層、5a、5b……N⁺型不純物層、６……ポリシリ
コン、７……P⁺型不純物層。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ツェナ電圧値の異なる複数のツェナダイオ
   ードの製造方法において、 各ツェナダイオードを、 基板の所定箇所にN⁺型埋め込み拡散層を形成して、Ｎ型
   のエピタキシャル層を成長させた後、P⁺型分離拡散層を
   前記基板に達するまで拡散してアイランドを形成する工
   程と、 二つのN⁺型不純物層を前記アイランドの埋め込み拡散層
   に達するまで拡散する工程と、 前記一方のN⁺型不純物層の表面に、得ようとするツェナ
   電圧値に対応した厚さのP⁺型不純物を含むポリシリコン
   を所定のパターンで形成した後、各ツェナダイオードを
   同一温度一定時間で熱処理することにより前記一方のN⁺
   型不純物層とポリシリコンとの間に、前記一方のN⁺型不
   純物層よりも大きい面積のP⁺型不純物層を拡散する工程
   と、 前記ポリシリコンと前記他方の不純物層との表面にそれ
   ぞれ電極を形成する工程 から成る方法により形成したことを特徴とする半導体装
   置の製造方法。