JPH069210B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH069210B2 JPH069210B2 JP62058019A JP5801987A JPH069210B2 JP H069210 B2 JPH069210 B2 JP H069210B2 JP 62058019 A JP62058019 A JP 62058019A JP 5801987 A JP5801987 A JP 5801987A JP H069210 B2 JPH069210 B2 JP H069210B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- polycrystalline silicon
- silicon
- region
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 235000012239 silicon dioxide Nutrition 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 12
- 239000012535 impurity Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- KFSLWBXXFJQRDL-UHFFFAOYSA-N Peracetic acid Chemical compound CC(=O)OO KFSLWBXXFJQRDL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にバイポー
ラデバイスに利用される半導体装置の製造方法に関す
る。
ラデバイスに利用される半導体装置の製造方法に関す
る。
寄生容量の低減はバイポーラデバイスの高速化に有効で
ある。寄生容量を減少させるために自己整合型の新しい
構造が提案されており、第３図にその代表例を示す。即
ち、二酸化シリコン膜１８，Ｐ＋多結晶シリコン膜１
９，二酸化シリコン膜20，の積層構造からなる側壁およ
び、単結晶シリコンのｎ＋領域２１からなる底面とで囲
まれた溝の中に単結晶シリコンが存在し、この単結晶シ
リコン領域に、ｎ領域２２、Ｐ領域２３、ｎ領域２４か
らなるｎｐｎ接合が形成される。第３図において、Ｐ＋
多結晶シリコン膜１９は、ベース電極に相当している。
ｎ領域２２に関しては、ｎ＋領域２１をＰ型シリコン基
板１７上に延在させ、この延在するｎ＋領域上に、別の
溝を設け、この別の溝を導電物質で埋めることにより、
表面から接続をとることができる。
ある。寄生容量を減少させるために自己整合型の新しい
構造が提案されており、第３図にその代表例を示す。即
ち、二酸化シリコン膜１８，Ｐ＋多結晶シリコン膜１
９，二酸化シリコン膜20，の積層構造からなる側壁およ
び、単結晶シリコンのｎ＋領域２１からなる底面とで囲
まれた溝の中に単結晶シリコンが存在し、この単結晶シ
リコン領域に、ｎ領域２２、Ｐ領域２３、ｎ領域２４か
らなるｎｐｎ接合が形成される。第３図において、Ｐ＋
多結晶シリコン膜１９は、ベース電極に相当している。
ｎ領域２２に関しては、ｎ＋領域２１をＰ型シリコン基
板１７上に延在させ、この延在するｎ＋領域上に、別の
溝を設け、この別の溝を導電物質で埋めることにより、
表面から接続をとることができる。
このような構造を形成する方法としては、例えば、第３
図で二酸化シリコン膜１８、Ｐ＋多結晶シリコン膜１
９、二酸化シリコン膜２０の積層構造からなる側壁およ
びｎ＋領域２１からなる底面で囲まれた溝の中を選択エ
ピタキシャル成長によって単結晶シリコンで埋めるとい
う手法が考えられる。
図で二酸化シリコン膜１８、Ｐ＋多結晶シリコン膜１
９、二酸化シリコン膜２０の積層構造からなる側壁およ
びｎ＋領域２１からなる底面で囲まれた溝の中を選択エ
ピタキシャル成長によって単結晶シリコンで埋めるとい
う手法が考えられる。
第４図(a)〜(c)はこのような方法の工程を示す基板断面
図である。即ち、Ｐ型シリコン基板２５に単結晶シリコ
ンのｎ＋領域２９を形成した後、二酸化シリコン膜２
６、Ｐ＋多結晶シリコン膜２７、二酸化シリコン膜２８
が順次積層された構造を形成し（第４図(a)）、次に溝
３０を形成する（第４図(b)）。次いで選択エピタキシ
ャル成長を行うと、選択エピタキシャル成長領域３１と
Ｐ＋多結晶シリコン膜２７からの結晶粒の成長による多
結晶シリコン領域３２が形成される（第４図(c)）。
図である。即ち、Ｐ型シリコン基板２５に単結晶シリコ
ンのｎ＋領域２９を形成した後、二酸化シリコン膜２
６、Ｐ＋多結晶シリコン膜２７、二酸化シリコン膜２８
が順次積層された構造を形成し（第４図(a)）、次に溝
３０を形成する（第４図(b)）。次いで選択エピタキシ
ャル成長を行うと、選択エピタキシャル成長領域３１と
Ｐ＋多結晶シリコン膜２７からの結晶粒の成長による多
結晶シリコン領域３２が形成される（第４図(c)）。
上述した技術では、溝３０の底面の単結晶シリコン基板
面から、シリコンを選択エピタキシャル成長させるが、
このとき、側壁の低抵抗多結晶シリコン２７部分から結
晶粒の成長が生じて多結晶シリコン領域３２を形成して
しまい、溝３０の中央部しか単結晶の選択エピタキシャ
ル成長領域31とならない。溝３０の側壁近くでも良質な
単結晶シリコンを成長させるためには、溝３０の中での
多結晶シリコン領域３２の形成を回避できるような製造
法が必要とされる。
面から、シリコンを選択エピタキシャル成長させるが、
このとき、側壁の低抵抗多結晶シリコン２７部分から結
晶粒の成長が生じて多結晶シリコン領域３２を形成して
しまい、溝３０の中央部しか単結晶の選択エピタキシャ
ル成長領域31とならない。溝３０の側壁近くでも良質な
単結晶シリコンを成長させるためには、溝３０の中での
多結晶シリコン領域３２の形成を回避できるような製造
法が必要とされる。
本発明の半導体装置の製造方法は半導体単結晶基板の一
主面に、その側面が、第１の絶縁膜，多結晶シリコン
膜，第２の絶縁膜が順次積層された構造であり、その底
面が半導体単結晶である溝を形成する工程と、その溝内
の多結晶シリコン膜を選択的に除去することにより、溝
内の多結晶シリコン膜が、溝の側面より後退した形状と
する工程と、溝内にその底面の半導体結晶を種として、
選択的に半導体単結晶層を形成する工程とを有してい
る。
主面に、その側面が、第１の絶縁膜，多結晶シリコン
膜，第２の絶縁膜が順次積層された構造であり、その底
面が半導体単結晶である溝を形成する工程と、その溝内
の多結晶シリコン膜を選択的に除去することにより、溝
内の多結晶シリコン膜が、溝の側面より後退した形状と
する工程と、溝内にその底面の半導体結晶を種として、
選択的に半導体単結晶層を形成する工程とを有してい
る。
このように、本発明では多結晶シリコンのみを選択的に
除去できる方法でエッチングし、多結晶シリコン部分が
側壁面よりも、へこんだ構造となるようにした後、選択
エピタキシャル成長させる。このように多結晶シリコン
膜が側壁面よりへこんだ構造を形成することにより、多
結晶シリコンからの粒成長を側壁面よりとびださないよ
うにし、側壁近くでも良質な単結晶シリコンを成長させ
ることができる。
除去できる方法でエッチングし、多結晶シリコン部分が
側壁面よりも、へこんだ構造となるようにした後、選択
エピタキシャル成長させる。このように多結晶シリコン
膜が側壁面よりへこんだ構造を形成することにより、多
結晶シリコンからの粒成長を側壁面よりとびださないよ
うにし、側壁近くでも良質な単結晶シリコンを成長させ
ることができる。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す基板縦断面図であ
る。
る。
比抵抗１０Ω・ｃｍのＰ型シリコン（100）基板１の表
面の一部にｎ＋領域５を形成した後、熱酸化して約4000
Åの厚さで二酸化シリコン膜２を形成した。次に、Ｐ＋
多結晶シリコン膜３を約3500Åの厚さで形成し、さらに
二酸化シリコン膜４を約3000Åの厚さで形成し、第１図
(a)に示すような構造を形成した。
面の一部にｎ＋領域５を形成した後、熱酸化して約4000
Åの厚さで二酸化シリコン膜２を形成した。次に、Ｐ＋
多結晶シリコン膜３を約3500Åの厚さで形成し、さらに
二酸化シリコン膜４を約3000Åの厚さで形成し、第１図
(a)に示すような構造を形成した。
次に、第１図(b)に示すように溝６を形成した。溝の側
壁面が｛100｝面に平行な幅1.5μm，長さ10μｍの矩形
状の溝を用いた。
壁面が｛100｝面に平行な幅1.5μm，長さ10μｍの矩形
状の溝を用いた。
次に選択的なエツチング法によって、多結晶シリコン膜
３を側壁面からへこませ、第１図(c)で示すような積造
を形成した。エッチング液として、フッ化水素酸、硝
酸、永酢酸（ヨウ素入り）をそれぞれ１：７：７２の割
合で混合したものを用いた。このようなエッチング液を
用いれば、単結晶シリコン，二酸化シリコンに対する多
結晶シリコンのエッチング速度比を非常に大きくとれ、
多結晶シリコンの選択エッチングが可能となる。このよ
うなエッチング液による多結晶シリコン３のエッチング
速度は、およそ1200Å/ｍｉｎであり、時間を制御する
ことにより、約2000Å側壁面からへこんだ構造が得られ
た。
３を側壁面からへこませ、第１図(c)で示すような積造
を形成した。エッチング液として、フッ化水素酸、硝
酸、永酢酸（ヨウ素入り）をそれぞれ１：７：７２の割
合で混合したものを用いた。このようなエッチング液を
用いれば、単結晶シリコン，二酸化シリコンに対する多
結晶シリコンのエッチング速度比を非常に大きくとれ、
多結晶シリコンの選択エッチングが可能となる。このよ
うなエッチング液による多結晶シリコン３のエッチング
速度は、およそ1200Å/ｍｉｎであり、時間を制御する
ことにより、約2000Å側壁面からへこんだ構造が得られ
た。
このようにして得られた第１図(c)に示すような構造を
もった基板に対し、選択エピタキシャル成長を行い、溝
６の中をｎ型のエピタキシャルシリコン膜７で埋めた。
選択エピタキシャル成長では、成長温度９５０℃、圧力
５０Torr、供給ガスとして、ジクロロシラン、塩化水
素、水素、アルシンの混合ガスを用いた。こうして第１
図(d)に示すように、溝全体が単結晶シリコンからなる
構造になった。
もった基板に対し、選択エピタキシャル成長を行い、溝
６の中をｎ型のエピタキシャルシリコン膜７で埋めた。
選択エピタキシャル成長では、成長温度９５０℃、圧力
５０Torr、供給ガスとして、ジクロロシラン、塩化水
素、水素、アルシンの混合ガスを用いた。こうして第１
図(d)に示すように、溝全体が単結晶シリコンからなる
構造になった。
このようにして、製造したエピタキシャルシリコン膜の
結晶性を電子顕微鏡を用いて評価したところ、第１図
(d)における二酸化シリコン膜２，４の側壁近傍に欠陥
は見られず、また、多結晶シリコン膜９からの粒成長に
よる多結晶シリコン領域８が側壁面より、エピタキシャ
ルシリコン領域７の方へ大きく突出することもない。こ
のように、選択エピタキシャル成長領域７が、極めて高
品質のエピタキシャルシリコン膜であることが確認され
た。
結晶性を電子顕微鏡を用いて評価したところ、第１図
(d)における二酸化シリコン膜２，４の側壁近傍に欠陥
は見られず、また、多結晶シリコン膜９からの粒成長に
よる多結晶シリコン領域８が側壁面より、エピタキシャ
ルシリコン領域７の方へ大きく突出することもない。こ
のように、選択エピタキシャル成長領域７が、極めて高
品質のエピタキシャルシリコン膜であることが確認され
た。
このようにして形成された選択エピタキシャル成長領域
に熱拡散，イオン注入等の通常の不純物導入方法により
Ｐ型不純物，ｎ型不純物を順次導入することにより第３
図に示したｎＰｎトランジスタを形成できる。
に熱拡散，イオン注入等の通常の不純物導入方法により
Ｐ型不純物，ｎ型不純物を順次導入することにより第３
図に示したｎＰｎトランジスタを形成できる。
第１の実施例ではｎｐｎ接合を実現するためにシリコン
基板はＰ型，多結晶シリコン膜はＰ＋型，エピタキシャ
ルシリコン膜はｎ型とした。第２の実施例では、ｐｎｐ
型接合用の構造を実現するための工程について述べる。
基板はＰ型，多結晶シリコン膜はＰ＋型，エピタキシャ
ルシリコン膜はｎ型とした。第２の実施例では、ｐｎｐ
型接合用の構造を実現するための工程について述べる。
第２図は本発明の第２の実施例の工程を示す縦断面図で
ある。Ｐ型，ｎ型の違いを除いては、第１図に示した第
１の実施例における工程と基本的にかわらない。
ある。Ｐ型，ｎ型の違いを除いては、第１図に示した第
１の実施例における工程と基本的にかわらない。
第２図(a)に示すようにｎ型シリコン基板９を用いて、
Ｐ＋領域１３を形成し、二酸化シリコン膜１０を約4000
Å形成した後、多結晶シリコン膜１１を形成し、ｎ＋化
した。さらにその上に、二酸化シリコン膜１２を形成し
た後、第２図(b)のように溝１４加工を施した。
Ｐ＋領域１３を形成し、二酸化シリコン膜１０を約4000
Å形成した後、多結晶シリコン膜１１を形成し、ｎ＋化
した。さらにその上に、二酸化シリコン膜１２を形成し
た後、第２図(b)のように溝１４加工を施した。
次に、第１の実施例と同じようにエッチングによって、
多結晶シリコン部分を側壁面よりへこませ、第２図(c)
選択エピタキシャル成長を行い、第２図(d)のようにＰ
型選択エピタキシャル成長領域１５が溝のほぼ全体を占
め、粒成長による多結晶シリコン領域１６が溝側壁面に
大きく突出することのない構造を得た。
多結晶シリコン部分を側壁面よりへこませ、第２図(c)
選択エピタキシャル成長を行い、第２図(d)のようにＰ
型選択エピタキシャル成長領域１５が溝のほぼ全体を占
め、粒成長による多結晶シリコン領域１６が溝側壁面に
大きく突出することのない構造を得た。
この方法で製造したエピタキシャルシリコン膜は、電気
顕微鏡評価から、欠陥は見られず、第１の実施例１と同
様に、極めて高品質であることが確認された。
顕微鏡評価から、欠陥は見られず、第１の実施例１と同
様に、極めて高品質であることが確認された。
以上説明したように本発明では、二酸化シリコン膜、低
抵抗多結晶シリコン膜、二酸化シリコン膜が順次積層さ
れた構造からなる側壁および単結晶シリコンからなる底
面とで囲まれた溝の中に単結晶シリコンが埋めこまれた
構造を製造するとき、側壁の単結晶シリコン部分を側壁
面より後退させておく。このようにすることで、選択エ
ピタキシャル成長しても多結晶シリコン膜よりの粒成長
が側壁面より大きくとびださず、従って、溝の中の単結
晶シリコン領域を高品質なものとすることができ、ＬＳ
Ｉの高速化、高密度化を実現するうえで多大の効果を発
揮する。
抵抗多結晶シリコン膜、二酸化シリコン膜が順次積層さ
れた構造からなる側壁および単結晶シリコンからなる底
面とで囲まれた溝の中に単結晶シリコンが埋めこまれた
構造を製造するとき、側壁の単結晶シリコン部分を側壁
面より後退させておく。このようにすることで、選択エ
ピタキシャル成長しても多結晶シリコン膜よりの粒成長
が側壁面より大きくとびださず、従って、溝の中の単結
晶シリコン領域を高品質なものとすることができ、ＬＳ
Ｉの高速化、高密度化を実現するうえで多大の効果を発
揮する。
第１図(a)〜(d)は、本発明の第１の実施例における製造
工程を示す基板縦断面図、第２図(a)〜(d)は、本発明の
第２の実施例における製造工程を示す基板縦断面図、第
３図は、本発明が目的とする素子構造の一例を示す基板
縦断面図、第４図(a)〜(c)は、本発明を説明するための
製造工程例を示す基板縦断面図である。 １，１７，２５……Ｐ型シリコン基板、９……ｎ型シリ
コン基板、２，４，１０，１２，１８，２０，２６，２
８……二酸化シリコン膜、３，１９，２７……Ｐ＋多結
晶シリコン膜、１１……ｎ＋多結晶シリコン膜、５，２
１，２９……ｎ＋領域、１３……Ｐ＋領域、２３……Ｐ
領域、６，１４，３０……溝、７，１５，３１……選択
エピタキシャル成長領域、８，１６，３２……多結晶シ
リコン領域、２２，２４……ｎ領域。
工程を示す基板縦断面図、第２図(a)〜(d)は、本発明の
第２の実施例における製造工程を示す基板縦断面図、第
３図は、本発明が目的とする素子構造の一例を示す基板
縦断面図、第４図(a)〜(c)は、本発明を説明するための
製造工程例を示す基板縦断面図である。 １，１７，２５……Ｐ型シリコン基板、９……ｎ型シリ
コン基板、２，４，１０，１２，１８，２０，２６，２
８……二酸化シリコン膜、３，１９，２７……Ｐ＋多結
晶シリコン膜、１１……ｎ＋多結晶シリコン膜、５，２
１，２９……ｎ＋領域、１３……Ｐ＋領域、２３……Ｐ
領域、６，１４，３０……溝、７，１５，３１……選択
エピタキシャル成長領域、８，１６，３２……多結晶シ
リコン領域、２２，２４……ｎ領域。
Claims (1)
- 【請求項１】半導体単結晶基板の一主面に、その側面
が、第１の絶縁膜、多結晶シリコン膜、第２の絶縁膜が
順次積層された構造であり、その低面が半導体単結晶で
ある溝を形成する工程と、前記溝内の前記多結晶シリコ
ン膜を選択的に直接エッチングすることにより、前記溝
内の前記多結晶シリコン膜が、前記溝の側面より後退し
た形状とする工程と、前記溝内に前記底面の前記半導体
単結晶を種として、選択的に半導体単結晶層を形成する
工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058019A JPH069210B2 (ja) | 1987-03-13 | 1987-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058019A JPH069210B2 (ja) | 1987-03-13 | 1987-03-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63224359A JPS63224359A (ja) | 1988-09-19 |
| JPH069210B2 true JPH069210B2 (ja) | 1994-02-02 |
Family
ID=13072250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62058019A Expired - Lifetime JPH069210B2 (ja) | 1987-03-13 | 1987-03-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069210B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626215B2 (ja) * | 1985-10-08 | 1994-04-06 | モトロ−ラ・インコ−ポレ−テツド | 多結晶側壁接触トランジスタ並びに集積回路及びその製造方法 |
-
1987
- 1987-03-13 JP JP62058019A patent/JPH069210B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63224359A (ja) | 1988-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057899A (en) | Semiconductor device with improved wiring contact portion | |
| US8236662B2 (en) | Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration | |
| KR100991480B1 (ko) | 반도체 장치의 제조 방법 | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
| JP3777662B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH0563439B2 (ja) | ||
| TWI241640B (en) | A method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
| JPH069210B2 (ja) | 半導体装置の製造方法 | |
| CN100416853C (zh) | 双极结晶体管及其制造方法 | |
| JPH0348657B2 (ja) | ||
| JP2530175B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPH0113210B2 (ja) | ||
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPS6088468A (ja) | 半導体集積装置の製造方法 | |
| JP2002026027A (ja) | 半導体装置及びその製造方法 | |
| JPS6325707B2 (ja) | ||
| JPH0233918A (ja) | 三次元素子製造方法 | |
| JPS63208272A (ja) | 半導体素子の製造方法 | |
| JPH0575171B2 (ja) | ||
| JP3053678B2 (ja) | 半導体装置の製造方法 | |
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| JPH0470771B2 (ja) | ||
| JPH01238033A (ja) | 誘電体分離型半導体基板及びその製造方法 |