JPH069356B2 - 時分割多重伝送装置 - Google Patents
時分割多重伝送装置Info
- Publication number
- JPH069356B2 JPH069356B2 JP59277017A JP27701784A JPH069356B2 JP H069356 B2 JPH069356 B2 JP H069356B2 JP 59277017 A JP59277017 A JP 59277017A JP 27701784 A JP27701784 A JP 27701784A JP H069356 B2 JPH069356 B2 JP H069356B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- transistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims description 14
- 230000005405 multipole Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 11
- 239000013256 coordination polymer Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 ［技術分野］ 本発明は時分割多重負荷制御システムに使用する複極信
号伝送装置に関するものである。
号伝送装置に関するものである。
［背景技術］ 第３図はこの種の伝送装置の使用例を示したもので、親
機Ａから複数の端末器Ｔ1〜Ｔ3にスタートパルス、端末
器アドレス、制御データなどを含むポーリング信号を伝
送し、端末器からは一定の返送期間内に電流モードで監
視データを返信するものである。本発明による時分割多
重伝送装置はこの親機Ａ内に設けられるものであるが、
上記伝送信号として同図(b)に示すように、正負両極に
振幅する複極信号を用いると、伝送の諸特性が改善され
るという利点がある反面、信号線間の短絡事故に対する
保護回路が複雑になり、また短絡保護のために出力回路
に挿入されるスイッチング素子によって伝送出力の損失
が大きくなるという問題があった。
機Ａから複数の端末器Ｔ1〜Ｔ3にスタートパルス、端末
器アドレス、制御データなどを含むポーリング信号を伝
送し、端末器からは一定の返送期間内に電流モードで監
視データを返信するものである。本発明による時分割多
重伝送装置はこの親機Ａ内に設けられるものであるが、
上記伝送信号として同図(b)に示すように、正負両極に
振幅する複極信号を用いると、伝送の諸特性が改善され
るという利点がある反面、信号線間の短絡事故に対する
保護回路が複雑になり、また短絡保護のために出力回路
に挿入されるスイッチング素子によって伝送出力の損失
が大きくなるという問題があった。
［発明の目的］ 本発明は上記の問題点に鑑み為されたものであり、その
目的とするところは、出力回路に短絡保護用のスイッチ
ング素子を挿入することなく、出力用トランジスタ自体
を制御することによって短絡保護ができるような伝送装
置の回路構成を提供するにある。
目的とするところは、出力回路に短絡保護用のスイッチ
ング素子を挿入することなく、出力用トランジスタ自体
を制御することによって短絡保護ができるような伝送装
置の回路構成を提供するにある。
［発明の開示］ しかして本発明は、ＮＰＮトランジスタとＰＮＰトラン
ジスタよりなるトーテムポール回路を２個並列に接続し
てブリッジ回路を構成し、ロジック信号を入力とする正
転型および反転型オペアンプの各出力で上記各トーテム
ポール回路のトランジスタ対を制御することにより、両
トーテムポール回路の出力端に接続された２本の信号線
に複極信号を送出するようにした構成において、上記ブ
リッジ回路に供給される電源電流を検出する手段と、該
電源電流が基準値を超えた時に上記両オペアンプの出力
をＨレベルに保持することにより、両ＮＰＮトランジス
タをオンさせ、両ＰＮＰトランジタをオフさせて出力ル
ープを遮断する手段又は両オペアンプの出力をＬレベル
に保持することにより、両ＮＰＮトランジスタをオフさ
せ、両ＰＮＰトランジスタをオンさせて出力ループを遮
断する手段とを具備した点に特徴を有するものであり、
常時互いに逆位相の信号を出力している両オペアンプ
を、異常時には強制的に同レベルに保持することによっ
て、ブリッジで構成された出力回路のループを遮断する
ようにしたものである。
ジスタよりなるトーテムポール回路を２個並列に接続し
てブリッジ回路を構成し、ロジック信号を入力とする正
転型および反転型オペアンプの各出力で上記各トーテム
ポール回路のトランジスタ対を制御することにより、両
トーテムポール回路の出力端に接続された２本の信号線
に複極信号を送出するようにした構成において、上記ブ
リッジ回路に供給される電源電流を検出する手段と、該
電源電流が基準値を超えた時に上記両オペアンプの出力
をＨレベルに保持することにより、両ＮＰＮトランジス
タをオンさせ、両ＰＮＰトランジタをオフさせて出力ル
ープを遮断する手段又は両オペアンプの出力をＬレベル
に保持することにより、両ＮＰＮトランジスタをオフさ
せ、両ＰＮＰトランジスタをオンさせて出力ループを遮
断する手段とを具備した点に特徴を有するものであり、
常時互いに逆位相の信号を出力している両オペアンプ
を、異常時には強制的に同レベルに保持することによっ
て、ブリッジで構成された出力回路のループを遮断する
ようにしたものである。
第１図は本発明装置の一実施例を示したものである。同
図において、ブリッジ回路を形成する２個のトーテムポ
ール回路Ｔa及びＴbは、それぞれＮＰＮトランジスタＱ
na,ＱnbとＰＮＰトランジスタＱpa,Ｑpbを縦列接続して
構成されており、各トーテムポール回路Ｔa,Ｔbのトラ
ンジスタ対Ｑna,ＱpaおよびＱnb,Ｑpbのゲートはそれぞ
れ共通に接続されて、正転型オペアンプＯＰaおよび反
転型オペアンプＯＰbの各出力で制御されている。両オ
ペアンプＯＰa,ＯPbの信号入力端にはホトカプラＰＨと
その負荷抵抗Ｒ1,Ｒ2によってロジック部１からの出力
信号が加えられ、また両オペアンプＯＰa,ＯＰbの基準
入力端にはツェナダイオードＺＤおよび抵抗Ｒ3,Ｒ4で
形成された基準電圧が供給されている。短絡検出回路２
およびフィードバック回路３については後述する。
図において、ブリッジ回路を形成する２個のトーテムポ
ール回路Ｔa及びＴbは、それぞれＮＰＮトランジスタＱ
na,ＱnbとＰＮＰトランジスタＱpa,Ｑpbを縦列接続して
構成されており、各トーテムポール回路Ｔa,Ｔbのトラ
ンジスタ対Ｑna,ＱpaおよびＱnb,Ｑpbのゲートはそれぞ
れ共通に接続されて、正転型オペアンプＯＰaおよび反
転型オペアンプＯＰbの各出力で制御されている。両オ
ペアンプＯＰa,ＯPbの信号入力端にはホトカプラＰＨと
その負荷抵抗Ｒ1,Ｒ2によってロジック部１からの出力
信号が加えられ、また両オペアンプＯＰa,ＯＰbの基準
入力端にはツェナダイオードＺＤおよび抵抗Ｒ3,Ｒ4で
形成された基準電圧が供給されている。短絡検出回路２
およびフィードバック回路３については後述する。
上記の構成において、いまロジック信号によりホトカプ
ラＰＨがオンすると、(b)図の左側に示すように、両オ
ペアンプＯＰaおよびＯＰbの入力端電圧Ｖa,Ｖbはいず
れも基準電圧Ｖrefより低くなり、正転型オペアンプＯ
Ｐaの出力はＬレベル、反転型オペアンプＯＰbの出力は
Ｈレベルとなる。したがって直流電源Ｅ→トランジスタ
Ｑnb→信号線Ｌ2→信号線Ｌ1→トランジスタＱpa→電流
検出抵抗Ｒs→直流電源Ｅのループに電流が流れる。
ラＰＨがオンすると、(b)図の左側に示すように、両オ
ペアンプＯＰaおよびＯＰbの入力端電圧Ｖa,Ｖbはいず
れも基準電圧Ｖrefより低くなり、正転型オペアンプＯ
Ｐaの出力はＬレベル、反転型オペアンプＯＰbの出力は
Ｈレベルとなる。したがって直流電源Ｅ→トランジスタ
Ｑnb→信号線Ｌ2→信号線Ｌ1→トランジスタＱpa→電流
検出抵抗Ｒs→直流電源Ｅのループに電流が流れる。
次ぎにロジック信号を反転すると、両オペアンプの入力
は(b)図の右側に示すように、いずれも基準電圧より高
くなるので各出力は反転し、直流電源Ｅ→トランジスタ
Ｑna→線号線Ｌ1→線号線Ｌ2→トランジスタＱpb→電源
検出抵抗Ｒs→直流電源Ｅのループに電流が流れる。こ
のようにして信号線Ｌ1,Ｌ2には正負両極に振れる複極
信号が送出されることになる。
は(b)図の右側に示すように、いずれも基準電圧より高
くなるので各出力は反転し、直流電源Ｅ→トランジスタ
Ｑna→線号線Ｌ1→線号線Ｌ2→トランジスタＱpb→電源
検出抵抗Ｒs→直流電源Ｅのループに電流が流れる。こ
のようにして信号線Ｌ1,Ｌ2には正負両極に振れる複極
信号が送出されることになる。
短絡検出回路２は、電流検出回路Ｒsの両端電圧と、ツ
ェナダイオードＺＤと抵抗Ｒ5,Ｒ6で形成された基準電
圧とをコンパレータＣＰで比較することにより、２本の
信号線Ｌ1,Ｌ2間の短絡を検出するものであり、フィー
ドバック回路３は短絡検出回路２の出力を受けて、オペ
アンプＯＰａおよびＯＰbの入力端電圧を低レベルもし
くはアースレベルに切り換えることにより、両オペアン
プの出力を同一レベルに保持するものである。第１図
(a)の実施例では、信号線間が短絡すると、オン動作中
の対のトランジスタを介して電流検出回路Ｒｓに流れる
電流が増大し、そのため電流検出抵抗Ｒｓの電圧降下が
大きくなる。従ってこの電圧を反転入力端に入力し、こ
の入力電圧と、非反転入力端に入力している基準電圧
（ツェナダイオードＺＤのツェナ電圧を抵抗Ｒ５、Ｒ６
で分圧して得られた電圧）とを比較しているコンパレー
タＣＰの出力が反転し、その出力によってＲＳフリップ
フロップＦＦをセットし、その状態を保持する。それに
よってトランジスタＱdがオンし、そのコレクタの電位
をゼロにして、それぞれダイオードＤ１およびＤ2を介
して各入力端電圧Ｖa,Ｖb,Ｖrefを低下させ、同図(c)に
示す状態に保持し、それによって両オペアンプＯＰaお
よびＯＰbの出力端の電位をいずれもＨレベルに固定さ
せる。その結果ブリッジ回路のトランジスタＱnaおよび
Ｑnbがオン、トランジスタＱpaおよびＱpbがオフとな
り、前記の出力ループは遮断される。このときの各入力
端電圧を、(c)図に示すように、 Va＞Ｖref＞Ｖｂ の関係とするために、抵抗Ｒ2およびＲ4が挿入され、各
抵抗値を Ｒ1／Ｒ2＞Ｒ3／Ｒ4 のように設定している。
ェナダイオードＺＤと抵抗Ｒ5,Ｒ6で形成された基準電
圧とをコンパレータＣＰで比較することにより、２本の
信号線Ｌ1,Ｌ2間の短絡を検出するものであり、フィー
ドバック回路３は短絡検出回路２の出力を受けて、オペ
アンプＯＰａおよびＯＰbの入力端電圧を低レベルもし
くはアースレベルに切り換えることにより、両オペアン
プの出力を同一レベルに保持するものである。第１図
(a)の実施例では、信号線間が短絡すると、オン動作中
の対のトランジスタを介して電流検出回路Ｒｓに流れる
電流が増大し、そのため電流検出抵抗Ｒｓの電圧降下が
大きくなる。従ってこの電圧を反転入力端に入力し、こ
の入力電圧と、非反転入力端に入力している基準電圧
（ツェナダイオードＺＤのツェナ電圧を抵抗Ｒ５、Ｒ６
で分圧して得られた電圧）とを比較しているコンパレー
タＣＰの出力が反転し、その出力によってＲＳフリップ
フロップＦＦをセットし、その状態を保持する。それに
よってトランジスタＱdがオンし、そのコレクタの電位
をゼロにして、それぞれダイオードＤ１およびＤ2を介
して各入力端電圧Ｖa,Ｖb,Ｖrefを低下させ、同図(c)に
示す状態に保持し、それによって両オペアンプＯＰaお
よびＯＰbの出力端の電位をいずれもＨレベルに固定さ
せる。その結果ブリッジ回路のトランジスタＱnaおよび
Ｑnbがオン、トランジスタＱpaおよびＱpbがオフとな
り、前記の出力ループは遮断される。このときの各入力
端電圧を、(c)図に示すように、 Va＞Ｖref＞Ｖｂ の関係とするために、抵抗Ｒ2およびＲ4が挿入され、各
抵抗値を Ｒ1／Ｒ2＞Ｒ3／Ｒ4 のように設定している。
実際上は信号線Ｌ1,Ｌ2間の短絡は、ちょっとした接触
によるものが多く、通常は原因が簡単に取り除かれる
が、その度毎に手動で上記フリップフロップＦＦをリセ
ットするのは手間がかかるという問題がある。第２図
(a)の実施例はその点を改良したもので、コンパレータ
ＣＰの信号入力端に抵抗ＲtおよびコンデンサＣtよりな
る時定数回路ＴＭを挿入し、コンパレータＣＰの出力端
電圧を直接ダイオードＤ1,Ｄ2を介してフィードバック
するようにしたものである。同図(b)はその動作を示し
たもので、いまt1時点で短絡事故が発生すると電流検出
抵抗Ｒｓの両端電圧が短絡電流により増大し、その増大
した電圧でコンデンサＣtの充電が開始され、このコン
デンサ電圧ＶcがツェナダイオードＺＤと抵抗Ｒ5,Ｒ6に
よって設定されている基準電圧(設定値Ｈ)に達すると、
コンパレータＣＰの出力が”Ｌ”に反転し、そのためダ
イオードＤ２を介してオペアンプＯＰｂの反転入力端
が”Ｌ”となって、ブリッジ回路を遮断し伝送出力をオ
フにする。同時にダイードＤ１を介してツェナダイオー
ドＺＤのカソードが”Ｌ”となるためコンパレータＣＰ
の基準電圧もほぼゼロ付近（設定値Ｌ）まで低下し、次
ぎにコンデンサＣtの電荷が抵抗ＲtおよびＲsを通じて
放電し、コンデンサ電圧Ｖcが設定値Ｌに達すると、コ
ンパレータＣＰの出力端電圧が復帰する。こうして出力
ループが復旧し、伝送信号の送出が再開されるが、まだ
短絡状態が続いていると再びコンデンサＣtの充電が始
まり、こうして短絡の原因が取り除かれるまで伝送出力
のオンオフが繰り返される。この間伝送出力のデューテ
ィ比が小さく休止期間が長いので、出力トランジスタＱ
na,Ｑnb,ＱpaおよびＱpbが発熱するおそれはなく、放熱
板なども不要である。このように構成すれば、短絡原因
を取り除いたのち、手動で復旧スイッチを操作しなくて
も自動的に機能を回復できるという利点がある。
によるものが多く、通常は原因が簡単に取り除かれる
が、その度毎に手動で上記フリップフロップＦＦをリセ
ットするのは手間がかかるという問題がある。第２図
(a)の実施例はその点を改良したもので、コンパレータ
ＣＰの信号入力端に抵抗ＲtおよびコンデンサＣtよりな
る時定数回路ＴＭを挿入し、コンパレータＣＰの出力端
電圧を直接ダイオードＤ1,Ｄ2を介してフィードバック
するようにしたものである。同図(b)はその動作を示し
たもので、いまt1時点で短絡事故が発生すると電流検出
抵抗Ｒｓの両端電圧が短絡電流により増大し、その増大
した電圧でコンデンサＣtの充電が開始され、このコン
デンサ電圧ＶcがツェナダイオードＺＤと抵抗Ｒ5,Ｒ6に
よって設定されている基準電圧(設定値Ｈ)に達すると、
コンパレータＣＰの出力が”Ｌ”に反転し、そのためダ
イオードＤ２を介してオペアンプＯＰｂの反転入力端
が”Ｌ”となって、ブリッジ回路を遮断し伝送出力をオ
フにする。同時にダイードＤ１を介してツェナダイオー
ドＺＤのカソードが”Ｌ”となるためコンパレータＣＰ
の基準電圧もほぼゼロ付近（設定値Ｌ）まで低下し、次
ぎにコンデンサＣtの電荷が抵抗ＲtおよびＲsを通じて
放電し、コンデンサ電圧Ｖcが設定値Ｌに達すると、コ
ンパレータＣＰの出力端電圧が復帰する。こうして出力
ループが復旧し、伝送信号の送出が再開されるが、まだ
短絡状態が続いていると再びコンデンサＣtの充電が始
まり、こうして短絡の原因が取り除かれるまで伝送出力
のオンオフが繰り返される。この間伝送出力のデューテ
ィ比が小さく休止期間が長いので、出力トランジスタＱ
na,Ｑnb,ＱpaおよびＱpbが発熱するおそれはなく、放熱
板なども不要である。このように構成すれば、短絡原因
を取り除いたのち、手動で復旧スイッチを操作しなくて
も自動的に機能を回復できるという利点がある。
［発明の効果］ 上述のように本発明は、トランジスタブリッジよりなる
出力回路に供給されている電源電流を検出する手段と、
該電源電流が基準値を超えた時に上記両オペアンプの出
力をＨレベルに保持することにより、両ＮＰＮトランジ
スタをオンさせ、両ＰＮＰトランジタをオフさせて出力
ループを遮断する手段又は両オペアンプの出力をＬレベ
ルに保持することにより、両ＮＰＮトランジスタをオフ
させ、両ＰＮＰトランジスタをオンさせて出力ループを
遮断する手段とを具備してあるので、短絡保護用として
別途スイッチング素子を出力回路に挿入する必要がな
く、また出力トランジスタ自体で回路を遮断できるので
保護回路による伝送損失がなく、複極信号伝送装置の短
絡保護をきわめて簡単な回路構成で提供し得るという利
点がある。
出力回路に供給されている電源電流を検出する手段と、
該電源電流が基準値を超えた時に上記両オペアンプの出
力をＨレベルに保持することにより、両ＮＰＮトランジ
スタをオンさせ、両ＰＮＰトランジタをオフさせて出力
ループを遮断する手段又は両オペアンプの出力をＬレベ
ルに保持することにより、両ＮＰＮトランジスタをオフ
させ、両ＰＮＰトランジスタをオンさせて出力ループを
遮断する手段とを具備してあるので、短絡保護用として
別途スイッチング素子を出力回路に挿入する必要がな
く、また出力トランジスタ自体で回路を遮断できるので
保護回路による伝送損失がなく、複極信号伝送装置の短
絡保護をきわめて簡単な回路構成で提供し得るという利
点がある。
第１図(a)は本発明の一実施例を示す回路図、同図(b)お
よび(c)は同上の動作説明図、第２図(a)は他の実施例を
示す回路図、同図(b)は同上の動作説明図、第３図(a)は
実施例のシステム構成図、同図(b)は同上の信号波形図
である。 １はロジック部、２は短絡検出回路、３はフィードバッ
ク回路、Ｔa,Ｔbはトーテムポール回路、Ｑna,ＱnbはＮ
ＰＮトランジスタ、Ｑpa,ＱpbはＰＮＰトランジスタ、
ＣＰはコンパレータ、ＦＦはＲＳフリップフロップ、Ｔ
Ｍは時定数回路、Ｒsは電流検出抵抗、Ｒtは充電用抵
抗、Ｃtはコンデンサ、Ｄ1,Ｄ2はダイオード、ＺＤはツ
ェナダイオード、Ｒ1〜Ｒ7は抵抗、Ｑはトランジスタ、
Ｅは直流電源、Ｌ1,Ｌ2は信号線。
よび(c)は同上の動作説明図、第２図(a)は他の実施例を
示す回路図、同図(b)は同上の動作説明図、第３図(a)は
実施例のシステム構成図、同図(b)は同上の信号波形図
である。 １はロジック部、２は短絡検出回路、３はフィードバッ
ク回路、Ｔa,Ｔbはトーテムポール回路、Ｑna,ＱnbはＮ
ＰＮトランジスタ、Ｑpa,ＱpbはＰＮＰトランジスタ、
ＣＰはコンパレータ、ＦＦはＲＳフリップフロップ、Ｔ
Ｍは時定数回路、Ｒsは電流検出抵抗、Ｒtは充電用抵
抗、Ｃtはコンデンサ、Ｄ1,Ｄ2はダイオード、ＺＤはツ
ェナダイオード、Ｒ1〜Ｒ7は抵抗、Ｑはトランジスタ、
Ｅは直流電源、Ｌ1,Ｌ2は信号線。
フロントページの続き (72)発明者 黒田 光信 大阪府門真市大字門真1048番地 松下電工 株式会社内 (56)参考文献 特開 昭54−64938（ＪＰ，Ａ) 実開 昭54−70355（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】ＮＰＮトランジスタとＰＮＰトランジスタ
よりなるトーテムポール回路を２個並列に接続してブリ
ッジ回路を構成し、ロジック信号を入力するとする正転
型及び反転型オペアンプの各出力で上記トーテムポール
回路のトランジスタ対を制御することにより、両トーテ
ムポール回路の出力端に接続された２本の信号線に複極
信号を送出するようにした構成において、上記ブリッジ
回路に供給される電源電流を検出する手段と、該電源電
流が基準値を超えた時に上記両オペアンプの出力をＨレ
ベルに保持することにより、両ＮＰＮトランジスタをオ
ンさせ、両ＰＮＰトランジタをオフさせて出力ループを
遮断する手段又は両オペアンプの出力をＬレベルに保持
することにより、両ＮＰＮトランジスタをオフさせ、両
ＰＮＰトランジスタをオンさせて出力ループを遮断する
手段とを具備して成ることを特徴とする時分割多重伝送
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277017A JPH069356B2 (ja) | 1984-12-24 | 1984-12-24 | 時分割多重伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277017A JPH069356B2 (ja) | 1984-12-24 | 1984-12-24 | 時分割多重伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61150439A JPS61150439A (ja) | 1986-07-09 |
| JPH069356B2 true JPH069356B2 (ja) | 1994-02-02 |
Family
ID=17577607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59277017A Expired - Lifetime JPH069356B2 (ja) | 1984-12-24 | 1984-12-24 | 時分割多重伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069356B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5470355U (ja) * | 1977-10-27 | 1979-05-18 |
-
1984
- 1984-12-24 JP JP59277017A patent/JPH069356B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61150439A (ja) | 1986-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1141821A (en) | Device for protection in the case of d.c. supply-voltage drop | |
| US4477747A (en) | Lamp circuit for automobile | |
| JP2001242947A (ja) | 安定化電源回路および安定化電源用デバイス | |
| JPH0624347U (ja) | 過電流監視回路 | |
| JPH069356B2 (ja) | 時分割多重伝送装置 | |
| JP2974104B2 (ja) | インテリジェントパワスイッチ用回路 | |
| US4438384A (en) | Generation indicating apparatus for vehicle alternators | |
| JPH0473327B2 (ja) | ||
| JPH0441368Y2 (ja) | ||
| JP2002165155A (ja) | 電源電圧制御装置 | |
| JP2642720B2 (ja) | 地気信号発生回路 | |
| JP2001034347A (ja) | 減過電圧検出回路 | |
| JP3367254B2 (ja) | 電力供給型システムの電源装置 | |
| JPH0614384Y2 (ja) | ラッチングリレーの駆動回路 | |
| JP2930794B2 (ja) | 伝送線給電方式の伝送端末器 | |
| JPS62243418A (ja) | 過電流保護回路 | |
| JP2506761Y2 (ja) | 電圧検出器 | |
| JPS5930581Y2 (ja) | 電源保護回路 | |
| JP2526420Y2 (ja) | 線路断線検出装置 | |
| JP2838001B2 (ja) | 信号伝送装置 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPH0550231B2 (ja) | ||
| JP2001069664A (ja) | 車両用電源供給制御装置 | |
| JPH01221018A (ja) | 時定数回路 | |
| JPS62250743A (ja) | 返信信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |