JPH0693576B2 - Bypass capacitor structure, field effect transistor circuit using the same, and transistor circuit - Google Patents
Bypass capacitor structure, field effect transistor circuit using the same, and transistor circuitInfo
- Publication number
- JPH0693576B2 JPH0693576B2 JP63296848A JP29684888A JPH0693576B2 JP H0693576 B2 JPH0693576 B2 JP H0693576B2 JP 63296848 A JP63296848 A JP 63296848A JP 29684888 A JP29684888 A JP 29684888A JP H0693576 B2 JPH0693576 B2 JP H0693576B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- metal
- effect transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 37
- 239000003990 capacitor Substances 0.000 title claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、マイクロ波等の高周波信号に対して、直流的
に絶縁するとともに、実質的に極めて低いインピーダン
スで高周波的に短絡するようにしたバイパスコンデンサ
構造並びにこれを用いた電界効果トランジスタ回路およ
びトランジスタ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention is designed to insulate a high frequency signal such as a microwave in a direct current manner and to short-circuit the high frequency signal with a substantially extremely low impedance. The present invention relates to a bypass capacitor structure, a field effect transistor circuit using the same, and a transistor circuit.
(従来の技術) 第5図は、電界効果トランジスタを用いた従来の増幅回
路の一例の回路図である。近年、低雑音ガリウム砒素電
界効果トランジスタが安価に入手できるようになり、マ
イクロ波等の高周波信号を受信する装置のRFアンプへの
使用が一般化しつつある。第5図において、図示しない
ホーンアンテナで受信された受信信号が第1のストリッ
プライン1を介して初段の電界効果トランジスタFET1の
ゲートに与えられ、そのドレインに現れる信号が、第2
のストリップライン2を介して次段の電界効果トランジ
スタFET2のゲートに与えられる。さらに、次段の電界効
果トランジスタFET2のドレインに現れる信号が、第3の
ストリップラインを介して終段の電界効果トランジスタ
FET3のゲートに与えられ、そのドレインに現われ信号が
増幅出力として第4のストリップライン4に導出され
る。また、第1と次段および終段の電界効果トランジス
タFET1〜FET3のドレインは、高周波阻止用のチョークコ
イル5,5,5をそれぞれに介して正の電源+VCCに接続さ
れ、ソースはすべて接地され、ゲートはチョークコイル
6,6,6をそれぞれに介して負の電源−VEEに接続される。(Prior Art) FIG. 5 is a circuit diagram of an example of a conventional amplifier circuit using field effect transistors. In recent years, low-noise gallium arsenide field-effect transistors have become available at low cost, and the use of devices for receiving high-frequency signals such as microwaves in RF amplifiers is becoming common. In FIG. 5, a reception signal received by a horn antenna (not shown) is given to the gate of the first-stage field effect transistor FET 1 via the first strip line 1, and the signal appearing at its drain is the second signal.
Is applied to the gate of the field effect transistor FET 2 of the next stage via the strip line 2 of Furthermore, the signal appearing at the drain of the field-effect transistor FET 2 in the next stage is transmitted through the third strip line to the field-effect transistor in the final stage.
A signal given to the gate of FET 3 and appearing at its drain is led to the fourth strip line 4 as an amplified output. The drains of the first, second and final stage field effect transistors FET 1 to FET 3 are connected to the positive power source + V CC via the high frequency blocking choke coils 5, 5, 5 respectively, and the sources are All grounded, choke coil gate
6, 6 and 6 are connected to the negative power supply −V EE via each.
かかる回路構成にあっては、正の電源+VCCと負の電源
−VEEの2つの極性の異なる電源を必要とし、電源回路
の構成が複雑となる。そこで、正の電源+VCCのみで動
作し得る自己バイアス方式の増幅回路が提案されてい
る。第6図に、この電界効果トランジスタを用いた従来
の自己バイアス方式の増幅回路の一例の回路図を示す。
第6図において、第5図と同一回路部材には同一符号を
付けて重複する説明を省略する。In such a circuit configuration, two power sources having different polarities, that is, a positive power source + V CC and a negative power source −V EE are required, which complicates the configuration of the power source circuit. Therefore, a self-bias type amplification circuit that can operate only with a positive power supply + V CC has been proposed. FIG. 6 shows a circuit diagram of an example of a conventional self-bias type amplifier circuit using this field effect transistor.
In FIG. 6, the same circuit members as those in FIG. 5 are designated by the same reference numerals to omit redundant description.
第6図において、第5図と相違するところは、初段と次
段および終段の電界効果トランジスタFET1〜FET3のソー
スが、バイパスコンデンサ7を介して接地されるととも
に、高周波阻止用のチョークコイル8とバイアス抵抗9
とを直列に介して接地されることにある。6 is different from FIG. 5 in that the sources of the first-stage, second-stage and final-stage field effect transistors FET 1 to FET 3 are grounded via a bypass capacitor 7 and a choke for high frequency blocking is provided. Coil 8 and bias resistor 9
And to be grounded in series.
かかる回路構成にあっては、電界効果トランジスタFET1
〜FET3のソースは、バイパスコンデンサ7によって高周
波的に接地されるが、ドレイン電流によりバイアス抵抗
9に生ずる電圧降下によって直流的にある正の電位とな
る。そして、電界効果トランジスタFET1〜FET3のゲート
が、直流的に接地されているので、ゲートはソースより
低い電位となる。したがって、正の電源+VCCのみによ
って負のバイアス電圧が与えられる。In such a circuit configuration, the field effect transistor FET 1
The source of the FET 3 is grounded at a high frequency by the bypass capacitor 7, but has a certain positive potential in terms of direct current due to the voltage drop generated in the bias resistor 9 by the drain current. The gate of the field effect transistor FET 1 ~FET 3 is because it is DC grounded, the gate becomes lower than the source potential. Therefore, only the positive power supply + V CC provides the negative bias voltage.
(発明が解決しようとする課題) ところで、第6図に示すごとく、バイパスコンデンサ7
として集中定数型の素子を用いると、マイクロ波等の高
周波信号が充分に低いインピーダンスで接地されず、増
幅利得が第5図の回路に比較して、例えば4dB程度低下
するという不具合がある。これは、バイパスコンデンサ
7自体のインダクタンス成分または接続のための配線が
有するインダクタンス成分が起因するものと考えられ
る。(Problems to be Solved by the Invention) By the way, as shown in FIG.
If a lumped-constant type element is used as this, there is a problem that a high-frequency signal such as a microwave is not grounded with a sufficiently low impedance, and the amplification gain is reduced by, for example, about 4 dB as compared with the circuit of FIG. It is considered that this is due to the inductance component of the bypass capacitor 7 itself or the inductance component of the wiring for connection.
本発明は、上記した従来のバイパスコンデンサ構造の不
具合を解消して、実質的に極めて低いインピーダンスで
高周波的に短絡できるバイパスコンデンサ構造を提供す
ることを目的とし、さらにこのバイアスコンデンサ構造
を用いることで高周波特性を改善した電界効果トランジ
スタ回路およびトランジスタ回路を提供することを目的
とする。An object of the present invention is to solve the above-mentioned problems of the conventional bypass capacitor structure and to provide a bypass capacitor structure capable of being short-circuited at high frequency with a substantially extremely low impedance, and further by using this bias capacitor structure. An object of the present invention is to provide a field effect transistor circuit having improved high frequency characteristics and a transistor circuit.
(課題を解決するための手段) 上記目的を達成するために、本発明のバイパスコンデン
サ構造は、プリント配線基板上に配置される高周波用能
動素子の一端を、前記プリント配線基板の裏面を覆う金
属膜を接続するとともに、このプリント配線基板を薄い
絶縁膜を介在させて金属筐体に配設し、前記高周波用能
動素子の一端を前記金属筐体に対して直流的に絶縁する
とともに高周波的に短絡するように構成されている。(Means for Solving the Problems) In order to achieve the above object, the bypass capacitor structure of the present invention is a metal that covers one end of a high frequency active element disposed on a printed wiring board and covers the back surface of the printed wiring board. Along with connecting the films, this printed wiring board is arranged in a metal housing with a thin insulating film interposed, and one end of the high-frequency active element is galvanically isolated from the metal housing and at the same time high-frequency. It is configured to short circuit.
また、本発明の電界効果トランジスタ回路は、プリント
配線基板上に配置された電界効果トランジスタのソース
を、前記プリント配線基板の裏面を覆う金属膜に接続す
るとともに、このプリント配線基板を薄い絶縁膜を介在
させて金属筐体に配設し、前記電界効果トランジスタの
ソースまたは前記金属膜のいずれか一方をバイアス抵抗
を介して前記金属筐体に接続し、前記電界効果トランジ
スタのゲートを直流的に前記金属筐体に短絡して、自己
バイアス方式で回路構成されている。Further, in the field-effect transistor circuit of the present invention, the source of the field-effect transistor arranged on the printed wiring board is connected to a metal film covering the back surface of the printed wiring board, and the printed wiring board is provided with a thin insulating film. It is disposed in a metal case with the interposition interposed, and either one of the source of the field effect transistor and the metal film is connected to the metal case via a bias resistor, and the gate of the field effect transistor is DC-directed. The circuit is configured by a self-bias method by short-circuiting to the metal case.
そして、本発明のトランジスタ回路は、プリント配線基
板上に配置されたトランジスタのエミッタを、前記プリ
ント配線基板の裏面を覆う金属膜に接続するとともに、
このプリント配線基板を薄い絶縁膜を介在させて金属筐
体に配設し、前記トランジスタのエミッタまたは前記金
属膜のいずれか一方をエミッタ抵抗を介して前記金属筐
体に接続して構成されている。And, the transistor circuit of the present invention, while connecting the emitter of the transistor arranged on the printed wiring board to the metal film covering the back surface of the printed wiring board,
This printed wiring board is arranged in a metal housing with a thin insulating film interposed, and either the emitter of the transistor or the metal film is connected to the metal housing via an emitter resistor. .
(作用) 上記のように構成されたバイパスコンデンサ構造は、プ
リント基板の裏面を覆う金属膜と金属筐体との間に容量
の大きなコンデンサが形成される。しかも、高周波用能
動素子の一端を適宜に短い配線で金属膜と接続すること
で、接続のための配線によるインダクタンス成分が極め
て小さい。よって、マイクロ波等の高周波信号に対して
極めて低いインピーダンスであり、高周波用能動素子の
一端が金属筐体に対して高周波的に確実に短絡される。(Operation) In the bypass capacitor structure configured as described above, a capacitor having a large capacitance is formed between the metal film covering the back surface of the printed board and the metal housing. Moreover, by connecting one end of the high-frequency active element to the metal film with an appropriately short wiring, the inductance component due to the wiring for connection is extremely small. Therefore, the impedance is extremely low with respect to high frequency signals such as microwaves, and one end of the high frequency active element is reliably short-circuited to the metal housing in terms of high frequency.
また、電界効果トランジスタ回路は、電界効果トランジ
スタが自己バイアスされ、しかもソースは金属筐体に対
して高周波的に極めて低いインピーダンスで短絡され
る。Further, in the field effect transistor circuit, the field effect transistor is self-biased, and the source is short-circuited to the metal case with a very low impedance at high frequencies.
そして、トランジスタ回路は、エミッタ抵抗の電流帰還
作用により温度補償がなされ、しかもエミッタは金属筐
体に対して高周波的に極めて低いインピーダンスで短絡
される。The transistor circuit is temperature-compensated by the current feedback action of the emitter resistance, and the emitter is short-circuited to the metal casing with a very low impedance in terms of high frequency.
(実施例) 以下、本発明の一実施例を第1図および第2図を参照し
て説明する。第1図は、本発明のバイパスコンデンサ構
造を用いた電界効果トランジスタ増幅回路の一実施例の
回路図であり、第2図は、第1図に用いたバイパスコン
デンサ構造の一部切り欠き斜視図である。第1図および
第2図において、第6図と同一回路部材には同一符号を
付けて重複する説明を省略する。(Embodiment) An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. FIG. 1 is a circuit diagram of an embodiment of a field effect transistor amplifier circuit using the bypass capacitor structure of the present invention, and FIG. 2 is a partially cutaway perspective view of the bypass capacitor structure used in FIG. Is. In FIG. 1 and FIG. 2, the same circuit members as those in FIG. 6 are designated by the same reference numerals, and a duplicate description will be omitted.
第1図および第2図において、プリント配線基板20上に
配置された電界効果トランジスタFET1〜FET3のソース
は、それぞれに例えばスルーホール21等によってプリン
ト配線基板20の裏面全体を覆う金属膜22に接続される。
そして、このプリント配線基板20が、薄いマイカまたは
プラスチックフィルム等の絶縁膜23を介在させて金属筐
体24上に配設される。また、電界効果トランジスタFET1
〜FET3のソースに、プリント配線基板20上にパターンで
形成されたチョークコイル8とチップ部品としてのバイ
アス抵抗9の直列接続体の一端が接続され、この直列接
続体の他端がリード線25によって金属筐体24に接続され
る。そして、電界効果トランジスタFET1〜FET3のゲート
に、プリント配線基板20上にパターンで形成されたチョ
ークコイル6の一端が接続され、このチョークコイル6
の他端がリード線26によって金属筐体24に接続される。In FIGS. 1 and 2, the sources of the field effect transistors FET 1 to FET 3 arranged on the printed wiring board 20 are metal films 22 that cover the entire back surface of the printed wiring board 20 by, for example, through holes 21. Connected to.
Then, this printed wiring board 20 is arranged on the metal casing 24 with an insulating film 23 such as a thin mica or plastic film interposed. Also a field effect transistor FET 1
~ One end of a series connection body of the choke coil 8 formed in a pattern on the printed wiring board 20 and the bias resistor 9 as a chip component is connected to the source of the FET 3 , and the other end of the series connection body is connected to the lead wire 25. Is connected to the metal housing 24 by. Then, to the gate of the field effect transistor FET 1 ~FET 3, one end of the choke coil 6 which is formed in a pattern it is connected on the printed wiring board 20, the choke coil 6
The other end of is connected to the metal housing 24 by a lead wire 26.
かかる回路構成において、バイアス抵抗9に流れるドレ
イン電流によって、電界効果トランジスタFET1〜FET3は
自己バイアスされ、1つの正の電源+VCCで動作させる
ことができる。しかも、プリント配線基板20の裏面全体
を覆う金属膜22と金属筐体24によって、大容量のコンデ
ンサで形成されるとともに、このコンデンサを電界効果
トランジスタFET1〜FET3に接続する配線がスルーホール
21等により極めて短くでき、インダクタンス成分が極め
て小さい。したがって、マイクロ波等の高周波信号に対
して極めて低いインピーダンスとなり、電界効果トラン
ジスタFET1〜FET3のソースは、高周波的に金属筐体24に
短絡される。この結果、自己バイアス方式で1つの正の
電源+VCCを用いたものでありながら、従来のごとく増
幅利得を低下させることがない。また、増幅信号を歪ま
せることもない。In such a circuit configuration, the drain current flowing to the bias resistor 9, the field effect transistor FET 1 ~FET 3 are self-biased, can be operated by a single positive power supply + V CC. Moreover, the metal film 22 covering the entire back surface of the printed wiring board 20 and the metal housing 24 form a large-capacity capacitor, and the wiring connecting this capacitor to the field effect transistors FET 1 to FET 3 is a through hole.
It can be made extremely short by 21 etc., and the inductance component is extremely small. Therefore, the impedance becomes extremely low with respect to a high frequency signal such as a microwave, and the sources of the field effect transistors FET 1 to FET 3 are short-circuited to the metal casing 24 in a high frequency manner. As a result, the self-biasing method uses one positive power source + V CC , but does not lower the amplification gain as in the conventional case. Moreover, the amplified signal is not distorted.
第3図は、本発明のバイパスコンデンサ構造を用いたト
ランジスタ増幅回路の一実施例を示す回路図であり、第
4図は、第3図に用いたバイパスコンデンサ構造の縦断
面図である。FIG. 3 is a circuit diagram showing an embodiment of a transistor amplifier circuit using the bypass capacitor structure of the present invention, and FIG. 4 is a vertical sectional view of the bypass capacitor structure used in FIG.
第3図および第4図において、プリント配線基板30上に
配置されたトランジスタTr1〜Tr3のエミッタは、それぞ
れにスルーホール等を介してプリント配線基板30の裏面
全体を覆う金属膜31に接続される。そして、このプリン
ト配線基板30が薄い絶縁膜32を介在させて金属筐体33上
に配設される。また、金属膜31が、チョークコイル34と
エミッタ抵抗35を直列に介して金属筐体33に接続され
る。In FIGS. 3 and 4, the emitters of the transistors Tr 1 to Tr 3 arranged on the printed wiring board 30 are connected to the metal film 31 covering the entire back surface of the printed wiring board 30 through through holes or the like. To be done. Then, the printed wiring board 30 is arranged on the metal casing 33 with the thin insulating film 32 interposed. Further, the metal film 31 is connected to the metal housing 33 via the choke coil 34 and the emitter resistor 35 in series.
かかる回路構成において、エミッタ抵抗35の電流帰還作
用によってトランジスタTr1〜Tr3のコレクタ電流の温度
補償がなされる。しかも、トランジスタTr1〜Tr3のエミ
ッタは、金属膜32と金属筐体33との間の大容量のコンデ
ンサで高周波的に金属筐体33に短絡され、利得を低下さ
せることがない。In such a circuit configuration, the temperature compensation of the collector current of the transistor Tr 1 to Tr 3 is made by a current feedback function of the emitter resistor 35. Moreover, the emitters of the transistors Tr 1 to Tr 3 are short-circuited to the metal casing 33 at high frequency by the large-capacity capacitor between the metal film 32 and the metal casing 33, and the gain is not reduced.
なお、上記実施例では、増幅回路に本発明のバイパスコ
ンデンサ構造を用いたものを説明したが、発振回路等を
形成する高周波能動素子の一端を高周波的に短絡するた
めに用いても良いことは勿論である。また、バイアス抵
抗9およびエミッタ抵抗35は、金属膜22,31と金属筐体2
4,33との間、またはプリント配線基板20,30上に配置さ
れる高周波能動素子のソースおよびエミッタと金属筐体
24,33との間、のいずれか一方に介装されていれば良
い。In the above embodiments, the amplifier circuit using the bypass capacitor structure of the present invention has been described, but it may be used to short-circuit one end of a high frequency active element forming an oscillation circuit or the like at high frequency. Of course. The bias resistor 9 and the emitter resistor 35 are connected to the metal films 22 and 31 and the metal housing 2.
Source and emitter of the high frequency active element and the metal casing arranged between the printed circuit board 20 and 30 or between the printed circuit board 20 and 30.
Between 24 and 33, it suffices if it is interposed on either side.
(発明の効果) 本発明のバイパスコンデンサ構造並びにこれを用いた電
界効果トランジスタ回路およびトランジスタ回路は、以
上説明したように構成されているので、以下に記載され
るような効果を奏する。(Effects of the Invention) Since the bypass capacitor structure of the present invention, and the field effect transistor circuit and the transistor circuit using the same are configured as described above, the following effects are achieved.
本発明のバイパスコンデンサ構造では、大容量で、しか
も接続のための配線のインダクタンス成分が極めて小さ
いコンデンサが形成できるので、マイクロ波等の高周波
信号に対して極めて低いインピーダンスであり、高周波
能動素子の一端を金属筐体に対して高周波的に確実に短
絡し得る。With the bypass capacitor structure of the present invention, a capacitor having a large capacity and an extremely small inductance component of the wiring for connection can be formed, so that the impedance is extremely low for high frequency signals such as microwaves, and one end of the high frequency active element Can surely be short-circuited to the metal housing at high frequencies.
また、電界効果トランジスタ回路にあっては、ソースと
金属筐体との間に、上記バイパスコンデンサ構造とバイ
アス抵抗が並列に介装され、自己バイアス方式により1
つの正の電源で回路を動作させることができ、しかも増
幅利得を低下させることがないとともに増幅信号を歪ま
せることがない。In addition, in the field effect transistor circuit, the bypass capacitor structure and the bias resistor are interposed in parallel between the source and the metal casing, and the bypass capacitor structure and the bias resistor are connected by a self-biasing method.
The circuit can be operated with two positive power supplies, and the amplification gain is not reduced and the amplified signal is not distorted.
そして、トランジスタ回路にあっても、エミッタ抵抗の
電流帰還作用によりトランジスタの温度補償ができ、し
かも増幅利得を低下させることがなく、増幅信号を歪ま
せることもない。Even in the transistor circuit, the temperature of the transistor can be compensated by the current feedback effect of the emitter resistance, and the amplification gain is not reduced and the amplified signal is not distorted.
第1図は、本発明のバイパスコンデンサ構造を用いた電
界効果トランジスタ増幅回路の一実施例の回路図であ
り、第2図は、第1図に用いたバイパスコンデンサ構造
の一部切り欠き斜視図であり、第3図は、本発明のバイ
パスコンデンサ構造を用いたトランジスタ増幅回路の一
実施例を示す回路図であり、第4図は、第3図に用いた
バイパスコンデンサ構造の縦断面図であり、第5図は、
電界効果トランジスタを用いた従来の増幅回路の一例の
回路図であり、第6図は、電界効果トランジスタを用い
た従来の自己バイアス方式の増幅回路の一例の回路図で
ある。 9:バイアス抵抗、 20,30:プリント基板配線、22,31:金属膜、 23,32:絶縁体、24,33:金属筐体、 35:エミッタ抵抗、 FET1〜FET3:電界効果トランジスタ、 Tr1〜Tr3:トランジスタ。FIG. 1 is a circuit diagram of an embodiment of a field effect transistor amplifier circuit using the bypass capacitor structure of the present invention, and FIG. 2 is a partially cutaway perspective view of the bypass capacitor structure used in FIG. FIG. 3 is a circuit diagram showing an embodiment of a transistor amplifier circuit using the bypass capacitor structure of the present invention, and FIG. 4 is a vertical sectional view of the bypass capacitor structure used in FIG. Yes, Fig. 5 shows
FIG. 6 is a circuit diagram of an example of a conventional amplifier circuit using field effect transistors, and FIG. 6 is a circuit diagram of an example of a conventional self-bias type amplifier circuit using field effect transistors. 9: Bias resistance, 20, 30: Printed circuit board wiring, 22, 31: Metal film, 23, 32: Insulator, 24, 33: Metal housing, 35: Emitter resistance, FET 1 to FET 3 : Field effect transistor, Tr 1 to Tr 3 : Transistors.
Claims (3)
能動素子の一端を、前記プリント配線基板の裏面を覆う
金属膜に接続するとともに、このプリント配線基板を薄
い絶縁膜を介在させて金属筐体に配設し、前記高周波用
能動素子の一端を前記金属筐体に対して直流的に絶縁す
るとともに高周波的に短絡するように構成したことを特
徴とするバイパスコンデンサ構造。1. A metal casing that connects one end of a high-frequency active element disposed on a printed wiring board to a metal film that covers the back surface of the printed wiring board, and interposes this printed wiring board with a thin insulating film. A bypass capacitor structure, wherein the bypass capacitor structure is arranged in a body, and one end of the high frequency active element is insulated from the metal casing in a direct current manner and short-circuited in a high frequency manner.
トランジスタのソースを、前記プリント配線基板の裏面
を覆う金属膜に接続するとともに、このプリント配線基
板を薄い絶縁膜を介在させて金属筐体に配設し、前記電
界効果トランジスタのソースまたは前記金属膜のいずれ
か一方をバイアス抵抗を介して前記金属筐体に接続し、
前記電界効果トランジスタのゲートを直流的に前記金属
筐体に短絡して、自己バイアス方式で回路構成したこと
を特徴とする電界効果トランジスタ回路。2. A metal housing which connects a source of a field effect transistor arranged on a printed wiring board to a metal film which covers a back surface of the printed wiring board, and which interposes a thin insulating film on the printed wiring board. And connecting either the source of the field effect transistor or the metal film to the metal housing via a bias resistor,
A field-effect transistor circuit, characterized in that the gate of the field-effect transistor is short-circuited to the metal casing in a direct current manner to form a circuit by a self-bias method.
スタのエミッタを、前記プリント配線基板の裏面を覆う
金属膜に接続するとともに、このプリント配線基板を薄
い絶縁膜を介在させて金属筐体に配設し、前記トランジ
スタのエミッタまたは前記金属膜のいずれか一方をエミ
ッタ抵抗を介して前記金属筐体に接続して構成したこと
を特徴とするトランジスタ回路。3. An emitter of a transistor arranged on a printed wiring board is connected to a metal film covering a back surface of the printed wiring board, and the printed wiring board is arranged in a metal housing with a thin insulating film interposed. A transistor circuit, wherein either the emitter of the transistor or the metal film is connected to the metal housing via an emitter resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296848A JPH0693576B2 (en) | 1988-11-24 | 1988-11-24 | Bypass capacitor structure, field effect transistor circuit using the same, and transistor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296848A JPH0693576B2 (en) | 1988-11-24 | 1988-11-24 | Bypass capacitor structure, field effect transistor circuit using the same, and transistor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02142208A JPH02142208A (en) | 1990-05-31 |
| JPH0693576B2 true JPH0693576B2 (en) | 1994-11-16 |
Family
ID=17838944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296848A Expired - Lifetime JPH0693576B2 (en) | 1988-11-24 | 1988-11-24 | Bypass capacitor structure, field effect transistor circuit using the same, and transistor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693576B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59177243U (en) * | 1983-05-12 | 1984-11-27 | 日本電気ホームエレクトロニクス株式会社 | Electronics |
| JPS61173198U (en) * | 1985-04-17 | 1986-10-28 |
-
1988
- 1988-11-24 JP JP63296848A patent/JPH0693576B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02142208A (en) | 1990-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400226B2 (en) | Distributed amplifier with improved flatness of frequency characteristic | |
| US5805023A (en) | High frequency amplifier, receiver, and transmitter system | |
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| US4504796A (en) | Microwave circuit apparatus | |
| JPH0514069A (en) | High power field effect transistor amplifier | |
| JPH0693576B2 (en) | Bypass capacitor structure, field effect transistor circuit using the same, and transistor circuit | |
| JP3062358B2 (en) | Microwave integrated circuit device | |
| JPS62100006A (en) | Resistance feedback type amplifier | |
| JPH06276038A (en) | High frequency low noise amplifier | |
| JPH0261175B2 (en) | ||
| JPS5838613Y2 (en) | Hybrid integrated high frequency transistor amplifier | |
| JPH06164266A (en) | Microwave amplifier | |
| JPH05251959A (en) | Monolithic microwave integrated circuit | |
| JPH0441616Y2 (en) | ||
| JP2633368B2 (en) | Microwave integrated circuit | |
| JPH0352029Y2 (en) | ||
| JPS6338576Y2 (en) | ||
| JP3129274B2 (en) | High frequency circuit impedance conversion circuit | |
| JPH0683100B2 (en) | Microwave signal receiver | |
| JP2001094361A (en) | High frequency amplifier circuit | |
| JPH06101653B2 (en) | Monolithic microwave amplifier | |
| KR940003561Y1 (en) | Output level compensating buffer amp for oscillator | |
| JPS6130768B2 (en) | ||
| JPH09275303A (en) | Microwave switch | |
| JPH05259762A (en) | High frequency circuit structure |