JPH0695699B2

JPH0695699B2 - 通信制御装置

Info

Publication number: JPH0695699B2
Application number: JP60292330A
Authority: JP
Inventors: 修一岡崎; 勝義小出
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-12-26
Filing date: 1985-12-26
Publication date: 1994-11-24
Anticipated expiration: 2009-11-24
Also published as: JPS62152248A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は通信制御装置に関し、特に、回線インタフェー
ス信号が通常プロトコル上の規定時間を満足しているか
どうかを監視する監視機能に関するものである。

（従来の技術）第３図は、通信速度及び通信プロトコルの異なる複数の
回線を収容し、各回線毎に該回線の送受信クロック生成
部を有する通信制御装置の構成を示すブロック図であ
る。図中、21は通信制御装置、22は共通タイマ、23は送
受信クロック生成部、24は制御部、25はローカルメモリ
（LM）、26はプロセッサユニット（PU）である。

このような通信制御装置において、従来、通信プロトコ
ル上で定められている時間規定等を満足させようとした
場合、時間規定には、通信速度に無関係な固定時間の規
定と通信速度に依存する時間規定に大別することがで
き、各々、別々の手段を用いて各回線毎の通信プロトコ
ル上の規定時間監視を実現していた。これらの時間規定
のうち、通信速度に関係ない、通信プロトコルで規定さ
れている時間を満足させようとした場合、例えば第４図
に示すようにDDX網の回線交換サービスの発呼シーケン
スにおける回線インタフェース信号のＴ線、Ｃ線、Ｒ線
に規定されている時間、つまりＣ線オンから受信キャラ
クタのSYN,SYN,＋を受信するまでが３秒以内であるとい
う規定等を満足させる場合は、比較的規定されている時
間が長い。そこで従来方式では、第３図に示す制御部24
内に、全回線に共通した所定単位（通常は10〜100ms単
位）のタイマ値を基本とする共通タイマ22を備え、更に
第５図に示すような回線単位に用途に応じた複数のカウ
ンタ値を設定できるタイマ監視カウンタテーブル32、タ
イマの有効・無効を設定する回線タイマイネーブルテー
ブル31（図中、33は回線＃０からのカウンタ１のイネー
ブルビットを示す）、及び図示していないタイムアップ
になったことを記憶させ、処理待ちを行なわせるための
タイムアップ用キュー、並びにこれらの動作を制御する
コントローラプログラムを備えて、次のとおり制御して
いた。すなわち、共通タイマ22がタイムアップする毎に
基本タイマ割込みを起こし、コントロールプログラムの
制御によって回線タイマイネーブルテーブル31中の有効
であると設定されている回線のタイマカウント値をデク
リメントし、該カウント値が０になることで、回線のタ
イムアップを認識し、タイムアップキューにキューイン
グして、順に所定のタイムアップ・処理を行う。

しかしながら、通信速度に依存する時間規定を満足させ
ようとする場合、例えば、DDX網回線交換サービスにお
いて第６図に示すように、通信可を示すＩ線の変化後、
24ビット以上経過した時点から、データの送信が可能で
あるという規定を満足させる場合、前記した方式で実現
させようとすると、通信速度の同一速度の基本タイマを
持つ必要があり、例えば、通信速度が48kbPSの場合は、の基本タイマ値が必要となる。このような高速の基本タ
イマ値を用いるとタイムアップ割込みが頻繁に発生し、
装置動作上のオーバーヘッドが大となり、通信制御装置
全体の能力低下をまねくことになる。

従って、従来は、回線インタフェース信号線個々に時間
監視用のハードウェアを有して実現していた。つまり、
上記回線交換インタフェースのＩ線を例にとると、第７
図に示すように、回線上から供給される送受信用タイミ
ングのＳ線を基本クロックとしたＩ線専用の時間監視用
の24ビット遅延カウンタ71を有して、回線からのＩ線を
上記24ビット遅延カウンタ71に入力して、24ビット長時
間が経過後、装置内部へのＩ線を出力させるようにし
て、第６図に示すような時間規定を満足させていた。従
来は、このＩ線の規定時間監視用に個別のハードウェア
カウンタ回路を持っていたのと同様に他の回線インタフ
ェース信号線、例えば、Ｒ線、Ｔ線、Ｃ線にも、個別の
ハードウェアを有して、各回線インタフェース信号毎に
規定される時間に対応していた。更に、このハードウェ
アを各回線毎に有していた。

又、他の例で説明すると、モデムを接続して通信を行う
場合、送信を行なおうとする局は、モデム制御信号の１
つである送信要求信号（以下RS信号という）をオンに
し、又、送信を終了した時点でRS信号をオフさせる制御
が必要である。ここで半二重通信の場合、伝送効率を向
上させるために、送信終了後、即、RS信号をオフさせて
自局の送信権を放棄し、相手局の送信をより早く、可能
とさせる制御が必要となる。

しかし、例えば第８図（ａ）に示すような調歩同期方式
を用いて通信を行っている場合、最終送信データを送出
後、即、RS信号をオフとする（＊部分）と、伝送路上の
伝搬遅延などにより相手側モデムに到着した時のCD信号
（キャリア・ディテクション信号：装置がキャリアを検
出中であることを示す信号）のCDオフタイミングが送信
データの最終ビット到着よりも早くなってしまい、その
結果、最終送信データが無効になってしまうケースがあ
った。この問題を解決するために、従来は、前記Ｉ線の
場合と同様に第８図（ｂ）に示すような、RS信号個別の
規定時間（この場合、スタートビット、データ８ビッ
ト、パリティビット、ストップビットの１キャラクタ分
計11ビット長）監視用のハードウェアを有して、装置内
部から設定されるRSセット／リセット信号83をラッチ回
路81でラッチして、その出力を更に、11クロック遅延カ
ウンタ82で遅延させてRS信号をオフさせることにより、
第８図（ａ）の＊＊で示したような送信データの有効性
を保証してやる手段をとっていた。この場合も、各回線
毎に、上述したRS信号固有のハードウェアを有して実現
していた。

（発明が解決しようとする問題点）しかしながら、上記従来のタイマ制御方式にあっては、
通信速度に依存する時間規定を満足させるために、前述
したように通信速度に依存しない時間規定を満足するた
めの手段とは別に、各回線インタフェース信号線毎に個
別にタイマ監視回路を設置する必要があるので、ハード
ウェアが増大するという問題点があった。

本発明は、以上述べた問題点を解決し、通信速度に依存
する時間の規定を満足させるためのタイマ監視を各回線
の各回線インタフェース信号線毎に個別のタイマ監視用
ハードウェアを有する従来方式と比べ、ハードウェアの
減少を図り、経済的なタイマ制御方式を実現することを
目的とする。

（問題点を解決するための手段）本発明は、回線インタフェース信号が通信プロトコル上
の規定時間を満足しているかどうかを監視する監視機能
を有する通信制御装置において、回線毎に設けられて当
該回線の送受信を制御する送受信制御部と、回線毎に設
けられ、送受信制御部に送受信クロックを供給する送受
信クロック生成部と、回線毎に設けられ、送受信クロッ
ク生成部から出力される送受信クロックを基本クロック
としてカウントを行い、かつ、任意のタイマ値がセット
可能であり、このタイマ値に応じた時間カウントを行う
とタイムアップ信号を出力するタイマ回路と、タイマ回
路にセットするタイマ値を回線毎に、かつ、回線インタ
フェース信号毎に記憶するメモリとを設け、回線インタ
フェース信号が通信プロトコル上の規定時間を満足して
いるかどうかが監視される場合、当該回線インタフェー
ス信号に対応するタイマ値がメモリから読み出されてタ
イマ回路にセットされ、その後、前記タイマがタイムア
ップとなったかどうかが検出されて回線インタフェース
信号が通信プロトコル上の規定時間を満足しているかが
監視されるように構成したものである。

（作用）例えば、回線インタフェース信号線のうち、通信可を示
すＩ線の変化後24ビット経過した時点でデータの送信を
可能とする規定を満足させる場合の動作は次のとおりで
ある。Ｉ線がオフからオンに変化すると、Ｉ線に対し予
め決められたタイマ値24ビットがタイマにセットされ
る。タイマはこのタイマ値のセットにより起動し、24ビ
ット経過した時点で出力を発生する。そして、この出力
が発生するとデータの送信が可能となる。また、同一回
線における他の回線インタフェース信号に係る時間監視
も、タイマ値を適宜変えてタイマに設定することによ
り、同様に行われる。

（実施例）以下、本発明の一実施例を図面を参照して説明する。

第１図は、本発明の一実施例を示す回路図である。本実
施例によるタイマ監視回路１は、第３図に示す通信制御
装置の回線毎に設けられている送受信クロック生成部23
毎に追加されるように設けられる。タイマ監視回路１
は、プログラマブルタイマ11と、微分用フリップフロッ
プ（F/F）12a,12bと、タイムアップ割込みラッチ用フリ
ップフロップ13と、アンドゲート14とを具備する。プロ
グラマブルタイマ11のCLK端子は、送受信クロック生成
部23で生成された通信速度に一致する送受信クロックｄ
を受取る。プログラマブルタイマ11のデータ入力ａは、
第３図に示す制御部24から出力されるタイマカウンタ値
を受取る。プログラマブルタイマ11はタイマカウンタ値
をデータ入力ａから入力した時点でタイマ動作を開始
し、入力したタイマカウント値分の送受信クロックｄ
（すなわち、送受信データのビット数）をカウントした
時点で、送受信クロックｄの１クロック分のローレベル
のタイマ出力ｈをOUT端子から出力する。微分用フリッ
プフロップ12a,12b及びアンドゲート14は、タイマ出力
ｈをサンプルクロックｆの１周期分のパルスにする。タ
イムアップ割込みラッチ用フリップフロップ13は、アン
ドゲート14から出力されるサンプルクロックｆの周期分
のパルスを受け、リセット信号ｇが供給されるまでタイ
ムアップ割込みｇを保持する。

ここで、プログラマブルタイマ11に供給されるタイマカ
ウンタ値は、第３図に示すローカルメモリ25に格納され
ている。第２図（ｂ）はローカルメモリ25におけるタイ
マカウント値の格納状態を示す図である。タイマカウン
タ値は各回線毎にテーブル形式で格納されている。タイ
マカウンタ値は各回線毎に複数個用意されている。すな
わち、規定時間監視を必要とする各回線インタフェース
信号毎に固有のタイマカウンタ値が用意されている。
尚、送受信クロック生成部23は通常、その回線の通信速
度の16倍又は32倍の送受信クロックＣを生成するが、本
実施例の回路動作においては、この送受信クロックＣは
直接関係ない。

次に、本実施例の回路動作について、第２図（ａ）の動
作タイミング図を参照して説明する。

今、第１図に示すタイマ監視回路１は第３図に示す回線
＃０に係るものであるとし、監視すべき対象は前述した
第６図に示すような回線インタフェース信号線のうちの
Ｉ線の規定時間監視であるものとする。

第３図に示す回線＃０送受信制御部は、Ｉ線の状態を監
視している。Ｉ線がオフからオンになると、回線＃０送
受信制御部はこの変化を検知して、制御部24のプロセッ
サユニット26に通知する。プロセッサユニット26はこの
通知を受けてローカルメモリ25を参照し、回線＃０のＩ
線に係るタイマカウンタ値（この場合24₍₁₀₎）を読出
す。読出されたＩ線のタイマカウント値24₍₁₀₎はプロセ
ッサユニット26の制御により、第１図に示すプログラマ
ブルタイマ11のデータ入力ａに供給される。プログラマ
ブルタイマ11はデータ入力ａからタイマカウンタ値24
₍₁₀₎を入力するとタイマ動作を開始する（第２図（ａ）
の（イ）、（ロ））。プログラマブルタイマ11はセット
されたタイマカウント値24₍₁₀₎をカウントすると、ロー
レベルのタイマ出力ｈを出力する（第２図（ａ）の
（イ）、（ロ））。このタイマ出力ｈが出力されると、
微分用フリップフロップ12a及び12bの作用により、アン
ドゲート14の入力１及び入力２はそれぞれ第２図（ａ）
の（ニ）及び（ホ）のとおり変化する。よって、アンド
ゲート14は送受信クロックｄ（第２図（ａ）の（イ））
よりも速い周期のサンプルクロックｆ（第２図（ａ）の
（ハ））の１周期分のパルス（前微分出力：すなわち、
このパルスはタイマ出力ｈをサンプルクロックｆで前微
分したことにより得られたものである）を出力する（第
２図（ａ）の（ヘ））。タイムアップ割込みラッチ用フ
リップフロップ13はアンドゲート14のパルスを受けて、
タイムアップ割込みｇを出力する（第２図（ａ）の
（ト））。そして、このタイムアップ割込みが発生する
と、コントロールプログラムは所定のタイムアップ割込
み処理を実行する。タイムアップ割込みは、リセット信
号ｅをタイムアップ割込みラッチ用フリップフロップ13
に入力することでリセットされる。

以上のようにして、Ｉ線の規定時間の時間監視が行われ
る。また、前述したモデム接続時の回線インタフェース
信号であるRS信号の制御やその他の信号も同様に実現で
きる。

以上のとおり、本実施例によれば、回線毎に１つのタイ
マ監視装置を設けるだけで、通信速度に依存した各回線
インタフェース信号線の時間監視を実現できる。また、
本実施例によれば、通信速度に依存しない固定時間の時
間監視を行うこともできることは明らかである。この場
合、従来は全回線に共通の１個のタイマを用いて、その
タイマのタイムアップ割込みが発生する毎に、全回線の
タイマ監視状態を判定していたが、本実施例を適用した
場合はタイマ監視を行っている回線からのタイムアップ
割込みのみが発生するため、タイムアップ処理が装置動
作上に占める負荷を軽減させることができる。

（発明の効果）以上説明したように、本発明によれば、回線毎に１個の
タイマ監視回路を設け、１ビット単位の任意の時間長を
設定可能として各回線インタフェース信号線の時間監視
を行うこととしたため、従来のように通信速度に依存す
る時間規定を満足させるためにタイマカウント値固定の
ハードウェアカウンタ回路を各回線インタフェース信号
線毎に設けていた方式に比べ、時間監視の能力を落とす
ことなく、ハードウェア量の少ない、経済的なタイマ監
視方式を提供することができる。また、本発明は通信装
置に無関係な固定時間の時間監視にも効果的に適用する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図（ａ）
は本実施例の動作タイミング図、第２図（ｂ）は本実施
例におけるローカルメモリの内容を示す図、第３図は通
信制御装置の一構成例のブロック図、第４図は通信速度
に無関係な固定時間の規定を説明するためのタイミング
図、第５図は従来方式におけるローカルメモリの内容を
示す図、第６図は通信速度に依存する時間規定の例を示
す図、第７図は第６図に示す時間規定を得るための従来
のハードウェアを示す回路図、第８図（ａ）は通常速度
に依存する時間規定の他の例を示す図、第８図（ｂ）は
第８図（ａ）の時間規定を得るための従来のハードウェ
アを示す回路図である。１……タイマ監視回路、 11……プログラマブルタイマ、 12a,12b……微分用フリップフロップ、 13……タイムアップ割込みラッチ用フリップフロップ、 14……アンドゲート、21……通信制御装置、 22……共通タイマ、 23……送受信クロック生成部、 24……制御部、25……ローカルメモリ（LM）、 26……プロセッサユニット（PU）。

Claims

【特許請求の範囲】

【請求項１】回線インタフェース信号が通信プロトコル
上の規定時間を満足しているかどうかを監視する監視機
能を有する通信制御装置において、回線毎に設けられて当該回線の送受信を制御する送受信
制御部と、回線毎に設けられ、前記送受信制御部に送受信クロック
を供給する送受信クロック生成部と、回線毎に設けられ、前記送受信クロック生成部から出力
される送受信クロックを基本クロックとしてカウントを
行い、かつ、任意のタイマ値がセット可能であり、この
タイマ値に応じた時間カウントを行うとタイムアップ信
号を出力するタイマ回路と、前記タイマ回路にセットするタイマ値を回線毎に、か
つ、回線インタフェース信号毎に記憶するメモリとを有
し、回線インタフェース信号が通信プロトコル上の規定時間
を満足しているかどうかが監視される場合、当該回線イ
ンタフェース信号に対応するタイマ値が前記メモリから
読み出されて前記タイマにセットされ、その後、前記タ
イマがタイムアップとなったかどうかが検出されて回線
インタフェース信号が通信プロトコル上の規定時間を満
足しているかが監視されることを特徴とする通信制御装置。