JPH0710182B2 - 電源装置の保護回路 - Google Patents
電源装置の保護回路Info
- Publication number
- JPH0710182B2 JPH0710182B2 JP61184964A JP18496486A JPH0710182B2 JP H0710182 B2 JPH0710182 B2 JP H0710182B2 JP 61184964 A JP61184964 A JP 61184964A JP 18496486 A JP18496486 A JP 18496486A JP H0710182 B2 JPH0710182 B2 JP H0710182B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- power supply
- gto1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 101100449816 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO1 gene Proteins 0.000 description 18
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は例えば無停電電源装置のインバータ主回路の欠
相を検出する電源装置の保護回路に関するものである。
相を検出する電源装置の保護回路に関するものである。
B.発明の概要 本発明はスイツチング素子をブリツジ構成したインバー
タ主回路の欠相を検出して保護する装置において、 互に直列に接続されたアームのスイツチング素子のいず
れにもオン電流が供給されていない時間帯が予め設定さ
れた時間よりも長いときに欠相検出信号を出力すること
によつて、 インバータ主回路が故障した場合、スイツチング素子に
流れる電流が可制御電流を越える前に欠相を検出して当
該主回路を切離せるようにしたものである。
タ主回路の欠相を検出して保護する装置において、 互に直列に接続されたアームのスイツチング素子のいず
れにもオン電流が供給されていない時間帯が予め設定さ
れた時間よりも長いときに欠相検出信号を出力すること
によつて、 インバータ主回路が故障した場合、スイツチング素子に
流れる電流が可制御電流を越える前に欠相を検出して当
該主回路を切離せるようにしたものである。
C.従来の技術 無停電電源装置においては、その性格上装置自身が故障
しても電力が供給できるように商用電源特徴方式または
並列冗長システムが組まれており、故障機は瞬時に健全
システムから解離しなければならない。この解離させる
方法として従来からサイリスタスイツチがよく使われて
いたが、近年インバータ主回路に自己消弧形の素子が使
われるようになり、その自己消弧能力でシステムの解離
を行なうようにしたサイリスタスイツチレス式が一般的
になつてきている。しかしこの場合でも故障の原因がイ
ンバータ主回路の自己消弧素子の破壊（短絡状態）にあ
るときは解離できない。即ち第３図に示すように６個の
ゲートターンオフサイリスタ（以下「GTO」という。）1
1〜16をブリツジ構成してなるインバータにおいて、GTO
11が短絡状態にあるときにはインバータの交流出力側か
らみると、ダイオードD2またはD3を通じてＵ−V,U−Ｗ
間はそれぞれ１周期の半分は短絡状態になる。図中C1は
電解コンデンサ、D1,D4〜D6はダイオードである。
しても電力が供給できるように商用電源特徴方式または
並列冗長システムが組まれており、故障機は瞬時に健全
システムから解離しなければならない。この解離させる
方法として従来からサイリスタスイツチがよく使われて
いたが、近年インバータ主回路に自己消弧形の素子が使
われるようになり、その自己消弧能力でシステムの解離
を行なうようにしたサイリスタスイツチレス式が一般的
になつてきている。しかしこの場合でも故障の原因がイ
ンバータ主回路の自己消弧素子の破壊（短絡状態）にあ
るときは解離できない。即ち第３図に示すように６個の
ゲートターンオフサイリスタ（以下「GTO」という。）1
1〜16をブリツジ構成してなるインバータにおいて、GTO
11が短絡状態にあるときにはインバータの交流出力側か
らみると、ダイオードD2またはD3を通じてＵ−V,U−Ｗ
間はそれぞれ１周期の半分は短絡状態になる。図中C1は
電解コンデンサ、D1,D4〜D6はダイオードである。
そこでそれを防止するために第４図に示すようにインバ
ータ主回路の各アームにヒユーズF1〜F6を入れる方法が
良く用いられる。これはもしGTO11が故障して短絡した
とすると、GTO14がターンオンしたとき直流短絡が起
き、電解コンデンサC1の充電エネルギーでヒユーズF1,F
4を同時に遮断させて解離させる方式である。なお直流
短絡時の短絡電流の立上がりの傾斜は急なので一方のヒ
ユーズだけが切れる心配はない。
ータ主回路の各アームにヒユーズF1〜F6を入れる方法が
良く用いられる。これはもしGTO11が故障して短絡した
とすると、GTO14がターンオンしたとき直流短絡が起
き、電解コンデンサC1の充電エネルギーでヒユーズF1,F
4を同時に遮断させて解離させる方式である。なお直流
短絡時の短絡電流の立上がりの傾斜は急なので一方のヒ
ユーズだけが切れる心配はない。
D.発明が解決しようとする問題点 ところがこの方式によつても以下に述べる状況の場合解
離が出来ない。即ちGTO11のゲートドライブ回路が故障
してGTO11が点弧しなくなつた場合には、インバータに
接続される出力トランスは直流偏磁される。一方GTO11
は点弧しないから直流短絡が生じずアームに挿入したヒ
ユーズは切れないので、鉄心は飽和されて励磁電流が著
しく大きくなり、GTO14を流れる電流が可制御電流を越
えてしまいGTO14が破壊する。
離が出来ない。即ちGTO11のゲートドライブ回路が故障
してGTO11が点弧しなくなつた場合には、インバータに
接続される出力トランスは直流偏磁される。一方GTO11
は点弧しないから直流短絡が生じずアームに挿入したヒ
ユーズは切れないので、鉄心は飽和されて励磁電流が著
しく大きくなり、GTO14を流れる電流が可制御電流を越
えてしまいGTO14が破壊する。
また欠相を検出する方法として例えば多重インバータの
場合には、各インバータの出力電流を変流器で検出して
比較するような方法がある。しかしこの方法ではインバ
ータの出力電流は高調波を多く含むため、故障検出の応
答性を良くしようとすると誤動作し易い欠点があつた。
なおこの方法は、当然ながら単一インバータの方式では
使えない。
場合には、各インバータの出力電流を変流器で検出して
比較するような方法がある。しかしこの方法ではインバ
ータの出力電流は高調波を多く含むため、故障検出の応
答性を良くしようとすると誤動作し易い欠点があつた。
なおこの方法は、当然ながら単一インバータの方式では
使えない。
本発明はこのような事情のもとになされたものであり、
インバータ主回路の故障検出の応答性が速く、しかも誤
動作のおそれがない保護回路を提供することを目的とす
るものである。
インバータ主回路の故障検出の応答性が速く、しかも誤
動作のおそれがない保護回路を提供することを目的とす
るものである。
E.問題点を解決するための手段 本発明は、スイツチング素子を点弧するためのオン電流
の有無をスイツチング素子毎に検出する検出部と、違に
直列に接続されたアームのスイツチング素子に係る検出
部のいずれもがオン電流無しの状態を検出したときに出
力信号を発する出力回路と、この出力回路の出力信号が
予め設定された設定時間を越えて発せられたときに欠相
検出信号を出力するタイマ部とを有してなる。
の有無をスイツチング素子毎に検出する検出部と、違に
直列に接続されたアームのスイツチング素子に係る検出
部のいずれもがオン電流無しの状態を検出したときに出
力信号を発する出力回路と、この出力回路の出力信号が
予め設定された設定時間を越えて発せられたときに欠相
検出信号を出力するタイマ部とを有してなる。
F.作用 例えば第３図のインバータ主回路において、各GTO11〜1
6のドライブ回路が正常な場合には例えばGTO11が消弧さ
れた後GTO14が点弧される。ここでGTO14のドライブ回路
が故障した場合には、GTO14を点弧するためのオン電流
が流れないため、前記出力回路から出力信号が発せられ
る。一方電圧形インバータに適用する場合にはGTOのタ
ーンオフ時のストレージタイムを考慮してGTO11及びGTO
14にオン電流を供給しない期間（デツドタイム）を設け
る必要がある。そこでタイマ部における設定時間をこの
デツドタイムよりも長くしておくことによつて、タイマ
部から欠相検出信号が発せられる。
6のドライブ回路が正常な場合には例えばGTO11が消弧さ
れた後GTO14が点弧される。ここでGTO14のドライブ回路
が故障した場合には、GTO14を点弧するためのオン電流
が流れないため、前記出力回路から出力信号が発せられ
る。一方電圧形インバータに適用する場合にはGTOのタ
ーンオフ時のストレージタイムを考慮してGTO11及びGTO
14にオン電流を供給しない期間（デツドタイム）を設け
る必要がある。そこでタイマ部における設定時間をこの
デツドタイムよりも長くしておくことによつて、タイマ
部から欠相検出信号が発せられる。
G.実施例 第１図は本発明の実施例の要部を示す回路図であり、第
３図に示すインバータ主回路のGTO11または14のゲート
ドライブ回路の故障を検出する回路を示している。実際
にはGTO12または15のゲートドライブ回路の故障を検出
する回路とGTO13または16のゲートドライブ回路の故障
を検出する回路とが第１図に示す回路に加わつている
が、それら回路は同一構成であるため、第１図の回路に
もとづいて代表して説明する。
３図に示すインバータ主回路のGTO11または14のゲート
ドライブ回路の故障を検出する回路を示している。実際
にはGTO12または15のゲートドライブ回路の故障を検出
する回路とGTO13または16のゲートドライブ回路の故障
を検出する回路とが第１図に示す回路に加わつている
が、それら回路は同一構成であるため、第１図の回路に
もとづいて代表して説明する。
第１図において2A,2Bは夫々GTO11,14のゲートドライブ
回路を示し、このゲートドライブ回路2A（2B）は、第２
図に示すようにオンゲート電源EON、限流抵抗RON及びト
ランジスタTrよりなるオンゲート回路と、オフゲート電
源EOFF及び電界効果トランジスタFOFFよりなるオフゲー
ト回路とから構成されている。第１図中3Aはゲートドラ
イブ回路2Aのオン電流の有無を検出するための検出部と
してのフオトカプラであり、入力側が前記ゲートドライ
ブ回路2Aの限流抵抗RONに対して並列に抵抗R1を介して
接続されている。3Bはゲートドライブ回路2Bのオン電流
の有無を検出するための検出部としてのフオトカプラで
あり、同様にゲートドライブ回路2Bに抵抗R2を介して接
続されている。フオトカプラ3A,3Bの出力トランジスタ
のコレクタは夫々抵抗R3,R4を介して電源VCCに接続され
ると共に、シユミツトトリガ回路4A,4Bを介して夫々ナ
ンド回路５の入力側に接続されている。前記シユミツト
トリガ回路4A,4Bは、夫々フオトカプラ3A,3Bの出力波形
であるなまつた方形波を完全な方形波に整形する役割を
もつ。前記ナンド回路５は、フオトカプラ3A,3Bのいず
れもがオン電流無しの状態を検出したときに出力信号、
この例では「Ｌ」レベルの信号を発する出力回路をなす
ものであり、その出力側には、抵抗R5及びコンデンサC2
よりなる時定数回路を介してタイマ集積回路６の入力ビ
ンに接続されている。このタイマ集積回路６は入力ピン
が設定電圧（電源電圧のI/3）よりも低くると出力ピン
に欠相検出信号としての「Ｈ」レベルの信号を発するも
のであり、前記時定数回路と共にタイマ部を構成してい
る。
回路を示し、このゲートドライブ回路2A（2B）は、第２
図に示すようにオンゲート電源EON、限流抵抗RON及びト
ランジスタTrよりなるオンゲート回路と、オフゲート電
源EOFF及び電界効果トランジスタFOFFよりなるオフゲー
ト回路とから構成されている。第１図中3Aはゲートドラ
イブ回路2Aのオン電流の有無を検出するための検出部と
してのフオトカプラであり、入力側が前記ゲートドライ
ブ回路2Aの限流抵抗RONに対して並列に抵抗R1を介して
接続されている。3Bはゲートドライブ回路2Bのオン電流
の有無を検出するための検出部としてのフオトカプラで
あり、同様にゲートドライブ回路2Bに抵抗R2を介して接
続されている。フオトカプラ3A,3Bの出力トランジスタ
のコレクタは夫々抵抗R3,R4を介して電源VCCに接続され
ると共に、シユミツトトリガ回路4A,4Bを介して夫々ナ
ンド回路５の入力側に接続されている。前記シユミツト
トリガ回路4A,4Bは、夫々フオトカプラ3A,3Bの出力波形
であるなまつた方形波を完全な方形波に整形する役割を
もつ。前記ナンド回路５は、フオトカプラ3A,3Bのいず
れもがオン電流無しの状態を検出したときに出力信号、
この例では「Ｌ」レベルの信号を発する出力回路をなす
ものであり、その出力側には、抵抗R5及びコンデンサC2
よりなる時定数回路を介してタイマ集積回路６の入力ビ
ンに接続されている。このタイマ集積回路６は入力ピン
が設定電圧（電源電圧のI/3）よりも低くると出力ピン
に欠相検出信号としての「Ｈ」レベルの信号を発するも
のであり、前記時定数回路と共にタイマ部を構成してい
る。
次に上述実施例の作用について説明する。先ずゲートラ
イブ回路2A,2Bのいずれか一方にオン電流が供給されて
いる場合、フオトカプラ3Aまたは3Bの出力レベルが
「Ｌ」であるためナンド回路５の出力レベルが「Ｈ」で
ある。従つて時定数回路のコンデンサC2は充電されたま
まなので、タイマ集積回路６の入力ピンの電圧レベルが
設定電圧よりも高いから、その出力レベルは「Ｌ」であ
る。
イブ回路2A,2Bのいずれか一方にオン電流が供給されて
いる場合、フオトカプラ3Aまたは3Bの出力レベルが
「Ｌ」であるためナンド回路５の出力レベルが「Ｈ」で
ある。従つて時定数回路のコンデンサC2は充電されたま
まなので、タイマ集積回路６の入力ピンの電圧レベルが
設定電圧よりも高いから、その出力レベルは「Ｌ」であ
る。
ゲートドライブ回路2A,2Bのいずれにもオン電流が供給
されない場合には、フオトカプラ3A,3Bの出力レベルが
「Ｈ」になるためナンド回路５の出力レベルが「Ｌ」に
なり、この結果コンデンサC2の充電電荷が放電してタイ
マ集積回路６の入力ピンの電圧レベルが低下する。ここ
で例えば電圧形インバータでは、GTOのターンオフ時の
ストレージタイムを考慮してGTO11,14を共にオフにする
期間（デツドタイム、通常20〜30μｓ）Ｔが設けられる
ため、ナンド回路５の出力レベルが「Ｈ」から「Ｌ」に
移行してから前記入力ピンの電圧レベルが設定電圧に下
がるまでの時間を上記の期間Ｔよりも長くするように時
定数を決めておくことによつて、ゲートドライブ回路2
A,2Bの故障によりオン電流が流れなくなつたときにのみ
前記入力ピンの電圧レベルが設定電圧以下になつて、タ
イマ集積回路６から欠相検出信号が出力される。この結
果インバータ主回路の全相が前記欠相検出信号にもとづ
いてオフ状態にされ、これにより当該インバータがシス
テムから解離される。
されない場合には、フオトカプラ3A,3Bの出力レベルが
「Ｈ」になるためナンド回路５の出力レベルが「Ｌ」に
なり、この結果コンデンサC2の充電電荷が放電してタイ
マ集積回路６の入力ピンの電圧レベルが低下する。ここ
で例えば電圧形インバータでは、GTOのターンオフ時の
ストレージタイムを考慮してGTO11,14を共にオフにする
期間（デツドタイム、通常20〜30μｓ）Ｔが設けられる
ため、ナンド回路５の出力レベルが「Ｈ」から「Ｌ」に
移行してから前記入力ピンの電圧レベルが設定電圧に下
がるまでの時間を上記の期間Ｔよりも長くするように時
定数を決めておくことによつて、ゲートドライブ回路2
A,2Bの故障によりオン電流が流れなくなつたときにのみ
前記入力ピンの電圧レベルが設定電圧以下になつて、タ
イマ集積回路６から欠相検出信号が出力される。この結
果インバータ主回路の全相が前記欠相検出信号にもとづ
いてオフ状態にされ、これにより当該インバータがシス
テムから解離される。
H.発明の効果 以上のように本発明によれば、互に直列に接続されたア
ーム（インバータ主回路の上下のアーム）のスイツチン
グ素子のオン電流の有無を検出し、いずれにもオン電流
が供給されない期間が設定時間を越えたことで欠相を検
出するようにしているため、欠相検出の応答速度が例え
ば100μｓ程度と速くなり、従つて出力トランスの直流
偏磁により励磁電流が増加しても、励磁電流がGTOの可
制御電流を越える前に全相をオフすることができ、この
ためGTOの破壊を防止できる。しかもインバータの出力
電流を比較する方法のように誤検出を起こしやすいとい
う問題もないし、多重インバータに限らず単一インバー
タにも適用できる。
ーム（インバータ主回路の上下のアーム）のスイツチン
グ素子のオン電流の有無を検出し、いずれにもオン電流
が供給されない期間が設定時間を越えたことで欠相を検
出するようにしているため、欠相検出の応答速度が例え
ば100μｓ程度と速くなり、従つて出力トランスの直流
偏磁により励磁電流が増加しても、励磁電流がGTOの可
制御電流を越える前に全相をオフすることができ、この
ためGTOの破壊を防止できる。しかもインバータの出力
電流を比較する方法のように誤検出を起こしやすいとい
う問題もないし、多重インバータに限らず単一インバー
タにも適用できる。
第１図は本発明の実施例を示す回路図、第２図はゲート
ドライブ回路を示す回路図、第３図はインバータ主回路
を示す回路図、第４図は従来例を示す回路図である。 11〜16……ゲートターンオフサイリスタ、F1〜F6……ヒ
ユーズ、2A,2B……ゲートドライブ回路、3A,3B……フオ
トカプラ、4A,4B……シユミツトトリガ回路、５……ナ
ンド回路、６……タイマ集積回路、Tr……トランジス
タ、FOFF……電解効果トランジスタ。
ドライブ回路を示す回路図、第３図はインバータ主回路
を示す回路図、第４図は従来例を示す回路図である。 11〜16……ゲートターンオフサイリスタ、F1〜F6……ヒ
ユーズ、2A,2B……ゲートドライブ回路、3A,3B……フオ
トカプラ、4A,4B……シユミツトトリガ回路、５……ナ
ンド回路、６……タイマ集積回路、Tr……トランジス
タ、FOFF……電解効果トランジスタ。
Claims (1)
- 【請求項１】スイツチング素子をブリツジ構成したイン
バータ主回路の欠相を検出して保護する電源装置の保護
回路において、 前記スイツチング素子を点弧するためのオン電流の有無
をスイツチング素子毎に検出する検出部と、互に直列に
接続されたアームのスイツチング素子に係る検出部のい
ずれもがオン電流無しの状態を検出したときに出力信号
を発する出力回路と、この出力回路の出力信号が予め設
定された設定時間を越えて発せられたときに欠相検出信
号を出力するタイマ部とを有してなることを特徴とする
電源装置の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184964A JPH0710182B2 (ja) | 1986-08-06 | 1986-08-06 | 電源装置の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184964A JPH0710182B2 (ja) | 1986-08-06 | 1986-08-06 | 電源装置の保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6343573A JPS6343573A (ja) | 1988-02-24 |
| JPH0710182B2 true JPH0710182B2 (ja) | 1995-02-01 |
Family
ID=16162429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61184964A Expired - Lifetime JPH0710182B2 (ja) | 1986-08-06 | 1986-08-06 | 電源装置の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710182B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06315276A (ja) * | 1993-04-26 | 1994-11-08 | Toyo Densan Kk | インバータ制御装置 |
-
1986
- 1986-08-06 JP JP61184964A patent/JPH0710182B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6343573A (ja) | 1988-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933798A (en) | Self protecting and automatic resetting capacitor synchronous switch apparatus for control of AC power to inductive loads | |
| US4471422A (en) | Dc-to-ac Inverter | |
| JPS62156576A (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| US3821630A (en) | Commutation failure detection and control for scr inverters | |
| US4234917A (en) | Commutation failure detection and restoration for SCR frequency converters | |
| JPH04121060A (ja) | 半導体電力変換システム | |
| US4203040A (en) | Force commutated static isolator circuit | |
| JPS6412176B2 (ja) | ||
| JPH0710182B2 (ja) | 電源装置の保護回路 | |
| US4197575A (en) | Conduction through sensing and inverter protection system | |
| JP2793264B2 (ja) | 無停電電源装置 | |
| JP3000862B2 (ja) | 瞬時電圧低下対策装置 | |
| US3798530A (en) | Static switch circuit | |
| JPS5892015A (ja) | スイツチングレギユレ−タ | |
| US4041365A (en) | Circuit for detecting a malfunction in an inverter | |
| JP2614278B2 (ja) | 超電導エネルギー貯蔵システムの保護方法 | |
| JPS6126463A (ja) | ゲ−トタ−ンオフサイリスタの故障検出回路 | |
| JPS6212372A (ja) | サイリスタスイツチの強制転流回路 | |
| JPH022388B2 (ja) | ||
| JPS6145755Y2 (ja) | ||
| JP2829684B2 (ja) | 電力変換器のゲートパルス異常検出回路 | |
| JPH0628916Y2 (ja) | Ｐｗｍインバ−タの素子故障検出保護装置 | |
| JPH02174527A (ja) | 無停電電源装置 | |
| JPH06121461A (ja) | 無停電電源装置の並列運転保護方式 | |
| JPH0847182A (ja) | 無停電電源装置の電源切換回路 |