Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07105471B2 - Method for testing semiconductor integrated circuit device - Google Patents
[go: Go Back, main page]

JPH07105471B2 - Method for testing semiconductor integrated circuit device - Google Patents

Method for testing semiconductor integrated circuit device

Info

Publication number
JPH07105471B2
JPH07105471B2 JP61065663A JP6566386A JPH07105471B2 JP H07105471 B2 JPH07105471 B2 JP H07105471B2 JP 61065663 A JP61065663 A JP 61065663A JP 6566386 A JP6566386 A JP 6566386A JP H07105471 B2 JPH07105471 B2 JP H07105471B2
Authority
JP
Japan
Prior art keywords
signal
signal transmission
test
bidirectional
tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61065663A
Other languages
Japanese (ja)
Other versions
JPS62224058A (en
Inventor
弘 川元
哲雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61065663A priority Critical patent/JPH07105471B2/en
Publication of JPS62224058A publication Critical patent/JPS62224058A/en
Publication of JPH07105471B2 publication Critical patent/JPH07105471B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多数のモード選択を必要とするVTRの如き電
子機器に適用して好適な半導体集積回路装置(IC)に関
する。
The present invention relates to a semiconductor integrated circuit device (IC) suitable for application to electronic equipment such as a VTR that requires a large number of mode selections.

〔従来の技術〕[Conventional technology]

半導体集積回路には、同一の半導体基板に論理動作,増
幅動作,制御動作,発振動作等の機能を有する電子回路
を形成したものがある。
There is a semiconductor integrated circuit in which an electronic circuit having functions such as logic operation, amplification operation, control operation, and oscillation operation is formed on the same semiconductor substrate.

この場合、モード選択のための切り換え信号としてディ
ジタル信号が供給され、論理回路を介して負荷であるモ
ータの制御、テープの走行方向の切り換え制御等を行う
ものである。
In this case, a digital signal is supplied as a switching signal for mode selection, and control of a motor that is a load, switching control of a tape running direction, and the like are performed via a logic circuit.

なお、「ディジタルICの基礎」(昭和57年9月20日第1
版第5刷発行、発行所東京電機大学出版局、p150〜15
1)には、インタフェイス回路の一例が記載されてい
る。
In addition, "Basics of Digital IC" (September 20, 1982, 1st
Edition 5th edition, Publisher Tokyo Denki University Press, p150-15
An example of the interface circuit is described in 1).

その概要は、論理出力と負荷であるリレイスイッチ、或
いはランプ等の間にインタフェイスとしてトランジスタ
を設けたものである。
The outline is that a transistor is provided as an interface between a logic output and a relay switch which is a load, or a lamp.

本発明者等は、上記論理回路とインタフェイス回路を具
備するIC、すなわち電子装置のテスティングを簡略に行
うことを検討した。以下は、公知とされた技術ではない
が、本発明者等によって検討された技術であり、その概
要は次のとおりである。
The inventors of the present invention studied to simplify the testing of an IC including the logic circuit and the interface circuit, that is, an electronic device. The following is a technology that has not been publicly known but has been studied by the present inventors, and the outline thereof is as follows.

すなわち、上記ICをテストする場合、選択するモードに
合せたディジタル信号を供給し、テスト結果を表示、或
いはよみとらねばならない。
That is, when testing the IC, it is necessary to supply a digital signal suitable for the selected mode and display or read the test result.

このためには、モード毎にディジタル信号を供給する多
数の端子と、多数の出力端子とをICに設ける必要があ
る。
For this purpose, it is necessary to provide the IC with a large number of terminals for supplying a digital signal for each mode and a large number of output terminals.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

本発明者等の検討によると、上記のようにICに多数の端
子を設けることは、ICの集積度の低下、コスト高の一因
になり、好ましくないことが明らかになった。
According to the study of the present inventors, it has been clarified that providing a large number of terminals on the IC as described above is one of the causes of a decrease in the integration degree of the IC and an increase in cost, which is not preferable.

しかも電子機器については、ますます多機能化が要求さ
れるようになり、このためIC内の回路構成はより複雑に
なりつつある。したがって、ICに多数の端子が必要にな
るので、テスティング用端子は少ない方がよく、できれ
ば1の端子を多重信号伝達端子として利用できれば、上
記技術的動向からみて好ましいことが判明した。
In addition, electronic devices are required to have more and more functions, which makes the circuit configuration inside the IC more complicated. Therefore, since many terminals are required for the IC, it is preferable that the number of terminals for testing is small, and it is preferable that one terminal can be used as a multiple signal transmission terminal in view of the above technical trend.

本発明の目的は、1の信号伝達経路を介して双方向に信
号伝達を行い、信号伝達のための端子数を削減し得るイ
ンタフェイス回路を提供することにある。
An object of the present invention is to provide an interface circuit capable of bidirectional signal transmission via one signal transmission path and reducing the number of terminals for signal transmission.

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうちの代表的なものの概
要を簡単に述べれば、下記の通りである。
The outline of the representative one of the inventions disclosed in the present application will be briefly described as follows.

半導体集積回路に、テスト信号が入力可能でありかつテ
スト結果を示す信号が出力可能な双方向信号伝達端子
と、上記双方向信号伝達端子に接続され入力されたテス
ト信号に応じた信号を内部の被テスト回路に供給する互
いに入力しきい値電圧の異なる2以上の論理ゲート回路
と、上記双方向信号伝達端子と電源電圧端子との間に直
列に接続された抵抗素子およびスイッチ素子とを設ける
とともに、上記双方向信号伝達端子と上記テスト信号を
供給するテスタの当該テスト信号伝達端子との間を1本
の信号伝達経路で接続し、上記テスタからテスト信号を
電圧出力として上記双方向信号伝達端子に伝達する一
方、上記双方向信号伝達端子から上記テスタへはテスト
結果を示す信号を上記スイッチ素子のオン、オフに伴う
電流で伝達し、該電流を上記テスタ内で電圧に変換して
判定を行なうようにしたものである。
A semiconductor integrated circuit is provided with a bidirectional signal transmission terminal capable of inputting a test signal and outputting a signal indicating a test result, and a signal corresponding to the input test signal connected to the bidirectional signal transmission terminal. Two or more logic gate circuits having mutually different input threshold voltages supplied to the circuit under test, and a resistance element and a switch element connected in series between the bidirectional signal transmission terminal and the power supply voltage terminal are provided. , The bidirectional signal transmission terminal is connected to the test signal transmission terminal of the tester that supplies the test signal by one signal transmission path, and the test signal is output as a voltage from the tester to the bidirectional signal transmission terminal. On the other hand, the signal indicating the test result is transmitted from the bidirectional signal transmission terminal to the tester as a current according to ON / OFF of the switch element, Is obtained to carry out the judgment is converted into a voltage in the tester.

〔作用〕[Action]

上記した手段によれば、1の信号伝達経路を介して双方
向に信号信号授受を行い、ICの端子数を削減する、とい
う本発明の目的を達成することができる。
According to the above-mentioned means, it is possible to achieve the object of the present invention that the signal signal is bidirectionally transmitted and received through one signal transmission path to reduce the number of IC terminals.

〔実施例〕〔Example〕

以下、第1図を参照して本発明を適用したICの一実施例
を説明する。
An embodiment of an IC to which the present invention is applied will be described below with reference to FIG.

テスタ1は第1の制御回路に相当し、IC2内に設けられ
た破線10で囲まれた部分が第2の制御回路に相当する。
両者の間は、1の信号伝達経路l1によって接続されてい
る。
The tester 1 corresponds to the first control circuit, and the portion surrounded by the broken line 10 provided in the IC 2 corresponds to the second control circuit.
The two are connected by one signal transmission path l 1 .

第1の制御回路1においてVcc1は電圧5Vの電源であり、
Vcc2は電圧3.7V程度の電源である。
In the first control circuit 1, Vcc 1 is a power source with a voltage of 5V,
Vcc 2 is a power supply with a voltage of about 3.7V.

端子T3に供給される制御信号の電圧レベルが、Vc<VbeQ
2であると、(図中スイッチSW1はW側になっているので
この場合はVc=0Vとなる。)トランジスタQ2はオフにな
る。この状態で端子T1にパルスが供給される(SW2がW
側となる。)と、トランジスタQ1がオン,オフし、その
エミッタから第1の電圧出力(パルス)Voが得られる。
The voltage level of the control signal supplied to the terminal T 3 is Vc <VbeQ
If it is 2 , (in this case, the switch SW1 is on the W side, so Vc = 0V in this case). The transistor Q 2 is turned off. In this state, a pulse is supplied to the terminal T 1 (SW2 is W
Be on the side. ), The transistor Q 1 is turned on and off, and the first voltage output (pulse) Vo is obtained from its emitter.

上記電圧出力Voは、2番端子とラインl1とを介して第2
の制御回路2に供給される。
The voltage output Vo is the second voltage output via the second terminal and the line l 1 .
Is supplied to the control circuit 2.

IC2内に設けられた論理ゲート回路としてのインバータ1
1,12のしきい値電圧は、例えば図示されるように異なっ
ており、信号ラインl1に印加されるパルス信号の電位レ
ベルによってIC2内の回路ブロックE,Fに選択的にあるい
は双方同時に信号を入力できる。回路ブロックE,Fは例
えばD型フリップフロップからなるカウンタであり、テ
ストピンからパルスをクロック信号として入力させカウ
ンタが正常に動作するかどうかを番ピンからの出力信
号で判定できる。
Inverter 1 as a logic gate circuit provided in IC2
The threshold voltages of 1 and 12 are different, for example, as shown in the figure, and depending on the potential level of the pulse signal applied to the signal line l 1 , the signal is selectively or simultaneously supplied to the circuit blocks E and F in the IC2. Can be entered. The circuit blocks E and F are counters composed of, for example, D-type flip-flops, and a pulse can be input as a clock signal from a test pin to determine whether or not the counter operates normally with an output signal from the number pin.

又、テスタ内制御回路1のスイッチSW1をR側にたおし
て、SW2をR側にすると、トランジスタQ1のベースが所
定電位にバイアスされ、トランジスタQ1のエミッタに直
流電圧VAが表われる。IC2のMOSトランジスタQ11が回路
ブロックCの出力の出力によりオンするとI=VA/(R11
+RONG11)(RONG11はMOSトランジスタQ11のオン抵抗で
ある。)で決定される電流が流れ、この電流変化がカレ
ントミラーQ3,Q4を介してトランジスタQ5のベースに伝
達され最終的にトランジスタQ5のコレクタ電位変化とし
て表わせセンスアンプ11の出力としT2から得られる。こ
れによりIC内の回路ブロックCが正常に動作しているか
をテスタ内制御部1のT2端子出力をみることによって行
える。
When the switch SW1 of the in-tester control circuit 1 is set to the R side and SW2 is set to the R side, the base of the transistor Q 1 is biased to a predetermined potential, and the DC voltage V A appears at the emitter of the transistor Q 1 . When the MOS transistor Q 11 of IC2 is turned on by the output of the output of the circuit block C, I = V A / (R 11
+ R ONG11 ) (R ONG11 is the ON resistance of the MOS transistor Q 11 ) flows, and this current change is transmitted to the base of the transistor Q 5 via the current mirrors Q 3 and Q 4 and finally. Is expressed as the collector potential change of the transistor Q 5 and is obtained from T 2 as the output of the sense amplifier 11. Thus, whether the circuit block C in the IC is operating normally can be checked by checking the output from the T 2 terminal of the in-tester control unit 1.

又、本発明は第2図に示す如くブロックA,ブロックB間
で、1本の信号伝達ラインlでもって電圧,電流変化を
利用して双方向の信号のやりとりができるのであり、IC
内の内部回路等においても種々利用可能である。
Further, according to the present invention, as shown in FIG. 2, bidirectional signals can be exchanged between the block A and the block B by utilizing the voltage and current changes with one signal transmission line 1.
Various uses are also possible in the internal circuit inside.

(1) 1の信号伝達経路の一端に、入力信号に対応し
た第1の電圧出力を導出し、かつ上記1の信号伝達経路
を介して行われる電流制御に対応した第2の電圧出力を
得る第1の制御回路を設け、上記1の信号伝達経路の他
端に上記第1の電圧出力から負荷回路を検査または制御
する制御信号を得る入力回路と、負荷回路の動作に対応
した電流信号を得る電流制御回路からなる第2の制御回
路とを設けることにより、上記1の信号伝達経路を介し
て上記第1の制御回路と第2の制御回路との間に信号授
受を行うという作用で、1の信号伝達経路を多目的に使
用する、という効果が得られる。
(1) The first voltage output corresponding to the input signal is derived at one end of the signal transmission path 1 and the second voltage output corresponding to the current control performed via the signal transmission path 1 is obtained. A first control circuit is provided, and an input circuit for obtaining a control signal for inspecting or controlling the load circuit from the first voltage output and a current signal corresponding to the operation of the load circuit are provided at the other end of the first signal transmission path. By providing the second control circuit including the obtained current control circuit, by the action of performing signal exchange between the first control circuit and the second control circuit via the first signal transmission path, The effect of using one signal transmission path for multiple purposes is obtained.

(2) 上記(1)により、上記インタフェイス回路を
具備するICは、信号授受のための端子がそれぞれ1でよ
く、ICの端子数を削減し得る、という効果が得られる。
(2) According to the above (1), the IC provided with the above interface circuit has only one terminal for signal transmission / reception, and the effect that the number of terminals of the IC can be reduced can be obtained.

(3) 上記(2)により、ICの集積度を向上し得る、
という効果が得られる。
(3) By the above (2), the integration degree of IC can be improved,
The effect is obtained.

(4) 上記(1)により、ICならびにICに形成された
電子回路の検査を容易に、かつ効率的に行い得る、とい
う効果が得られる。
(4) According to the above (1), there is an effect that the inspection of the IC and the electronic circuit formed in the IC can be performed easily and efficiently.

以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。例えば、上記イン
タフェイス回路をFDDに使用し、上記制御信号Vcはライ
ト・リード切り換え信号とし、入力信号Viをライト信号
とし、電圧出力Vtをリード信号としてもよい。
Although the invention made by the present inventor has been specifically described above based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, the interface circuit may be used for FDD, the control signal Vc may be a write / read switching signal, the input signal Vi may be a write signal, and the voltage output Vt may be a read signal.

以上の説明では、主として本発明者等によってなされた
発明をその背景となった利用分野であるICの検査に適用
した場合について説明したが、それに限定されるもので
はなく、例えばメモリ回路、或いはCPUとデータバスと
の間にインタフェイス回路として利用することができ
る。
In the above description, the case where the invention made mainly by the present inventors is applied to the inspection of the IC which is the field of application which is the background has been described, but the present invention is not limited thereto and, for example, a memory circuit or a CPU. And a data bus can be used as an interface circuit.

〔発明の効果〕〔The invention's effect〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
The following is a brief description of an effect obtained by the representative one of the inventions disclosed in the present application.

すなわち、1の信号伝達経路を介して双方向に信号伝達
を行うことができるとともに、ICのテストピンにしきい
値電圧の異なる論理ゲート回路を接続しているため、テ
スタから供給するテスト信号のレベルを上記しきい値電
圧に応じて変えることにより、一つの信号伝達経路を介
してIC内の複数の回路に対して異なるテスト信号を供給
してテストすることができる、という効果が得られる。
In other words, bidirectional signal transmission is possible via one signal transmission path, and since the logic gate circuits with different threshold voltages are connected to the IC test pins, the level of the test signal supplied from the tester is increased. Is changed according to the threshold voltage, it is possible to test by supplying different test signals to a plurality of circuits in the IC through one signal transmission path.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示す回路図であり、 第2図は本発明の他の実施例を示す回路図である。 1……第1の制御回路、2……第2の制御回路、l1……
lの信号伝達経路、Q1〜Q11……トランジスタ、11,12…
…インバータ、13……負荷回路。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing another embodiment of the present invention. 1 ...... first control circuit, 2 ...... second control circuit, l 1 ......
l signal transmission path, Q 1 to Q 11 ... Transistor, 11, 12 ...
… Inverter, 13 …… Load circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体集積回路装置に、 テスト信号が入力可能でありかつテスト結果を示す信号
が出力可能な双方向信号伝達端子と、 上記双方向信号伝達端子に接続され、入力されたテスト
信号に応じた信号を所定の内部回路ブロックに供給する
互いにしきい値電圧の異なる2以上の論理ゲート回路
と、 上記双方向信号伝達端子と電源電圧端子との間に接続さ
れ所定の内部回路ブロックからの出力信号によりオン、
オフされるスイッチ素子と、 を設けるとともに、 上記双方向信号伝達端子と、上記テスト信号を供給する
テスタの当該テスト信号伝達端子との間を1本の信号伝
達経路で接続し、 上記テスタからテスト信号を電圧出力で上記双方向信号
伝達端子に伝達する一方、上記双方向信号伝達端子から
上記テスタへはテスト結果を示す信号を上記スイッチ素
子のオン、オフに伴う電流で伝達し、該電流を上記テス
タ内で電圧に変換して判定を行なうようにしたことを特
徴とする半導体集積回路装置のテスト方法。
1. A bidirectional signal transmitting terminal capable of inputting a test signal and outputting a signal indicating a test result to a semiconductor integrated circuit device, and a test signal inputted to said bidirectional signal transmitting terminal. Two or more logic gate circuits having mutually different threshold voltages for supplying a signal according to the above to a predetermined internal circuit block, and a predetermined internal circuit block connected between the bidirectional signal transmission terminal and the power supply voltage terminal. ON by the output signal of
A switch element that is turned off is provided, and the bidirectional signal transmission terminal and the test signal transmission terminal of the tester that supplies the test signal are connected by a single signal transmission path, and the tester is connected to the test circuit. A signal is transmitted as a voltage output to the bidirectional signal transmission terminal, while a signal indicating a test result is transmitted from the bidirectional signal transmission terminal to the tester as a current accompanying turning on / off of the switch element, and the current is transmitted. A method for testing a semiconductor integrated circuit device, characterized in that the tester converts the voltage into a voltage for determination.
JP61065663A 1986-03-26 1986-03-26 Method for testing semiconductor integrated circuit device Expired - Fee Related JPH07105471B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61065663A JPH07105471B2 (en) 1986-03-26 1986-03-26 Method for testing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61065663A JPH07105471B2 (en) 1986-03-26 1986-03-26 Method for testing semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JPS62224058A JPS62224058A (en) 1987-10-02
JPH07105471B2 true JPH07105471B2 (en) 1995-11-13

Family

ID=13293454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61065663A Expired - Fee Related JPH07105471B2 (en) 1986-03-26 1986-03-26 Method for testing semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH07105471B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344135A (en) * 1976-09-14 1978-04-20 Fujitsu Ltd Function test equipment for logical operation circuit
JPS60192276A (en) * 1984-03-13 1985-09-30 Toshiba Corp Testing system of logical lsi
JPS60262074A (en) * 1984-06-09 1985-12-25 Nec Corp Integrated logical circuit device

Also Published As

Publication number Publication date
JPS62224058A (en) 1987-10-02

Similar Documents

Publication Publication Date Title
US4743841A (en) Semiconductor integrated circuit including circuit elements evaluating the same and having means for testing the circuit elements
US5012185A (en) Semiconductor integrated circuit having I/O terminals allowing independent connection test
US6369599B1 (en) Circuit and a method for configuring pad connections in an integrated device
US5642364A (en) Contactless testing of inputs and outputs of integrated circuits
JPH07105471B2 (en) Method for testing semiconductor integrated circuit device
JPH05267464A (en) Semiconductor device
JP2665054B2 (en) Semiconductor integrated circuit
JP3235132B2 (en) Semiconductor integrated circuit
JPH05259879A (en) I / O buffer
JP2968642B2 (en) Integrated circuit device
JP3036962B2 (en) Integrated circuit test circuit
JPH0254546A (en) Semiconductor integrated circuit
JP3132635B2 (en) Test method for semiconductor integrated circuit
JP2656660B2 (en) Semiconductor integrated circuit
JPH0784008A (en) Evaluation semiconductor integrated circuit and test method using the same
JPS60245141A (en) Semiconductor integrated circuit device
JPS6324502Y2 (en)
JP3458551B2 (en) Integrated circuit test circuit
JPH05251565A (en) Semiconductor integrated circuit
JPS63223577A (en) semiconductor integrated circuit
JPH08129051A (en) Element characteristic measuring device and method
JPH0231896B2 (en)
JPS60196954A (en) Integrated circuit
KR20040009958A (en) Apparatus for testing pins having pull-up function
JPH0556868B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees