JPH07109966B2

JPH07109966B2 - 増幅回路

Info

Publication number: JPH07109966B2
Application number: JP1108500A
Authority: JP
Inventors: 大輔谷村; 泉古賀
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1988-04-28
Filing date: 1989-04-27
Publication date: 1995-11-22
Anticipated expiration: 2010-11-22
Also published as: JPH0229011A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はオフセット電圧キャンセル回路を付加した増幅
回路に関するものである。更に詳述するとこのような増
幅回路の出力特性の改善に関するものである。

〔従来の技術〕

高周波領域まで増幅する機能を持つ高速増幅器（例えば
10MHZ以上まで増幅するような増幅器）は、一般にDCオ
フセット電圧V_OFが比較的大きいため、このオフセット
電圧V_OFを自動的にキャンセルする回路を増幅器に付加
することが行なわれる。なお、オフセット電圧が変化す
ることにより生じるドリフトもこのオフセット電圧キャ
ンセル回路で打消される。

第３図は従来のオフセット電圧キャンセル回路を付加し
た増幅器を示す図である。

同図において、U1は高周波領域まで増幅機能を持つ高速
増幅器であり、入力間にDCオフセット電圧V_OF（入力電
圧Vin＝0vでも増幅器の２つの入力端子間に現れる電
圧）を持つものである。

一方、演算増幅器U2と抵抗R3と積分コンデンサＣとで構
成される積分回路は、オフセット電圧キャンセル回路を
構成している。この増幅器U2は、速度は遅いがオフセッ
トの小さいものが用いられる。

積分回路（オフセット電圧キャンセル回路）は、高速増
幅器U1のDCオフセット電圧V_OF（増幅器U1の反転入力端
子の電圧）を反転積分して、この電圧を増幅器U1の非反
転入力端子（＋入力端子）に加えている。従って、オフ
セット電圧キャンセル回路はオフセット電圧V_OFの大き
さと等しく、かつ逆極性の電圧信号（−V_OF）を増幅器U
1の非反転入力端子へ加えた時点でその動作が安定する
ので、高速増幅器U1の２つの入力端子間電圧は、V_OF＋
（−V_OF）＝0vとなり、オフセット電圧V_OFは打消され
る。

このような第３図回路の入出力関係を第６図に示す。オ
フセット電圧V_OFが打消された状態（非反転入力端子電
位＝0v）では、積分回路側へ新たに流入する電流はない
ので（積分回路の入出力間の電圧が等しいから）、入力
電圧Vinにより抵抗R1を流れる電流i inは総べて抵抗R2
にも流れる。従って、（１）式が成立つ。

Vout/Vin＝−R2/R1 （１）第３図回路は、第６図に示す零点P1をあたかも支点とし
て動作する。即ち、入力電圧Vinが変化するとこの零点P
1を支点とし、抵抗R1とR2からなる斜めの線の傾きが変
化し、出力電圧Voutが出力される。

以上のような第３図回路の長所は、積分回路の時定数が
充分大きければ正弦波のような往復信号に対しオフセッ
トエラーがなくなることである。

しかし、第３図回路にVinとして例えば第８図（１）に
示すようなステップ入力を印加すると、増幅器U1の出力
は、このVinに応じてステップ状に変化するのでなく第
８図（２）に示すように一旦立上がった後積分回路の時
定数で変化する波形となる。この理由を第７図を参照し
ながら説明する。

入力電圧Vinとして第８図（１）のようなステップ状の
信号が加えられた場合、積分回路は積分時定数で応答す
るため、ステップの立下がり（立上がり）時点では積分
回路出力はステップ入力に追従できない。

一方、一般に高速増幅器U1はオープンループのゲインＡ
が比較的低いため（例えばゲインＡ＝10〜10²程度）、
入力電圧Vinが第３図の入力部Ｂに印加されると、その
大きさに比例した電圧ｅが高速増幅器U1の反転入力端子
（−入力端子）に出現する。なお、V_OFは入力電圧Vin＝
0vで発生するオフセット電圧である。

高速増幅器U1は電圧ｅをゲインＡ倍した−Aeの電圧を出
力する。従って、ステップ入力が加えられた瞬間は、P2
点を零電位点とし、第７図に示す入出力関係になってい
る。なお、高速増幅器U1のオープンループゲインＡが無
限大の値（理想値）であれば、多くの参考書に解説され
ているようにｅ0vとなり、支点は第７図のP1点とな
る。しかしここではゲインＡは有限値なのでステップ入
力が加えられた瞬間は、第７図のP2点が支点となる。従
って、第３図の入出力ゲインG1は（２）式で現される。

しかし、時間が経過するにつれ、積分回路（オフセット
電圧キャンセル回路）の作用により、第７図に示す電圧
ｅ＝0vとなる（反転入力端子電圧＝0v）。従って、第７
図に示すP1点が0vとなるため、積分時定数の後は、第７
図の状態が第６図になる。従って第３図回路の最後のゲ
インG2は、記述した（１）式となる。

G2＝−R2/R1 （１）即ち、第３図の回路はDCゲインG2とACゲインG1が異なる
のである。

このようなことから、ステップ入力を第３図回路に加え
ると、その出力Voutは第８図（２）のようになる。

しかし、第８図（１）の波形を高速増幅器U1で増幅した
結果得られる波形が第８図（２）の波形では、不都合で
ある。

第８図（２）の波形が得られる理由を要約すると、ステ
ップ入力があった瞬間は、高速増幅器U1の反転入力端子
の電位は0vでなく或る電圧ｅが発生するため、積分回路
に電圧ｅが印加される。そして積分回路はこの電圧ｅが
等価的に0vとなるように動作するからである。

そこで従来は第４図の構成によりステップ入力での特性
を改善していた。第４図の回路は入力電圧Vinと出力電
圧Voutの間の電圧を抵抗R3とRNで分割し、その分割電圧
を積分回路（増幅器U2）へ加えるようにした点である。
その他の構成は第３図と同じである。なお、高速増幅器
U1は等価回路的に表わしており、内部に記載したURは出
力インピーダンスが０Ωの理想増幅器であり、r01は現
実の高速増幅器U1の出力インピーダンスである。

とすれば、抵抗R3とRNとで分割された電圧V2（第４図参
照）は、第９図のP2点の電位（0v）となる。αは任意の
定数である。

動作説明をする。第４図の回路は、ステップ入力が印加
された瞬間は第９図のP2点（第７図に示すP2点と同じ）
が0vとなっている。従って、出力電圧Voutは、第９図に
示すように−Aeである（第７図の−Aeと同じ）。ここま
での動作は第３図と同様である。

しかし、その後の動作が異なる。第４図の回路は、積分
回路に加えられる電圧V2が抵抗R3とRNで分割されたもの
であり、しかも抵抗R3とRNが（３），（４）式のように
予め設定されているので、積分回路に加えられる電圧
は、第９図のP2点の電圧である。即ち、積分回路には第
９図のP1点の電圧ｅが印加されず、ステップ入力が印加
された際のP2点の電圧がそのまま加えられているので、
第８図（３）のようなステップレスポンスの出力電圧波
形が高速増幅器U1から得られる。

〔発明が解決しようとする課題〕

以上のような従来の第４図回路は、次の課題がある。

上述は、第４図の高速増幅器U1を理想状態、即ち、無負
荷状態で動作させかつ、出力インピーダンスは０Ωと仮
定して説明した。しかし実用の回路では第４図のU1に示
すように通常、高速増幅器U1に負荷RLが接続され、かつ
現実の高速増幅器U1には出力インピーダンスr01（例え
ば約10Ω位）が存在するので、負荷電流i_Lによって電圧
降下（r01・i_L）が発生し、出力電圧Voutは低下する。

このことは高速増幅器U1のゲインＡが見掛け上低下した
のと等価である。従って、第４図の回路を実用化する場
合、積分回路に加える電圧V2を定める抵抗値R3とRNは、
予め負荷電流i_Lによる電圧降下を見込んで値を定める
が、負荷RLが変化したり、あるいは第４図回路の設計段
階では、負荷RLの値が確定されていない場合、その補正
が不可能である。即ち、第４図の積分回路の入力電圧V2
を第９図のP2点に合せることができず、その結果第８図
（２）のような出力波形になる恐れがあった。このよう
に第４図の回路は、高速増幅器U1が理想状態では、DCゲ
インとACゲインを等しくすることができたが、実用化段
階では、DCゲインとACゲインが負荷の影響を受けて等し
くするこができなかった。

また、第３頁においてオフセットキャンセル回路に用い
る増幅器U2は特別にオフセットの小さいものが用いられ
ると述べたが、一般にオフセットの小さい増幅器は周波
数帯域が狭い。即ち直流に極めて近い領域でのみ利得を
保持する特性となっている。また、高速増幅器U1は第５
頁に記載したようにオープンループゲインＡが小さい。
従って第４図の増幅回路は高周波領域まである程度のゲ
インを持つが、低周波領域でのオープンループゲインが
低いと言う問題がある。

本発明の第１の目的は、負荷RLが変動したりまたその値
が未定であっても、ステップ入力を正確に増幅できる
（第８図（３）の波形を出力できる）増幅回路を提供す
ることである。

本発明の第２の目的は、上記目的を達成しつつ、低周波
領域でのオープンループゲインを高くした増幅回路を提
供することである。

〔課題を解決するための手段〕

本発明は、上記課題を解決するために入力部（Ｂ）と反転入力端子間に接続された入力抵抗
（R1）と、入出力間に接続された帰還抵抗（R2）と、一
端が前記入力部（Ｂ）に接続された抵抗（R3）と積分コ
ンデンサと増幅器（U2）とから構成されその積分出力を
非反転入力端子に加える積分回路と、を備え、出力イン
ピーダンス（r01）とオフセット電圧V_OFを持つ増幅器
（U1）と、この増幅器（U1）の出力端子と負荷（RL）の間に接続さ
れた微小抵抗（r02）と、この微小抵抗（r02）の両端の電圧を導入し、前記積分
回路の出力がマイナスのオフセット電圧−V_OFを維持す
る値の信号を積分回路に加える演算回路と、を備えるようにしたものである。

〔作用〕

本発明では負荷電流i_Lの大きさを高速増幅器の出力端子
に設けた微小抵抗で観測している。そしてこの微小抵抗
の両端電圧を導入し積分回路の出力（第８図（４）参
照）がマイナスのオフセット電圧−V_OFを維持する値の
信号を演算回路で演算し、これを積分回路に加えるよう
にしているので、負荷が変動してもオフセット電圧V_OF
のみキャンセルし、入力電圧に応じて高速増幅器の入力
に発生する電圧ｅはキャンセルしない。

従って第８図（３）のような波形を出力できる。

〔実施例〕

以下、図面を用いて本発明を詳しく説明する。

第１図は本発明に係る増幅回路の一実施例を示す図、第
２図は本発明の別の構成例を示す図、第５図は本発明の
動作原理を示す図である。

第１図及び第２図が、第４図と異なる点は、高速増幅器
U1の出力端子と負荷RLの間に微小抵抗r02を設けたこと
と、この微小抵抗r02の両端の電圧を導入し、積分回路
の出力がマイナスのオフセット電圧−V_OFを維持する値
の信号SAを出力する演算回路１を設けたことである。そ
のほかの構成は、第４図と同様であるため、第４図と異
なる点の構成のみ詳しく説明する。

演算回路１は、微小抵抗r02の両端の電圧を導入し、積
分回路を構成する増幅器U2の反転入力端子に次のような
信号SAを出力するものである。

この信号SAを説明する。積分回路（増幅器U2）は、抵抗
R3を介して加えられる電流i inと、演算回路１から加え
られる信号SA（ここでは電流i_f）の代数和の電流を積分
する。ここで電流i inは入力電圧Vinが入力部Ｂへ印加
されたことにより抵抗R3に流れる電流であり、電流i
_fは、入力電圧Vinが印加されたことにより微小抵抗r02
の両端に発生する電圧をもとにして演算回路１から出力
される電流である。

本発明の構成要素である演算回路1,2は、i_f＝−i in
の関係の電流を出力するものである。積分回路の出力
は、入力電圧Vin＝0vの場合、上述したように電圧（−V
_OF）を出力し、高速増幅器U1のオフセット電圧V_OFをキ
ャンセルしている。このような状態で入力電圧Vinが印
加されても、これにより積分回路に流入する電流i inと
i_fの代数和が０であるから、積分回路の出力は、（−V
_OF）を維持する（第８図の（４）参照）。

このようなi_f＝−i in の関係の信号（i_f）を出力する
ことができる演算回路であれば、どのような構成でも良
いが、本願では、第１図と第２図にその具体例を示し
た。

第１図の演算回路１は、微小抵抗r02の両端の電位を抵
抗R6とR7を介して反転・非反転入力端子に導入した増幅
器U3を備えている。更にこの増幅器U3は入出力間に帰還
抵抗R5を備え、抵抗R4を介してその出力信号を積分回路
の増幅器U2の反転入力端子に加えている。

第２図の演算回路２は、微小抵抗r02の高速増幅器U1側
の電位を抵抗R14で取出し、これを積分回路の増幅器U2
の反転入力端子に加えるとともに、微小抵抗r02の負荷R
L側の電位を抵抗R17にて増幅器U3の反転入力端子に導
き、帰還抵抗R16を持つ増幅器U3で増幅し、出力抵抗R15
を介してその出力を積分回路の増幅器U2の反転入力端子
に加えている。

上述は演算回路1,2から出力される信号SAを電流で説明
したが、電圧で説明したのが第５図である。この第５図
を参照しながら、第１図の増幅回路の動作を説明する。

上述したように現実の高速増幅器U1は出力インピーダン
スが０Ωの理想増幅器URと、その出力端に接続された出
力インピーダンスr01に分けて描くことができる。

第１図の演算回路１を構成する増幅器U3と抵抗R5,R6
は、理想増幅器URの出力電圧VRを発生させる機能を持つ
（即ち、増幅器U3の出力V3＝VR）。その理由を説明す
る。抵抗R3,R4,R5,R6は次のように予め設定している。

R3＝α｛R1＋R2/（Ａ＋１）｝ R4＝α・R2・A/（Ａ＋１） R5＝β・r01 （５） R6＝β・r02 （６） β：任意の定数理想増幅器URの出力電圧VRは（７）式で表わすことがで
きる。

VR＝Ｖout＋｛（V4−Ｖout）/r02｝（r01＋r02） …
（７）ＶoutとV4は第１図中に示す点の電圧である。

なお、第１図に示す抵抗R2に流れる電流i_Dと高速増幅器
U1から出力される電流i_Lとは、（r01＋r02＋RL）《R2で
あるからi_D《i_Lの関係がある。したがって抵抗r02に流
れる電流はi_Lとして説明する。

抵抗r02を流れる電流i_Lのうちi_L／βだけ抵抗R6側に流
れ込むように抵抗R6,R5の値を設定することができる。
従って、増幅器U3の出力電圧V3は（８）式で表わすこと
ができる。

V3＝Ｖout＋（R5＋R6）・（i_L／β）（８）（５），（６）式、及びi_L＝（V4−Ｖout）/r02の関係
を（８）式に代入すると V3＝VR となる。

第４図（従来例）の抵抗RNに加えられる高速増幅器U1か
らの電圧Ｖoutは、r01・i_Lの影響を受けるため、第９図
のP2点の電位を維持して増幅器U2の反転入力端子に加え
ることができなかった。

一方、本発明に係る第１図の回路によれば、抵抗R4に加
える電圧V3は、高速増幅器U1の出力インピーダンスr01
の影響を受けない電圧VR（理想増幅器URの出力電圧）と
等しい電圧に自動的に演算される。従って、本発明によ
れば、負荷がどのように変化しても、自動的に積分回路
の増幅器U2の反転入力端子を第５図のP2点（第９図のP2
点と同じ）の電圧に保つことができる。その結果、第８
図（３）のような波形を出力することができる。

第２図の演算回路２によっても、第１図回路と同様な効
果を得ることができる。

上述した第１図回路では、VR＝V3であるから、（７）式
より、（９）式が成立つ。

V3＝Ｖout＋｛（V4−Ｖout）/r02｝（r01＋r02）＝V4
（r01＋r02）/r02−Ｖout・r01/r02 …（９）そして、第１図回路では、i_f＝V3/R4の電流を積分回路
の増幅器U2へ加えていた。

第２図の演算回路２でも、この第１図演算回路１と同じ
電流i_fを積分回路の増幅器U2へ加えることができる。

即ち、第２図では、各抵抗が次のように設定されてい
る。

従って、増幅器U3の出力電圧VAは（11）式で表わされ
る。

VA＝−Ｖout・r01/r02 （11）これは、（９）式の右辺の第２項の値である。この電圧
VAは、第１図回路の抵抗R4と同じ値の抵抗R15を介して
増幅器U2へ加えられる。

第１図回路において、（９）式の右辺の第１項の電圧に
基づいて増幅器U2へ加えられる電流i₁は i₁＝｛V4（r01＋r02）/r02｝/R4 …（12）である。従って、第２図の演算回路２において、抵抗R1
4を（10）式の値にすれば、このR14を流れる電流値は
（12）式の電流値である。

このように第２図の回路においても第１図と同様な動作
を行なうことができる。

第10図は、本発明の第２の目的を果たす増幅回路を示す
図である。第10図と第４図が異なる点は点線で囲んだ構
成を新たに追加したことである。この点線の部分の作用
は、高速増幅器U1に対するオフセット電圧キャンセル用
の積分増幅器U2の作用と同じである。即ち、オフセット
電圧キャンセル用増幅器U2自身が持つオフセット電圧VO
F2を新たに設けた点線の部分の回路で更にキャンセルす
るようにしたものである。

第４図に対して新たに追加した点線で囲った部分の構成
を説明する。出力端子と反転入力端子の間に積分コンデ
ンサC2を設け、非反転入力端子を共通電位に接続した増
幅器U4を備える。そして抵抗R3とRNの接続点の電位を抵
抗R21を介して反転入力端子に導入し増幅器U4の出力電
圧は抵抗R22を介して増幅器U2の非反転入力端子に加え
ている。点線で囲った部分の基本的動作は第３図と同じ
であり、増幅器U2のDCオフセット電圧VOF2を反転積分し
て、この電圧を増幅器U2の非反転入力端子に加えてい
る。従ってオフセット電圧VOF2は打消される。

第10図の動作を第11図を参照して説明する。高速増幅器
U1は、オープンループゲインは小さいがこれを高い周波
数領域まで維持した第11図（Ａ）に示すような周波数−
ゲイン特性を持っている。

一方、第11図（Ｂ）の特性はオフセット電圧を特別小さ
く設計した低オフセット増幅器の周波数特性であり、第
11図（Ｃ）の特性は汎用増幅器の周波数特性である。

汎用増幅器と、低オフセット増幅器と、高速増幅器を比
較する。

周波数−ゲイン特性について比較すると、最も高い周波
数領域までゲインを保持しているのが高速増幅器であ
り、その次が汎用増幅器であり、最後が低オフセット増
幅器である。但し、高速増幅器は低周波領域でもそのゲ
インが小さく問題である。

オフセット電圧について比較すると、最も小さいのが低
オフセット増幅器、次が汎用増幅器、最もオフセット電
圧が大きいのが高速増幅器である。

第４図の回路のように２つの増幅器を組み合わせた複合
増幅回路においては、２つの増幅器の合成の周波数−ゲ
イン特性となる。従って第４図において増幅器U2に低オ
フセット増幅器を用いると直流に近い領域では（Ｂ）の
周波数−ゲイン特性を持ち、周波数f1を越えると（Ａ）
の周波数−ゲイン特性となる。この組み合わせは低周波
領域においてゲインが小さく増幅回路として問題であ
る。

そこで本発明では増幅器U2として汎用増幅器を用いる。
従って汎用増幅器U2と高速増幅器U1を組合わせると低周
波領域では第11図（Ｃ）の周波数−ゲイン特性をもち、
周波数f2を越えると（Ａ）の周波数−ゲイン特性とな
る。この組合わせによれば低周波領域において汎用増幅
器U2の作用により高いゲインを確保できる。

しかし、このままでは汎用増幅器U2が保有するオフセッ
ト電圧VOF2により高速増幅器U1のオフセットをキャンセ
ルすると言う目的を達成できない。

そこで本発明では第10図の如く汎用増幅器U2のオフセッ
ト電圧VOF2をキャンセルする増幅器U4を新たに設け、こ
の増幅器U4に低オフセット増幅器を用いるようにしたも
のである。その結果、第10図の増幅回路によれば、増幅
器U4の作用によりオフセット電圧はキャンセルされ、ま
た周波数−ゲイン特性は第11図の（Ｄ）となる。

なお、第10図の高速増幅器U1の出力端子に第１図及び第
２図に示す微小抵抗r02を設け、第10図の抵抗RNの部分
を第１図及び第２図のように構成することができるのは
明らかである。

〔本発明の効果〕

以上述べたように本発明によれば、DCゲインとACゲイン
を負荷RLに影響されず等しくすることができる。即ち、
負荷RLが変動したりまたその値が未定であっても、ステ
ップ入力を正確に増幅できる（第８図（３）の波形を出
力できる）。

【図面の簡単な説明】

第１図と第２図は本発明に係る増幅回路の構成例を示す
図、第３図と第４図は従来例を示す図、第５図は本発明
の電位関係を示す図、第６図と第７図と第９図は従来例
の電位関係を示す図、第８図は各部のタイムチャート、
第10図は本発明の別の構成例を示す図、第11図は周波数
−ゲイン特性を示す図である。 1,2……演算回路、U1,U2,U3,U4……増幅器、r01……出
力インピーダンス、r02……微小抵抗、R1〜R17……抵
抗、RL……負荷、Ｃ……積分コンデンサ。

Claims

【特許請求の範囲】

【請求項１】入力部（Ｂ）と反転入力端子間に接続され
た入力抵抗（R1）と、入出力間に接続された帰還抵抗
（R2）と、一端が前記入力部（Ｂ）に接続された抵抗
（R3）と積分コンデンサと増幅器（U2）とから構成され
その積分出力を非反転入力端子に加える積分回路と、を
備え、出力インピーダンス（r01）とオフセット電圧V_OF
を持つ増幅器（U1）と、この増幅器（U1）の出力端子と負荷（RL）の間に接続さ
れた微小抵抗（r02）と、この微小抵抗（r02）の両端の電圧を導入し、前記積分
回路の出力がマイナスのオフセット電圧−V_OFを維持す
る値の信号を積分回路に加える演算回路と、を備えたことを特徴とする増幅回路。