Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07109968B2 - Amplifier circuit - Google Patents
[go: Go Back, main page]

JPH07109968B2 - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH07109968B2
JPH07109968B2 JP1251353A JP25135389A JPH07109968B2 JP H07109968 B2 JPH07109968 B2 JP H07109968B2 JP 1251353 A JP1251353 A JP 1251353A JP 25135389 A JP25135389 A JP 25135389A JP H07109968 B2 JPH07109968 B2 JP H07109968B2
Authority
JP
Japan
Prior art keywords
transistor
base
amplifier circuit
resistor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1251353A
Other languages
Japanese (ja)
Other versions
JPH03113904A (en
Inventor
英彦 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1251353A priority Critical patent/JPH07109968B2/en
Publication of JPH03113904A publication Critical patent/JPH03113904A/en
Publication of JPH07109968B2 publication Critical patent/JPH07109968B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、VTR(ビデオ・テープ・レコーダ)やDAT
(ディジタル・オーディオ・テープレコーダ)等の磁気
記録再生装置におけるヘッド再生信号を増幅する集積化
に適した増幅回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention is directed to a VTR (video tape recorder) and a DAT.
The present invention relates to an amplifier circuit suitable for integration for amplifying a head reproduction signal in a magnetic recording / reproducing apparatus such as (digital audio tape recorder).

(従来の技術) 第7図は磁気記録再生装置におけるヘッド再生信号を増
幅するために従来用いられていた増幅回路を示すもので
ある。通常、第7図に示す回路はIC化されており、図中
の点線で囲まれる部分がICの内部回路になっている。
(Prior Art) FIG. 7 shows an amplifier circuit conventionally used for amplifying a head reproduction signal in a magnetic recording / reproducing apparatus. Normally, the circuit shown in FIG. 7 is integrated into an IC, and the portion surrounded by the dotted line in the drawing is the internal circuit of the IC.

入力のトランジスタQ1は、ベースが抵抗R1とR2で電源Vc
cを分圧した電圧でバイアスされている。通常、このバ
イアス値は、記録時のダイナミック・レンジを大きくと
るために1/2・Vccであることが多い。トランジスタQ1の
エミッタは定電流源I1により一定の電流で引つ張られて
おり、これがトランジスタQ1の動作電流になっている。
同時にICのピンP2を介してコンデンサC3で接地されてい
るので、交流的な動作はエミッタ接地増幅回路となって
いる。トランジスタQ2はトランジスタQ1にカスコード接
続されており、そのベース電位は一定なのでエミッタ電
位も一定である。したがって、トランジスタQ1のコレク
タ電流のうち抵抗R3に分流する分は一定で、トランジス
タQ2にはその残りの電流が流れる。これは、トランジス
タQ1における増幅度を大きくとりたいためにR4>>re
(Q1)とし、VT/I1とする必要があり、抵抗R3が無いと
抵抗R4における電圧降下が大きくなりすぎてしまうため
である。VTは熱電圧であり、常温で約26mVである。トラ
ンジスタQ2のベースはピンP3を介してコンデンサC4によ
って電源Vccに交流的に接地されているので、ベース接
地回路になっている。コンデンサC4は無くても基本的な
動作はするが、現実には扱う信号が極めて小さいので、
ノイズ特性を良好にするために入れる必要がある。トラ
ンジスタQ3はエミッタ・ホロワでインピーダンス交換を
している。
The base of the input transistor Q1 is the power supply Vc
Biased with a voltage divided by c. Usually, this bias value is often 1/2 Vcc in order to obtain a large dynamic range during recording. The emitter of the transistor Q1 is pulled by a constant current source I1 with a constant current, and this is the operating current of the transistor Q1.
At the same time, since it is grounded by the capacitor C3 via the pin P2 of the IC, the AC operation is a grounded-emitter amplifier circuit. The transistor Q2 is cascode-connected to the transistor Q1, and its base potential is constant, so that the emitter potential is also constant. Therefore, of the collector current of the transistor Q1, the amount shunted to the resistor R3 is constant, and the remaining current flows to the transistor Q2. This is because R4 >> re
This is because it is necessary to set VT / I1 as (Q1), and without the resistor R3, the voltage drop in the resistor R4 becomes too large. VT is a thermal voltage, which is about 26 mV at room temperature. The base of the transistor Q2 is AC-grounded to the power source Vcc by the capacitor C4 via the pin P3, and thus is a grounded base circuit. Basic operation is possible without the capacitor C4, but in reality the signal to be handled is extremely small,
It is necessary to add in order to improve noise characteristics. Transistor Q3 has an emitter-follower for impedance exchange.

以上で1つの増幅段を形成しているが、これだけでは利
得が足りないのでさらにもう1段の増幅段が必要で、そ
れが差動増幅回路A1である。トランジスタQ3の出力であ
るエミッタはトランジスタQ10の入力であるベースに接
続されており、トランジスタQ10は単なるエミッタ・ホ
ロワでこの出力は差動増幅回路A1の非反転入力端子に接
続されている。差動増幅回路A1の出力は、トランジスタ
Q6、Q7のカレントミラー負荷を持つトランジスタQ4、Q5
から成る差動増幅回路のトランジスタQ4のベースに加え
られる。もう一方の入力トランジスタQ5のベースには基
準電圧V1が接続されており、出力はエミッタ・ホロワト
ランジスタQ8のベースに接続されている。トランジスタ
Q5、Q7のコレクタ電流には差動増幅回路A1の出力信号
(交流)に対応する信号が乗っているが、ICのピンP5を
介してコンデンサC5で接地されているので、トランジス
タQ8のベース電位は直流電位となり、トランジスタQ8、
Q9のエミッタ・ホロワを介して差動増幅回路A1の反転入
力端子にこの直流電位が印加される。
Although one amplification stage is formed as described above, since the gain is not sufficient by itself, another amplification stage is necessary, which is the differential amplification circuit A1. The emitter, which is the output of the transistor Q3, is connected to the base, which is the input of the transistor Q10. The transistor Q10 is a simple emitter follower, and its output is connected to the non-inverting input terminal of the differential amplifier circuit A1. The output of the differential amplifier circuit A1 is a transistor
Transistors Q4, Q5 with current mirror load of Q6, Q7
Is added to the base of transistor Q4 of the differential amplifier circuit consisting of. The reference voltage V1 is connected to the base of the other input transistor Q5, and the output is connected to the base of the emitter follower transistor Q8. Transistor
A signal corresponding to the output signal (AC) of the differential amplifier circuit A1 is on the collector current of Q5 and Q7, but it is grounded by the capacitor C5 via the pin P5 of the IC, so the base potential of the transistor Q8. Becomes DC potential, and transistor Q8,
This DC potential is applied to the inverting input terminal of the differential amplifier circuit A1 via the emitter follower of Q9.

差動増幅回路A1の出力→Q4のベース→Q5、Q7のコレクタ
→Q8のベース→Q9のベース→A1の反転入力端子、という
帰還経路は差動増幅回路A1の出力電位を安定化させるも
のである。たとえば、差動増幅回路A1の出力電位VOUT
基準電圧V1よりも高いと、トランジスタQ4のベース電位
の方がトランジスタQ5のベース電位よりも高くなるの
で、コレクタ電流はトランジスタQ5の方がトランジスタ
Q4よりも多くなる。トランジスタQ4のコレクタ電流はQ
6、Q7のカレントミラーで折返されるので、IC(Q5)>I
C(Q7)となり、トランジスタQ8のベース電位は高くな
る方向に働く。これがトランジスタQ8、Q9のエミッタ・
ホロワを介して差動増幅回路A1の反転入力端子の電位を
上昇させ、これにより出力電圧VOUTは下がる。つまり、
差動増幅回路A1の出力電位VOUTが基準電圧V1よりも高い
と、前述の帰還経路の働きで出力電圧VOUTは引き下げら
れるわけである。逆に出力電圧VOUTが基準電圧V1よりも
低いときは、帰還回路の働きで出力電圧VOUTは引き上げ
られ、結局、VOUTはV1に等しくなる。
The output path of the differential amplifier circuit A1 → the base of Q4 → the collectors of Q5 and Q7 → the base of Q8 → the base of Q9 → the inverting input terminal of A1 stabilizes the output potential of the differential amplifier circuit A1. is there. For example, when the output potential V OUT of the differential amplifier circuit A1 is higher than the reference voltage V1, the base potential of the transistor Q4 becomes higher than the base potential of the transistor Q5, so that the collector current of the transistor Q5 is higher than that of the transistor Q5.
More than Q4. The collector current of transistor Q4 is Q
IC, (Q5)> I, because it will be folded by the current mirror of 6, Q7
It becomes C (Q7), and the base potential of the transistor Q8 works in the direction of increasing. This is the emitter of transistors Q8 and Q9.
The potential of the inverting input terminal of the differential amplifier circuit A1 is raised via the follower, and the output voltage V OUT is lowered accordingly. That is,
When the output potential V OUT of the differential amplifier circuit A1 is higher than the reference voltage V1, the output voltage V OUT is lowered by the action of the feedback path described above. On the contrary, when the output voltage V OUT is lower than the reference voltage V1, the output voltage V OUT is raised by the action of the feedback circuit, and eventually V OUT becomes equal to V1.

IN端子に印加された信号は、入力カップリング・コンデ
ンサC1を介して、ICの入力ピンP1に印加される。この信
号は、トランジスタQ1のベースにも加えられるが、トラ
ンジスタQ1とQ2はカスコード接続されており、トランジ
スタQ2のコレクタにはトランジスタQ1のベースに加えら
れた信号がI1・R4/VT倍されて現れる。この増幅された
信号は、トランジスタQ3のエミッタ・ホロワでインピー
ダンス変換されて次段に伝えられるとともに、ピンP4か
らコンデンサC2、抵抗R6を介して入力側のトランジスタ
Q1のベースに帰還される。この帰還経路は、負帰還によ
って増幅回路の入力インピーダンスを下げて、IN端子に
接続されるヘッドのインダクタンスとトランジスタQ1の
入力容量等による共振のピークをQダンプする(フィー
ドバック・ダンピング)ものである。ダンピング量は抵
抗R6によって変えることができ、ヘッドの種類によりイ
ンピーダンスが異なるので、抵抗R6をヘッドの種類毎に
最適値に合わせてやる必要がある。一方、トランジスタ
Q10のエミッタ・ホロワを通った信号は、差動増幅回路A
1で所定の増幅率だけ増幅され、ICの出力ピンP6からOUT
端子に現れる。
The signal applied to the IN terminal is applied to the input pin P1 of the IC via the input coupling capacitor C1. This signal is also applied to the base of the transistor Q1, but the transistors Q1 and Q2 are cascode-connected, and the signal applied to the base of the transistor Q1 appears in the collector of the transistor Q2 multiplied by I1 ・ R4 / VT. . This amplified signal is impedance-converted by the emitter / follower of the transistor Q3 and transmitted to the next stage, and is also input from the pin P4 via the capacitor C2 and the resistor R6 to the transistor on the input side.
Returned to the base of Q1. This feedback path lowers the input impedance of the amplifier circuit by negative feedback and Q-dumps the resonance peak due to the inductance of the head connected to the IN terminal and the input capacitance of the transistor Q1 (feedback damping). The damping amount can be changed by the resistor R6, and the impedance varies depending on the type of head. Therefore, it is necessary to adjust the resistor R6 to an optimum value for each type of head. On the other hand, the transistor
The signal that has passed through the emitter follower of Q10 is the differential amplifier circuit A
It is amplified by a predetermined amplification factor in 1 and is output from the output pin P6 of the IC.
Appears at the terminal.

上記した回路では、ICの中にコンデンサC1〜C5の5個の
コンデンサを必要とし、電源Vccと接地GNDを除くICのピ
ンをP1〜P6の6ピンを必要とするものである。ICの入力
用のピンP1にコンデンサC1、抵抗R6の素子が接続される
ことから、パターンや部品配置等により外部の影響を受
け易くなる。定電流I1は比較的大きな電流であるので、
抵抗R1、R2を小さくしないとトランジスタQ1のベース電
流の影響でトランジスタQ1のベースバイアス電圧が狂っ
てしまい、そのため抵抗R1、R2を小さく設定すると回路
の無駄電流が増加してしまう。さらに、抵抗R1、R2から
発生する熱雑音が直接入力に印加される問題がある。
In the circuit described above, five capacitors C1 to C5 are required in the IC, and the pins of the IC except the power source Vcc and the ground GND are required to have six pins P1 to P6. Since the element of the capacitor C1 and the resistor R6 is connected to the input pin P1 of the IC, it is likely to be influenced by the outside due to the pattern, the arrangement of parts and the like. Since the constant current I1 is a relatively large current,
If the resistors R1 and R2 are not made small, the base bias voltage of the transistor Q1 will be affected by the base current of the transistor Q1. Therefore, if the resistors R1 and R2 are set small, the circuit waste current will increase. Further, there is a problem that thermal noise generated from the resistors R1 and R2 is directly applied to the input.

(発明が解決しようとする課題) 従来の増幅回路は、IC化のためにコンデンサやICのピン
数が多いものであったばかりか、ICの入力用ピンに接続
する素子によるパターンや部品配置等が外部からの影響
を受け易いものであった。さらに、入力用のトランジス
タの入力に接続するバイアス抵抗は小さくしないと自身
のベース電流でバイアス電圧が狂ってしまい、小さくす
ると回路の無駄電流が増加してしまい、さらに、これに
発生する熱雑音を入力用のトランジスタに印加してしま
う問題があった。
(Problems to be solved by the invention) In the conventional amplifier circuit, not only the number of capacitors and the number of pins of the IC are large in order to be integrated into an IC, but also the pattern by the elements connected to the input pins of the IC, the parts layout, etc. It was susceptible to external influences. Furthermore, if the bias resistance connected to the input of the input transistor is not made small, the bias voltage will be deviated by its own base current, and if it is made small, the circuit's dead current will increase, and the thermal noise generated in this will increase. There was a problem that the voltage was applied to the input transistor.

この発明は上記の問題点を除去し、IC内のコンデンサや
ICのピン数を減らすとともに、外部からの影響を受けに
くくしたり、回路の無駄電流を減らすこと等ができる増
幅回路を提供するものである。
This invention eliminates the above-mentioned problems, and
It is an object of the present invention to provide an amplifier circuit capable of reducing the number of pins of an IC, making it less susceptible to external influences, and reducing the wasted current of the circuit.

[発明の構成] (課題を解決するための手段) この発明の増幅回路は、エミッタを第1のコンデンサを
介して接地した第1のトランジスタと、この第1のトラ
ンジスタにカスコード接続し、ベースを第2のコンデン
サを介して接地した該トランジスタと同極性の第2のト
ランジスタと、このトランジスタのエミッタと第1の基
準電位との間に接続した第1の抵抗と、前記第2のトラ
ンジスタのベースと前記第1の基準電位との間に接続さ
れた第2の抵抗と、前記第2のトランジスタのコレクタ
と前記第1の基準電位との間に接続した第3の抵抗と、
一方の入力に前記第1のトランジスタのエミッタを接続
し、他方の入力を第2の基準電位に接続し、出力を前記
第2のトランジスタのベースに接続した電圧検出回路
と、一方の入力を前記第2のトランジスタのベースに接
続し、他方の入力を前記第2のトランジスタのコレクタ
に接続した第1の差動増幅回路と、この差動増幅回路の
出力を前記第1のトランジスタのベースに戻す帰還回路
であって直列に接続された第4の抵抗及び第5の抵抗を
有し、且つ第4の抵抗と第5の抵抗との接続点が第6の
抵抗及びコンデンサを介して接地されてなる帰還回路と
を有してなることを特徴とする。
[Structure of the Invention] (Means for Solving the Problems) In an amplifier circuit of the present invention, a first transistor whose emitter is grounded via a first capacitor and a cascode connection to the first transistor, and a base A second transistor having the same polarity as the transistor grounded via a second capacitor, a first resistor connected between the emitter of the transistor and a first reference potential, and a base of the second transistor. A second resistor connected between the first reference potential and the second resistor, and a third resistor connected between the collector of the second transistor and the first reference potential,
A voltage detection circuit in which the emitter of the first transistor is connected to one input, the other input is connected to a second reference potential, and the output is connected to the base of the second transistor; A first differential amplifier circuit connected to the base of the second transistor and the other input connected to the collector of the second transistor, and the output of the differential amplifier circuit is returned to the base of the first transistor. A feedback circuit having a fourth resistor and a fifth resistor connected in series, and a connection point between the fourth resistor and the fifth resistor is grounded via a sixth resistor and a capacitor. And a feedback circuit.

(作用) 上記した手段により、フィードバック・ダンピングの帰
還経路と直流安定化のための帰還経路を兼用させたこと
により、各々独立に必要としていたコンデンサとICのピ
ンを共有でき、これによりコンデンサとICのピンが削減
できる。また、入力の第1のトランジスタのベース・バ
イアス電圧は上記帰還経路によって供給されるので、バ
イアスを与えるための抵抗は不要で、これにより回路の
無駄電流が減る。また、ICの入力ピンに接続される素子
を1つにして第1のトランジスタのベースに接続される
帰還抵抗を内蔵できるようにしているので、第1のトラ
ンジスタのベースに印加される不要な雑音は減少する。
(Function) By using the above-described means, the feedback path for feedback / damping and the feedback path for stabilizing the direct current are both used, so that the capacitors and IC pins that were required independently can be shared. The number of pins can be reduced. Also, since the base bias voltage of the input first transistor is supplied by the feedback path, a resistor for applying a bias is not necessary, which reduces the circuit waste current. Further, since the device connected to the input pin of the IC is made into one so that the feedback resistor connected to the base of the first transistor can be built in, unnecessary noise applied to the base of the first transistor is eliminated. Decreases.

(実施例) この発明の一実施例につき図面を参照して詳細に説明す
る。
Embodiment An embodiment of the present invention will be described in detail with reference to the drawings.

第1図においてQ1は、ベースにはICのピンP1を介して反
対側が入力端子INに接続されている入力カップリング・
コンデンサC1が接続され、エミッタには定電流源I1が接
続されるとともに、ピンP2を介して反対側が接地されて
いるコンデンサC2が接続されている。これにより、トラ
ンジスタQ1は交流的にはエミッタ接地増幅回路として働
いている。また、トランジスタQ1のコレクタは、ベース
がピンP3を介してコンデンサC3によって電源Vccに交流
的に接地され、トランジスタQ1と同極性のベース接地の
トランジスタQ2のエミッタに接続されると同時に、一方
が電源Vccに接続されている抵抗R1に接続されており、
トランジスタQ1とQ2でカスコード接続回路を形成してい
る。トランジスタQ2のベースと電源Vccの間、およびコ
レクタと電源Vccの間には各々抵抗R2、R3が接続されて
おり、抵抗R3は前記カスコード回路の負荷抵抗となって
いる。また、ベースがトランジスタQ1のエミッタに、コ
レクタが電源Vccにそれぞれ接続されたトランジスタQ3
と、Vcc〜GND間を分圧する抵抗R4、ダイオードD1と抵抗
R5の接続点にベースが、トランジスタQ2のベースにコレ
クタが、エミッタがトランジスタQ3のエミッタにそれぞ
れ接続されたトランジスタQ4と、トランジスタQ3、Q4の
共通エミッタに接続された定電流源I2で差動増幅回路が
構成されている。A1は非反転入力端子がトランジスタQ2
のコレクタに接続され、反転入力端子がトランジスタQ2
のベースに接続された差動増幅回路であり、この出力は
ICのピンP5を介して出力端子OUTに接続されるととも
に、抵抗R6とR7を介してトランジスタQ1のベースに接続
されており、抵抗R6とR7の接続点はICのピンP4を介して
抵抗R8、コンデンサC4のシリーズ回路で接地されてい
る。
In Fig. 1, Q1 is an input coupling whose base is connected to the input terminal IN on the opposite side via pin P1 of the IC.
A capacitor C1 is connected, a constant current source I1 is connected to the emitter, and a capacitor C2 whose opposite side is grounded is connected via a pin P2. As a result, the transistor Q1 acts as a grounded-emitter amplifier circuit in AC. Further, the collector of the transistor Q1 has its base grounded to the power source Vcc by a capacitor C3 via a pin P3 in an alternating current manner and is connected to the emitter of a base-grounded transistor Q2 having the same polarity as the transistor Q1. It is connected to the resistor R1 which is connected to Vcc,
The transistors Q1 and Q2 form a cascode connection circuit. Resistors R2 and R3 are connected between the base of the transistor Q2 and the power supply Vcc and between the collector and the power supply Vcc, respectively, and the resistance R3 serves as a load resistance of the cascode circuit. Also, the transistor Q3 has its base connected to the emitter of the transistor Q1 and its collector connected to the power supply Vcc.
And a resistor R4 that divides the voltage between Vcc and GND, a diode D1 and a resistor
Differential amplification with transistor Q4 whose base is connected to the connection point of R5, whose collector is connected to the base of transistor Q2, whose emitter is connected to the emitter of transistor Q3, and constant current source I2 which is connected to the common emitter of transistors Q3 and Q4. The circuit is configured. Non-inverting input terminal of A1 is transistor Q2
Is connected to the collector of the
This is a differential amplifier circuit connected to the base of
It is connected to the output terminal OUT via pin P5 of the IC and to the base of transistor Q1 via resistors R6 and R7, and the connection point between resistors R6 and R7 is resistor R8 via pin P4 of the IC. , Capacitor C4 series circuit is grounded.

次に直流動作について考えてみる。ダイオードD1のアノ
ード側の電位をVaとすると、バランス状態においてはダ
イオードD1の順方向電圧VFとトランジスタQ4のVBEの和
とトランジスタQ1、Q3のVBEの和は等しいので、トラン
ジスタQ1のベース電位VB(Q1)はVaに等しくなる。一般
的に、記録時のダイナミックレンジを稼ぐために、VB
(Q1)=(1/2)・Vccとすることが多い。また、トラン
ジスタQ2のベース電位とコレクタ電位は等しく、差動増
幅回路A1の出力電位VOUTはVaと抵抗R6、R7の電圧降下を
加えた電圧に等しくなっている。
Next, consider DC operation. Assuming that the potential on the anode side of the diode D1 is Va, the sum of the forward voltage VF of the diode D1 and the VBE of the transistor Q4 and the sum of VBE of the transistors Q1 and Q3 are equal in the balanced state. Q1) is equal to Va. Generally, in order to increase the dynamic range during recording, VB
(Q1) = (1/2) ・ Vcc is often set. Further, the base potential and collector potential of the transistor Q2 are equal, and the output potential V OUT of the differential amplifier circuit A1 is equal to Va plus the voltage drop across the resistors R6 and R7.

以上は回路がバランス状態にあるときであるが、このバ
ランスが崩れたときのことを考えてみる。いま仮に差動
増幅回路A1の出力が何等かの原因で定常電位よりも高く
なったとすると、トランジスタQ1のベース電位も上昇
し、結果、トランジスタQ3のベース電位を引き上げる。
トランジスタQ3とQ4は差動増幅回路であることからトラ
ンジスタQ4のコレクタ電流は減少し、抵抗R2の電圧降下
が小さくなり、差動増幅回路A1の反転入力端子の電位を
引き上げ、また、トランジスタQ2のベース電位を引き上
げる。トランジスタQ2のベース電位が上がればエミッタ
電位も上がり、抵抗R1の両端の電圧は減少してトランジ
スタQ2の動作電流を増加する。これにより、抵抗R3の電
圧降下は大きくなり、差動増幅回路A1の非反転入力端子
の電位は上昇する。つまり、差動増幅回路A1の反転入力
端子の電位は上昇し、非反転入力端子の電位は低下した
ことになり、出力の電位は低下することになる。これは
全体のループの働きにより、差動増幅回路A1の出力が定
常電位よりも高くなるとそれを引き下げる働きをする。
差動増幅回路A1の出力が定常電位よりも低くなったとき
には、反対にそれを引き上げようと働く。結局、差動増
幅回路A1の出力電位は定常電位あるVa+R6,R7の電圧降
下分に等しくなるように制御する。
The above is the case where the circuit is in the balanced state, but consider the case where this balance is lost. If the output of the differential amplifier circuit A1 becomes higher than the steady potential for some reason, the base potential of the transistor Q1 also rises, and as a result, the base potential of the transistor Q3 rises.
Since the transistors Q3 and Q4 are differential amplifier circuits, the collector current of the transistor Q4 decreases, the voltage drop of the resistor R2 decreases, the potential of the inverting input terminal of the differential amplifier circuit A1 rises, and the transistor Q2 Raise the base potential. When the base potential of the transistor Q2 rises, the emitter potential also rises, the voltage across the resistor R1 decreases, and the operating current of the transistor Q2 increases. As a result, the voltage drop across the resistor R3 increases and the potential at the non-inverting input terminal of the differential amplifier circuit A1 rises. That is, the potential of the inverting input terminal of the differential amplifier circuit A1 rises, the potential of the non-inverting input terminal drops, and the output potential drops. This serves to pull down the output of the differential amplifier circuit A1 when it becomes higher than the steady potential due to the action of the entire loop.
When the output of the differential amplifier circuit A1 becomes lower than the steady potential, it works to pull it up. After all, the output potential of the differential amplifier circuit A1 is controlled so as to be equal to the voltage drop of Va + R6, R7 which is the steady potential.

次に信号の流れについてみてみると、入力端子INに印加
された信号はコンデンサC1、ピンP1を介してトランジス
タQ1のベースに印加され、トランジスタQ1、Q2からなる
カスコード接続回路によりI1・R3/VT倍に増幅され、ト
ランジスタQ2のコレクタに現れる。これは差動増幅回路
A1で所定の増幅率だけ増幅され、ピンP5を介してOUT端
子に伝えられる。また、帰還経路にあるピンP4とGNDの
間にはコンデンサC4にシリーズに抵抗R8が入っているの
で、出力信号成分も入力へ帰還されることになり、これ
によってフィードバック・ダンピングが行なわれる。ダ
ンピング量は抵抗R8によって変えることができるので、
IN端子に接続されるヘッドの種類により抵抗R8は最適値
に合せてやる必要がある。なお、各コンデンサのインピ
ーダンスは信号周波数に対して十分に小さいとしてい
る。
Next, looking at the signal flow, the signal applied to the input terminal IN is applied to the base of the transistor Q1 via the capacitor C1 and the pin P1, and the cascode connection circuit consisting of the transistors Q1 and Q2 causes I1R3 / VT It is amplified twice and appears at the collector of transistor Q2. This is a differential amplifier circuit
It is amplified by A1 by a predetermined amplification factor and transmitted to the OUT terminal via pin P5. Further, since the resistor R8 is inserted in series in the capacitor C4 between the pin P4 and the GND in the feedback path, the output signal component is also fed back to the input, thereby performing feedback damping. Since the damping amount can be changed by the resistor R8,
Depending on the type of head connected to the IN pin, it is necessary to adjust the resistance R8 to the optimum value. It is assumed that the impedance of each capacitor is sufficiently small with respect to the signal frequency.

この実施例は、従来と同様にヘッド再生信号を増幅する
回路でありながら、コンデンサとICのピン数が共に1本
ずつ少なくなるものである。これは、従来の回路がフィ
ードバック・ダンピングの経路であるQ3エミッタ→P4→
C2→R6→P1→Q1ベースとDC安定化のための帰還経路であ
る差動増幅回路A1出力Q4ベース→Q8ベース→Q9ベース→
A1反転入力が独立した経路になっているのに対し、第1
図では一つにまとめたことによって達成できたものであ
り、それで第7図のコンデンサC5を取去ることができ
た。このコンデンサC5の信号の交流成分を落としてDC成
分のみ伝えるという働きは、第1図ではコンデンサC2で
兼ねさせている。
Although this embodiment is a circuit for amplifying a head reproduction signal as in the prior art, the number of capacitors and the number of IC pins are both reduced by one. This is because the conventional circuit is the path of feedback damping Q3 emitter → P4 →
C2 → R6 → P1 → Q1 base and differential amplifier circuit that is a feedback path for DC stabilization A1 output Q4 base → Q8 base → Q9 base →
While the A1 inverting input has an independent path,
In the figure, this was achieved by putting them together, and it was possible to remove the capacitor C5 in Fig. 7. The function of dropping the AC component of the signal of the capacitor C5 and transmitting only the DC component is performed by the capacitor C2 in FIG.

また、第1図において入力ピンP1に接続されているのは
コンデンサC1 1個で済むことから従来に比べて、パター
ンや部品配置等からくる外部からの影響が少なくて済
む。
Further, since only one capacitor C11 is required to be connected to the input pin P1 in FIG. 1, there is less influence from the outside due to the pattern, component arrangement, etc. than in the conventional case.

次に、トランジスタQ1とQ4の動作電流について考えてみ
る。トランジスタQ1の動作電流A(=I1)は利得やトラ
ンジスタの最もノイズが小さくなる電流領域で使う必要
がある等の制約で1m〜数mA程度の比較的大きな値に設定
せざるを得ないが、トランジスタQ4は交流信号を扱わず
抵抗R2に必要な電圧降下を生じさせるだけあれば良いの
で、抵抗R2を大きく設定すればトランジスタQ4のコレク
タ電流は100uA以下の小さい値に抑えることができる。
したがって、トランジスタQ4のベース電流もそれに伴っ
て小さくなるので、抵抗R4、R5は大きく設定でき、回路
の無駄電流は小さく抑えられる。
Next, consider the operating currents of the transistors Q1 and Q4. The operating current A (= I1) of the transistor Q1 must be set to a relatively large value of about 1 m to several mA due to restrictions such as the need to use it in the current region where the noise of the transistor or the transistor is the smallest. Since the transistor Q4 does not handle an AC signal and only needs to generate a necessary voltage drop in the resistor R2, the collector current of the transistor Q4 can be suppressed to a small value of 100 uA or less by setting the resistor R2 large.
Therefore, the base current of the transistor Q4 also decreases accordingly, so that the resistors R4 and R5 can be set large and the circuit waste current can be suppressed small.

さらに、この実施例では入力トランジスタQ1のベースに
直接接続されている抵抗は第7図の抵抗R6に相当する抵
抗R7のみで、第7図の抵抗R1、R2に相当するものはな
い。したがって、入力トランジスタQ1のベースに混入す
る不要なノイズは、従来に比べて小さくなる。また、抵
抗R4、R5から発生する熱雑音や、ダイオードD1やトラン
ジスタQ3、Q4や定電流源I2から発生する雑音はトランジ
スタQ4のコレクタ電流に乗ってくるが、トランジスタQ2
のベースがコンデンサC3により交流的に接地されている
のでここで落とされてしまい、信号経路に入り込むこと
はない。
Further, in this embodiment, the resistor directly connected to the base of the input transistor Q1 is only the resistor R7 corresponding to the resistor R6 in FIG. 7, and there is no resistor corresponding to the resistors R1 and R2 in FIG. Therefore, unnecessary noise mixed in the base of the input transistor Q1 becomes smaller than in the conventional case. Further, the thermal noise generated from the resistors R4 and R5 and the noise generated from the diode D1, the transistors Q3 and Q4, and the constant current source I2 are added to the collector current of the transistor Q4.
Since the base of is grounded AC by the capacitor C3, it is dropped here and does not enter the signal path.

第2図はこの発明の第1の他の実施例を示すものであ
る。第2図が第1図と異なるところは、ダイオードD1を
トランジスタQ5にした点と差動増幅回路A1を具体的な回
路にした点、定電流源I1、I2をトランジスタQ6〜Q8で具
体的に示したところであり、さらに帰還回路は差動増幅
回路A1のトランジスタQ11、Q13の共通コレクタから抵抗
R21、コンデンサC4、抵抗R20を介してトランジスタQ1の
ベースに戻す経路としている。また、トランジスタQ2の
エミッタと電源VccにはダイオードD1に抵抗R1を直列挿
入した点も第1図と異なる。
FIG. 2 shows a first other embodiment of the present invention. 2 is different from FIG. 1 in that the diode D1 is a transistor Q5, the differential amplifier circuit A1 is a specific circuit, and the constant current sources I1 and I2 are transistors Q6 to Q8. As shown, the feedback circuit is a resistor from the common collector of the transistors Q11 and Q13 of the differential amplifier circuit A1.
The path is returned to the base of the transistor Q1 via R21, the capacitor C4, and the resistor R20. Also different from FIG. 1 is that a resistor R1 is inserted in series with a diode D1 between the emitter of the transistor Q2 and the power supply Vcc.

この実施例によれは、第1図と同様に従来のものに比べ
コンデンサとICのピン数を少なくできることや抵抗R4、
R5の値を大きく設定できることから回路の無駄電流を小
さくできるなどの特徴がある。
According to this embodiment, as in FIG. 1, the number of pins of the capacitor and IC can be reduced as compared with the conventional one, and the resistance R4,
Since the value of R5 can be set to a large value, it is possible to reduce the circuit waste current.

第3図は、この発明の第2の他の実施例を示すものであ
る。トランジスタQ1、Q2と抵抗R1〜R3、コンデンサC1〜
C3と差動増幅回路A1の接続関係は第1図と同じであり、
ここでの説明は省略する。第1図と異なるところは、ま
ず、ベースがトランジスタQ1のエミッタに接続され、コ
レクタがトランジスタQ4、Q5からなるカレントミラー回
路で折り返されてコレクタがトランジスタQ2のベースに
接続され、エミッタが基準電圧V1に接続されたトランジ
スタQ3を有している点である。また、差動増幅回路A1の
出力はICのピンP5を介してOUT端子に接続されるととも
に、反転入力端子が基準電位V2に接続され、出力が抵抗
R6とICのピンP4を介し、さらに抵抗R8、コンデンサC4を
介して接地するとともにピンP4から抵抗R7を介してトラ
ンジスタQ1のベースに接続された差動増幅回路A2の非反
転入力端子に接続されている点である。
FIG. 3 shows a second other embodiment of the present invention. Transistors Q1 and Q2, resistors R1 to R3, capacitors C1 to
The connection relationship between C3 and the differential amplifier circuit A1 is the same as in Fig. 1,
The description here is omitted. The difference from FIG. 1 is that the base is connected to the emitter of the transistor Q1, the collector is folded back by the current mirror circuit composed of the transistors Q4 and Q5, the collector is connected to the base of the transistor Q2, and the emitter is the reference voltage V1. It has a transistor Q3 connected to. The output of the differential amplifier circuit A1 is connected to the OUT terminal via pin P5 of the IC, the inverting input terminal is connected to the reference potential V2, and the output is a resistor.
It is connected to the non-inverting input terminal of the differential amplifier circuit A2 which is connected to the base of the transistor Q1 via the resistor R8 and the resistor R8 and the capacitor C4, and the pin R4 and the pin P4 of the IC. That is the point.

直流動作について考えてみると、トランジスタQ1のベー
ス電位VB(Q1)はVCC-V1となる。また、トランジスタQ2
のベース電位とコレクタ電位は等しく、差動増幅回路A1
の出力電位VOUTは基準電圧V2に等しくなっている。以上
はこの回路がバランス状態にあるときのことであるが、
このバランスが崩れたときのことを考えてみる。いま仮
に差動増幅回路A1の出力が何等かの原因で基準電圧V2よ
りも高くなったとすると、差動増幅回路A2については非
反転入力の方が非反転入力端子の電位よりも高くなるの
で、差動増幅回路A2の出力電位は上昇し、トランジスタ
Q1のベース電位も上がりトランジスタQ3のベース電位も
上がる。しかし、トランジスタQ3のエミッタ電位は一定
なので、トランジスタQ3のコレクタ電流は減少してトラ
ンジスタQ4、Q5の電流も減少し、抵抗R2の電圧降下が小
さくなり、差動増幅回路A1の反転入力端子の電位を引き
上げ、また、トランジスタQ2のベース電位を引き上げ、
トランジスタQ2のベース電位が上がればコレクタ電位は
低下するので、差動増幅回路A1の非反転入力端子の電位
は低下する。つまり、反転入力端子の電位は上昇し、非
反転入力端子の電位は低下したことになり、これにより
差動増幅回路A1の出力電位は低下することになる。これ
は全体のループの働きにより、差動増幅回路A1の出力が
基準電圧V2よりも高くなるとそれが引き下げられる訳で
ある。差動増幅回路A1の出力が基準電圧V2よりも低くな
ったときには、反対にそれを引き上げようと働き、結
局、差動増幅回路A1の出力電位は基準電圧V2に等しくな
るように制御されているわけである。
Considering the DC operation, the base potential VB (Q1) of the transistor Q1 becomes VCC-V1. Also, the transistor Q2
The base potential and collector potential of the differential amplifier A1
The output potential V OUT of is equal to the reference voltage V2. The above is when this circuit is in a balanced state,
Think about when this balance is upset. If the output of the differential amplifier circuit A1 becomes higher than the reference voltage V2 for some reason, the non-inverting input of the differential amplifier circuit A2 becomes higher than the potential of the non-inverting input terminal. The output potential of the differential amplifier circuit A2 rises and the transistor
The base potential of Q1 also rises, and the base potential of transistor Q3 also rises. However, since the emitter potential of the transistor Q3 is constant, the collector current of the transistor Q3 decreases, the currents of the transistors Q4 and Q5 also decrease, the voltage drop of the resistor R2 decreases, and the potential of the inverting input terminal of the differential amplifier circuit A1 decreases. , And the base potential of the transistor Q2,
When the base potential of the transistor Q2 rises, the collector potential drops, so the potential of the non-inverting input terminal of the differential amplifier circuit A1 drops. That is, the potential of the inverting input terminal rises and the potential of the non-inverting input terminal falls, which lowers the output potential of the differential amplifier circuit A1. This is because when the output of the differential amplifier circuit A1 becomes higher than the reference voltage V2, it is lowered by the action of the entire loop. When the output of the differential amplifier circuit A1 becomes lower than the reference voltage V2, the output voltage of the differential amplifier circuit A1 is controlled to be equal to the reference voltage V2 in the end. That is why.

信号の流れについては、IN端子からOUT端子までは第1
図の場合と全く同じである。帰還回路については、差動
増幅回路A2の出力が抵抗R6とR8で分圧されて抵抗R7を介
してトランジスタQ1のベースに戻り、これによってフィ
ードバック・ダンピングが行われるが、ダンピング量は
抵抗R8によって変えることができる。
Regarding the signal flow, the first from the IN terminal to the OUT terminal
It is exactly the same as the case of the figure. Regarding the feedback circuit, the output of the differential amplifier circuit A2 is divided by the resistors R6 and R8 and returned to the base of the transistor Q1 via the resistor R7, which performs feedback damping, but the amount of damping is determined by the resistor R8. Can be changed.

この実施例も第7図に比べてコンデンサとピン数が共に
1本ずつ少なくなっていることがわかる。これは、これ
までの実施例と同様、フィードバック・ダンピングの経
路とDC安定化のための帰還経路が独立した経路になって
いたものを、一つにまとめたことによって達成できたも
のである。また、入力ピンP1に接続されているのはコン
デンサC1一つで、パターンや部品配置等からくる外部か
らの影響が少なくて済む。次に、トランジスタQ1、Q3、
Q4、それにQ5の動作電流を考えてみる。トランジスタQ1
の動作電流は利得やノイズ等の制約で比較的大きな値に
設定せざるを得ないが、トランジスタQ3、Q4、Q5は交流
信号を扱わずに抵抗R2に必要な電圧降下を生じさせるだ
けの電流があれば良いので、トランジスタQ3、Q4、Q5の
コレクタ電流は小さく抑えることができる。したがっ
て、基準電圧V1を作り出すのにはさど大きな電流は必要
とせず、回路の無駄電流は小さく抑えられる。入力トラ
ンジスタQ1のベースに直接接続されている抵抗は抵抗R7
のみであることから、入力トランジスタQ1のベースに混
入する不要なノイズは、小さくなる。さらに、基準電圧
V1やトランジスタQ3Q4、Q5から発生する雑音はトランジ
スタQ5のコレクタ電流に乗ってくるが、トランジスタQ2
のベースがコンデンサC3に交流的に接地されているので
ここで落とされてしまい、信号経路には入り込まない。
Also in this embodiment, it can be seen that the number of capacitors and the number of pins are both reduced by one as compared with FIG. This can be achieved by combining the feedback damping path and the feedback path for DC stabilization, which are independent paths, as in the previous embodiments. Also, only one capacitor C1 is connected to the input pin P1, and the influence from the outside due to the pattern, component arrangement, etc. can be small. Next, transistors Q1, Q3,
Consider the operating currents of Q4 and Q5. Transistor Q1
The operating current of must be set to a relatively large value due to restrictions such as gain and noise, but the transistors Q3, Q4, and Q5 are currents that do not handle AC signals and cause a necessary voltage drop in the resistor R2. Therefore, the collector currents of the transistors Q3, Q4, and Q5 can be kept small. Therefore, a large current is not required to generate the reference voltage V1, and the waste current of the circuit can be kept small. The resistor directly connected to the base of input transistor Q1 is resistor R7.
Therefore, unnecessary noise mixed in the base of the input transistor Q1 is reduced. In addition, the reference voltage
The noise generated from V1 and transistors Q3, Q4, and Q5 rides on the collector current of transistor Q5, but transistor Q2
Since the base of is grounded AC to the capacitor C3, it is dropped here and does not enter the signal path.

第4図はこの発明の第3の他の実施例を示すものであ
る。トランジスタQ1、Q2と抵抗R1〜R3、コンデンサC1〜
C3と差動増幅回路A1の接続関係は第3図と同様であり、
また、帰還経路についても第3図と同じであることか
ら、ここでの説明は省略する。第3図と異なるのは、ベ
ースがトランジスタQ1のエミッタに接続され、コレクタ
がGNDに接地されたトランジスタQ3のエミッタは、Vcc〜
GND間を分圧する抵抗R4とダイオードD1、R5の接続点に
ベースが接続され、トランジスタQ2のベースにコレクタ
が接続されたトランジスタQ3と逆極性のトランジスタQ4
のエミッタに接続されているという点である。
FIG. 4 shows a third other embodiment of the present invention. Transistors Q1 and Q2, resistors R1 to R3, capacitors C1 to
The connection relationship between C3 and the differential amplifier circuit A1 is the same as in Fig. 3,
Since the return path is also the same as that in FIG. 3, the description thereof is omitted here. The difference from FIG. 3 is that the base of the transistor Q3 is connected to the emitter of the transistor Q1 and the collector is grounded to GND.
Transistor Q4 whose base is connected to the connection point of resistor R4 and diodes D1 and R5 that divide between GND, and whose collector is connected to the base of transistor Q2
The point is that it is connected to the emitter of.

直流動作について考えてみると、ダイオードD1のカソー
ド側の電位をVaとすると、バランス状態においてはダイ
オードD1の順方向電圧VFとトランジスタQ1、Q3、Q4のV
BEの和は0(符号を考慮すること)なので、トランジス
タQ1のベース電位はVaに等しくなる。また、トランジス
タQ2のベース電位とコレクタ電位は等しく、差動増幅回
路A1の出力電位VOUTは基準電圧V1に等しくなっている。
以上はこの回路がバランス状態にあるときのことであ
る。次に、このパランスが崩れたときのことを考えてみ
る。いま仮に差動増幅回路A1の出力が何等かの原因で基
準電圧V1よりも高くなったとすると、差動増幅回路A2は
非反転入力端子の方が反転入力端子よりも電位が高くな
るので、差動増幅回路A2の出力電位は上昇しトランジス
タQ1のベース電位も上がり、トランジスタQ3のベース電
位も上がる。一方、トランジスタQ4のベース電位はそれ
とは関係なく一定なので、トランジスタQ3とQ4のコレク
タ電流は減少し、抵抗R2の電圧降下が小さくなり、差動
増幅回路A1の反転入力端子の電位を引き上げ、また、ト
ランジスタQ2のベース電位を引き上げ、トランジスタQ2
のベース電位が上がればコレクタ電位は低下するので、
差動増幅回路A1の非反転入力端子の電位は低下する。つ
まり、反転入力端子の電位は上昇し、非反転入力端子の
電位は低下したことになり、これにより差動増幅回路A1
の出力電位は低下することになる。逆に差動増幅回路A1
の出力が基準電圧V1よりも低くなったときには、反対に
それを引き上げようと働き、結局、差動増幅回路A1の出
力電位は基準電圧V1に等しくなるように制御されている
わけである。
Considering DC operation, when the potential on the cathode side of the diode D1 is Va, in the balanced state, the forward voltage VF of the diode D1 and the V of the transistors Q1, Q3, Q4 are
Since the sum of BE is 0 (considering the sign), the base potential of the transistor Q1 becomes equal to Va. Further, the base potential and the collector potential of the transistor Q2 are equal, and the output potential V OUT of the differential amplifier circuit A1 is equal to the reference voltage V1.
The above is when this circuit is in a balanced state. Next, let's think about when this balance is broken. If the output of the differential amplifier circuit A1 becomes higher than the reference voltage V1 for some reason, the differential amplifier circuit A2 has a higher potential at the non-inverting input terminal than at the inverting input terminal. The output potential of the dynamic amplification circuit A2 rises, the base potential of the transistor Q1 also rises, and the base potential of the transistor Q3 also rises. On the other hand, since the base potential of the transistor Q4 is constant regardless of it, the collector currents of the transistors Q3 and Q4 decrease, the voltage drop of the resistor R2 decreases, the potential of the inverting input terminal of the differential amplifier circuit A1 rises, and , The base potential of the transistor Q2 is raised, and the transistor Q2
If the base potential of rises, the collector potential will drop, so
The potential of the non-inverting input terminal of the differential amplifier circuit A1 drops. That is, the potential of the inverting input terminal rises and the potential of the non-inverting input terminal falls, which causes the differential amplifier circuit A1
The output potential of is reduced. Conversely, the differential amplifier circuit A1
When the output of is lower than the reference voltage V1, it works to raise it on the contrary, and eventually the output potential of the differential amplifier circuit A1 is controlled to be equal to the reference voltage V1.

信号の流れについては、第3図と全く同じである。The signal flow is exactly the same as in FIG.

ところで先にも述べたように、第3図との違いはトラン
ジスタQ3とQ4の接続方法だけなので、特徴はすべて第4
図にもあてはまる。すなわち、コンデンサとピン数が共
に1本ずつ少ない、入力ピンP1に接続されているのはコ
ンデンサC1一つである、抵抗R4、R5は大きく設定でき回
路の無駄電流は小さく抑えられる、入力トランジスタの
ベースに混入する不要なノイズが小さくなる、抵抗R4、
R5から発生する熱雑音やダイオードD1やトランジスタQ
3、Q4から発生する雑音信号経路に入り込まない、等で
ある。
By the way, as mentioned earlier, the only difference from Fig. 3 is the way of connecting the transistors Q3 and Q4.
The same applies to the figure. That is, the number of capacitors and the number of pins are both smaller by one, only one capacitor C1 is connected to the input pin P1, the resistors R4 and R5 can be set large, and the circuit waste current can be kept small. Resistor R4 that reduces unnecessary noise mixed in the base,
Thermal noise generated from R5, diode D1 and transistor Q
3, do not enter the noise signal path generated from Q4, etc.

第5図はこの発明の第4の他の実施例を示すものであ
る。トランジスタQ1、Q2と抵抗R1〜R3、コンデンサC1〜
C3と差動増幅回路A1の接続関係は第1図と同じであり、
ここでの説明は省略する。エミッタがトランジスタQ1の
エミッタに接続され、コレクタがトランジスタQ2のベー
スに接続されたトランジスタQ3のベースは、Vcc〜GND間
を分圧する抵抗R4、R5の接続点につながっている。ま
た、差動増幅回路A1の出力はICのピンP5を介してOUT端
子に接続されるとともに、反転端子が基準電圧V1に接続
され、出力がICのピンP4を介した抵抗R8、コンデンサC4
と抵抗R7を介してトランジスタQ1のベースに接続された
電流出力型差動増幅回路A2の非反転入力端子に接続され
ている。
FIG. 5 shows a fourth embodiment of the present invention. Transistors Q1 and Q2, resistors R1 to R3, capacitors C1 to
The connection relationship between C3 and the differential amplifier circuit A1 is the same as in Fig. 1,
The description here is omitted. The base of the transistor Q3, whose emitter is connected to the emitter of the transistor Q1 and whose collector is connected to the base of the transistor Q2, is connected to the connection point of the resistors R4 and R5 which divide the voltage between Vcc and GND. The output of the differential amplifier circuit A1 is connected to the OUT terminal via the IC pin P5, the inverting terminal is connected to the reference voltage V1, and the output is connected to the resistor R8 and the capacitor C4 via the IC pin P4.
And a resistor R7 to the non-inverting input terminal of the current output type differential amplifier circuit A2 connected to the base of the transistor Q1.

直流動作について考えてみると、抵抗R4、R5の接続点の
電圧をVaとすると、バランス状態においてはトランジス
タQ1とトランジスタQ3のベース・エミッタ間電圧はほぼ
等しいので、トランジスタQ1のベース電位はVaに等しく
なる。また、トランジスタQ2のベース電位とコレクタ電
位は等しく、差動増幅回路A1の出力電位VOUTは基準電圧
V1に等しくなっている。以上はこの回路がバランス状態
にあるときのことであるが、このバランスが崩れたとき
のことを考えてみる。いま仮に差動増幅回路A1の出力が
何等かの原因で基準電圧V1よりも高くなってしまったと
すると、差動増幅回路A2については非反転入力端子の方
が反転入力端子の電位よりも高くなるので、差動増幅回
路A2の出力電流は増加し、トランジスタQ1のベース電位
は上昇する。一方、トランジスタQ1とQ4は直流的には差
動増幅回路になっているので、トランジスタQ1のベース
電位が上がればトランジスタQ3のコレクタ電流は減少し
て抵抗R2の電圧降下が小さくなり、差動増幅回路A1の反
転入力端子の電位を引き上げ、また、トランジスタQ2の
ベース電位を引き上げ、トランジスタQ2のベース電位が
上がればコレクタ電位は低下するので、差動増幅回路A1
の非反転入力端子の電位は低下する。つまり、反転入力
端子の電位は上昇し、非反転入力端子の電位は低下した
ことになり、これにより差動増幅回路A1の出力電位は低
下することになる。逆に、差動増幅回路A1の出力が基準
電圧V1よりも低くなったときには、反対にそれを引き上
げようと働き、結局、差動増幅回路A1の出力電位は基準
電圧V1に等しくなるように制御されているわけである。
なお、トランジスタQ3の極性をトランジスタQ1と逆極性
にした場合は、トランジスタQ3のエミッタとベースはそ
のままでコレクタを新たに設けたカレントミラーで折返
してトランジスタQ2のベースに接続し、さらに、差動増
幅回路A2の反転入力と非反転入力端子を入れ換えればよ
い(但し、VB(Q1)はVaよりも2*V BE(約1.4V)高く
なる)。
Considering DC operation, assuming that the voltage at the connection point of resistors R4 and R5 is Va, the base-emitter voltages of transistor Q1 and transistor Q3 are almost equal in the balanced state, so the base potential of transistor Q1 is Va. Will be equal. The base potential and collector potential of the transistor Q2 are equal, and the output potential V OUT of the differential amplifier circuit A1 is the reference voltage.
It is equal to V1. The above is the case when this circuit is in a balanced state, but consider the case when this balance is lost. If the output of the differential amplifier circuit A1 becomes higher than the reference voltage V1 for some reason, the non-inverting input terminal of the differential amplifier circuit A2 becomes higher than the potential of the inverting input terminal. Therefore, the output current of the differential amplifier circuit A2 increases and the base potential of the transistor Q1 increases. On the other hand, the transistors Q1 and Q4 are a differential amplifier circuit in terms of direct current, so if the base potential of the transistor Q1 rises, the collector current of the transistor Q3 will decrease and the voltage drop of the resistor R2 will decrease. When the potential of the inverting input terminal of the circuit A1 is raised and the base potential of the transistor Q2 is raised and the base potential of the transistor Q2 rises, the collector potential drops, so the differential amplifier circuit A1
The potential of the non-inverting input terminal of is lowered. That is, the potential of the inverting input terminal rises and the potential of the non-inverting input terminal falls, which lowers the output potential of the differential amplifier circuit A1. On the contrary, when the output of the differential amplifier circuit A1 becomes lower than the reference voltage V1, it works to raise it on the contrary, and eventually the output potential of the differential amplifier circuit A1 is controlled to be equal to the reference voltage V1. It has been done.
When the polarity of transistor Q3 is opposite to that of transistor Q1, the emitter and base of transistor Q3 remain the same and the collector is folded back with a newly provided current mirror to connect to the base of transistor Q2. The inverting input and the non-inverting input terminal of circuit A2 should be exchanged (however, VB (Q1) becomes 2 * V BE (about 1.4V) higher than Va).

信号の流れについては、IN端子からOUT端子までは第1
図の場合と全く同じである。帰還回路については、差動
増幅回路A2の電流出力がR7電圧に変換されて抵抗R6を介
してトランジスタQ1のベースに戻り、これによってフィ
ードバック・ダンピングが行なわれるが、ダンピング量
は抵抗R7によって変えることができる。
Regarding the signal flow, the first from the IN terminal to the OUT terminal
It is exactly the same as the case of the figure. Regarding the feedback circuit, the current output of the differential amplifier circuit A2 is converted to the R7 voltage and returned to the base of the transistor Q1 via the resistor R6, which performs feedback damping, but the damping amount can be changed by the resistor R7. You can

この実施例はこれまでと同様に第7図に比べて、コンデ
ンサとピン数が共に1本ずつ少なくなっている。これは
フィードバック・ダンピングの経路とDC安定化のための
帰還経路を、一つにまとめたことによって達成できたも
のである。また、入力ピンP1に接続されているのはコン
デンサC1一つで、パターンや部品配置等からくる外部か
らの影響が少なくて済む。
In this embodiment, the number of capacitors and the number of pins are both reduced by one, as in the case of FIG. This can be achieved by combining the feedback damping path and the feedback path for DC stabilization into one. Also, only one capacitor C1 is connected to the input pin P1, and the influence from the outside due to the pattern, component arrangement, etc. can be small.

次に、トランジスタQ1とQ3の動作電流について考えてみ
ると、トランジスタQ1の動作電流は利得やノイズ等の制
約で比較的大きな値に設定せざるを得ないが、トランジ
スタQ3は交流信号を扱わずに抵抗R2に必要な電圧降下を
生じさせるだけの電流があれば良いので、トランジスタ
Q3のコレクタ電流は小さく抑えることができる。トラン
ジスタQ1とQ3は回路図的には対称であるが、実際にはノ
イズと入力容量の点からトランジスタQ1のエミッタ面積
はトランジスタQ3に比べ数十〜数百倍に設定してある。
また、抵抗R1〜R3の定数設定により電流もトランジスタ
Q1のコレクタ電流はトランジスタQ3のコレクタ電流の数
十倍にしている。したがって、トランジスタQ4のベース
電流もこれに伴って小さくなるので、抵抗R4、R5は大き
く設定でき、回路の無駄電流は小さく抑えられる。
Next, considering the operating currents of the transistors Q1 and Q3, the operating current of the transistor Q1 must be set to a relatively large value due to restrictions such as gain and noise, but the transistor Q3 does not handle AC signals. Since it is enough that there is enough current to cause the required voltage drop in the resistor R2,
The collector current of Q3 can be kept small. Although the transistors Q1 and Q3 are symmetrical in terms of a circuit diagram, actually, the emitter area of the transistor Q1 is set to be several tens to several hundred times larger than that of the transistor Q3 in terms of noise and input capacitance.
Also, by setting the constants of resistors R1 to R3, the current
The collector current of Q1 is several tens of times that of the transistor Q3. Therefore, the base current of the transistor Q4 also decreases accordingly, so that the resistors R4 and R5 can be set large and the circuit waste current can be suppressed small.

入力とトランジスタのベースに直接接続されている抵抗
は、抵抗R6のみであることから、入力トランジスタのベ
ースに混入する不要なノイズは小さくなる。さらに、抵
抗R4、R5から発生する熱雑音やトランジスタQ3から発生
する雑音はこれのコレクタ電流に乗ってくるが、トラン
ジスタQ2のベースが交流的に接地されているのでここで
落とされてしまい、信号経路には入り込まない。
Since the resistor R6 is the only resistor directly connected to the input and the base of the transistor, unnecessary noise mixed in the base of the input transistor is reduced. Furthermore, the thermal noise generated from the resistors R4 and R5 and the noise generated from the transistor Q3 are carried on the collector current of this, but they are dropped here because the base of the transistor Q2 is AC grounded. Don't get in the way.

第6図はこの発明の第5の他の実施例を示すものであ
る。
FIG. 6 shows a fifth other embodiment of the present invention.

第6図は第5図の差動増幅回路A1をトランジスタQ7〜Q2
2と抵抗R9〜R18で具体的に構成し、差動増幅回路A2に相
当するものをなくして、単に抵抗R22〜R24とコンデンサ
C4の受動素子で帰還回路を構成している。また、第6図
のダーリントン接続されたトランジスタQ2、Q3は第5図
のトランジスタQ2に相当する。
FIG. 6 shows the differential amplifier circuit A1 of FIG. 5 with transistors Q7 to Q2.
2 and resistors R9 to R18, and without the equivalent of the differential amplifier circuit A2, simply resistors R22 to R24 and capacitors
The feedback circuit is composed of the passive element of C4. The Darlington-connected transistors Q2 and Q3 in FIG. 6 correspond to the transistor Q2 in FIG.

この実施例でも第5図と同様にコンデンサやICのピン数
を少なくできることや抵抗R4、R5の値を大きく設定でき
ることから、回路の無駄電流を小さくできるなどの特徴
がある。
As in the case of FIG. 5, this embodiment is also characterized in that the number of pins of the capacitor and the IC can be reduced and the values of the resistors R4 and R5 can be set large, so that the waste current of the circuit can be reduced.

[発明の効果] 以上記載したようにこの発明の増幅回路によれば、ICの
コンデンサやピン数を減らすことができることのほかに
ICの入力ピンに接続する素子を減らし、外部からの影響
を受け難くすることができる。また、入力トランジスタ
に流す定電流源の電流を減らすことができることから回
路の無駄電流を減らせ、さらに入力に直接印加する雑音
も少なくできる。
[Advantages of the Invention] As described above, according to the amplifier circuit of the present invention, in addition to reducing the number of capacitors and pins of the IC,
The number of elements connected to the input pins of the IC can be reduced, making it less susceptible to external influences. Further, since the current of the constant current source flowing through the input transistor can be reduced, the circuit waste current can be reduced and the noise directly applied to the input can be reduced.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例を示す回路図、第2図〜第
6図はそれぞれこの発明の第2〜第6の他の実施例を示
す回路図、第7図は従来の回路図である。 Q1、Q2……トランジスタ R1〜R3……抵抗 A1……差動増幅回路 Q3、Q4……差動増幅回路 R6〜R8、C4……帰還回路
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIGS. 2 to 6 are circuit diagrams showing other embodiments of the second to sixth embodiments of the present invention, and FIG. 7 is a conventional circuit diagram. Is. Q1, Q2 ...... Transistors R1 to R3 ...... Resistors A1 ...... Differential amplifier circuit Q3, Q4 ...... Differential amplifier circuit R6 to R8, C4 ...... Feedback circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】エミッタを第1のコンデンサを介して接地
した第1のトランジスタと、この第1のトランジスタに
カスコード接続し、ベースを第2のコンデンサを介して
接地した該トランジスタとは同極性の第2のトランジス
タと、この第2のトランジスタのエミッタと第1の基準
電位との間に接続した第1の抵抗と、前記第2のトラン
ジスタのベースと前記第1の基準電位との間に接続した
第2の抵抗と、前記第2のトランジスタのコレクタと前
記第1の基準電位との間に接続した第3の抵抗と、一方
の入力に前記第1のトランジスタのエミッタを接続し、
他方の入力が第2の基準電位に接続し、出力を前記第2
のトランジスタのベースに接続した電圧検出回路と、一
方の入力を前記第2のトランジスタのベースに接続し、
他方の入力を前記第2のトランジスタのコレクタに接続
した第1の差動増幅回路と、この差動増幅回路の出力を
前記第1のトランジスタのベースに帰還する帰還回路で
あって直列に接続された第4の抵抗及び第5の抵抗を有
し、且つ前記第4の抵抗と前記第5の抵抗との接続点が
第6の抵抗及びコンデンサを介して接地されてなる帰還
回路とを有することを特徴とする増幅回路。
1. A first transistor whose emitter is grounded via a first capacitor and a transistor whose cascode connection is made to this first transistor and whose base is grounded via a second capacitor have the same polarity. A second transistor, a first resistor connected between the emitter of the second transistor and the first reference potential, and a connection between the base of the second transistor and the first reference potential. The second resistor, the third resistor connected between the collector of the second transistor and the first reference potential, and the emitter of the first transistor connected to one input,
The other input is connected to the second reference potential and the output is connected to the second reference potential.
A voltage detection circuit connected to the base of the transistor and one input to the base of the second transistor,
A first differential amplifier circuit having the other input connected to the collector of the second transistor, and a feedback circuit for feeding back the output of the differential amplifier circuit to the base of the first transistor, which are connected in series. A feedback circuit having a fourth resistor and a fifth resistor, and a connection point between the fourth resistor and the fifth resistor is grounded via a sixth resistor and a capacitor. An amplifier circuit characterized by.
【請求項2】電圧検出回路は一方の入力を第1のトラン
ジスタのエミッタに接続し、他方の入力を第2の基準電
位に接続し、出力を第2のトランジスタのベースに接続
した第2の差動増幅回路で構成してなることを特徴とす
る請求項1記載の増幅回路。
2. A voltage detection circuit having a second input having one input connected to the emitter of a first transistor, the other input connected to a second reference potential, and the output connected to the base of a second transistor. The amplifier circuit according to claim 1, wherein the amplifier circuit comprises a differential amplifier circuit.
【請求項3】電圧検出回路はベースを第1のトランジス
タのエミッタに接続し、エミッタを第1の基準電位に接
続し、コレクタを第2のトランジスタのベースに接続し
た第3のトランジスタにより構成してなることを特徴と
する請求項1記載の増幅回路。
3. The voltage detection circuit comprises a third transistor having a base connected to the emitter of the first transistor, an emitter connected to the first reference potential, and a collector connected to the base of the second transistor. The amplifier circuit according to claim 1, wherein:
【請求項4】電圧検出回路はベースを第1のトランジス
タのエミッタに接続した第4のトランジスタと、ベース
を第2の基準電位に接続し、エミッタを前記第4のトラ
ンジスタのエミッタに接続し、コレクタを第2のトラン
ジスタのベースに接続した前記第4のトランジスタとは
逆極性の第5のトランジスタとにより構成してなること
を特徴とする請求項1記載の増幅回路。
4. The voltage detection circuit has a fourth transistor having a base connected to the emitter of the first transistor, a base connected to a second reference potential, and an emitter connected to the emitter of the fourth transistor, The amplifier circuit according to claim 1, wherein the amplifier circuit is configured by a fifth transistor having a polarity opposite to that of the fourth transistor whose collector is connected to the base of the second transistor.
【請求項5】電圧検出回路はエミッタを第1のトランジ
スタのエミッタに接続し、ベースを第2の基準電位に接
続し、コレクタを第2のトランジスタのベースに接続し
た第6のトランジスタにより構成したことを特徴とする
請求項1記載の増幅回路。
5. The voltage detection circuit is composed of a sixth transistor whose emitter is connected to the emitter of the first transistor, whose base is connected to the second reference potential, and whose collector is connected to the base of the second transistor. The amplifier circuit according to claim 1, wherein:
JP1251353A 1989-09-27 1989-09-27 Amplifier circuit Expired - Fee Related JPH07109968B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1251353A JPH07109968B2 (en) 1989-09-27 1989-09-27 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1251353A JPH07109968B2 (en) 1989-09-27 1989-09-27 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPH03113904A JPH03113904A (en) 1991-05-15
JPH07109968B2 true JPH07109968B2 (en) 1995-11-22

Family

ID=17221566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1251353A Expired - Fee Related JPH07109968B2 (en) 1989-09-27 1989-09-27 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH07109968B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071860B2 (en) 2018-03-30 2022-05-19 株式会社村田製作所 Amplifier circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5660107A (en) * 1979-10-23 1981-05-23 Akita Hoso:Kk Balanced differential feedback amplifier

Also Published As

Publication number Publication date
JPH03113904A (en) 1991-05-15

Similar Documents

Publication Publication Date Title
KR0152701B1 (en) Attenuated feedback type differential amplifier
US5345346A (en) Positive feedback low input capacitance differential amplifier
US5057788A (en) 2-stage differential amplifier connected in cascade
US4935703A (en) Low bias, high slew rate operational amplifier
US5691663A (en) Single-ended supply preamplifier with high power supply rejection ratio
EP0142081A2 (en) Signal processing circuit
US5786729A (en) Stable bias current circuit for operational amplifier
US5038114A (en) Current amplifier
US6084469A (en) MR-preamp using collector and emitter coupling integrated capacitors
US4661781A (en) Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level
US5717361A (en) DC feedback common emitter type amplifier circuit having stable gain irrespective of power supply voltage
US5023568A (en) Combined current differencing and operational amplifier circuit
JPH07109968B2 (en) Amplifier circuit
US6211736B1 (en) Signal amplifying circuit for magnetoresistive element
US3684971A (en) Difference amplifier
US4025871A (en) Audio amplifier for integrated circuit fabrication having controlled idling current
JP3104652B2 (en) Oscillation circuit
JPS646583Y2 (en)
KR0127491B1 (en) Head amplifier
JP2557398B2 (en) Amplifier circuit
JP3204387B2 (en) Oscillation circuit
JP2680748B2 (en) Coupling capacitance circuit
JP2770292B2 (en) Circuit for detecting change in resistance of magnetoresistive element
JPS622721B2 (en)
JPS62145907A (en) transistor circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees