JPH07111866B2 - 固体電子ビ−ム発生装置 - Google Patents
固体電子ビ−ム発生装置Info
- Publication number
- JPH07111866B2 JPH07111866B2 JP18939886A JP18939886A JPH07111866B2 JP H07111866 B2 JPH07111866 B2 JP H07111866B2 JP 18939886 A JP18939886 A JP 18939886A JP 18939886 A JP18939886 A JP 18939886A JP H07111866 B2 JPH07111866 B2 JP H07111866B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- type
- base
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、固体電子ビーム発生装置に関するものであ
る。
る。
［従来の技術］ 従来から知られている固体電子ビーム発生装置のひとつ
として、例えば米国特許4,259,678号に開示された装置
がある。この米国特許に開示された装置は、Si半導体基
板上にpn接合を形成し、当該pn接合に逆電圧を印加し、
アバランシェ効果により熱平衡状態よりも高いエネルギ
ーをもった電子（以後、ホットエレクトロンを呼ぶ）を
生成し、ホットエレクトロンの有する運動エネルギーを
利用して真空中に電子ビームを取り出すものである。
として、例えば米国特許4,259,678号に開示された装置
がある。この米国特許に開示された装置は、Si半導体基
板上にpn接合を形成し、当該pn接合に逆電圧を印加し、
アバランシェ効果により熱平衡状態よりも高いエネルギ
ーをもった電子（以後、ホットエレクトロンを呼ぶ）を
生成し、ホットエレクトロンの有する運動エネルギーを
利用して真空中に電子ビームを取り出すものである。
しかしながら、かかる装置にあっては、アバランシェ効
果により生じるホットエレクトロンのうち、真空準位よ
りも高いエネルギーをもつ割合が少ないため、取り出さ
れる電流量が小さいという問題点があった。
果により生じるホットエレクトロンのうち、真空準位よ
りも高いエネルギーをもつ割合が少ないため、取り出さ
れる電流量が小さいという問題点があった。
従来から知られている第２の固体電子ビーム発生装置
は、特公昭54−30274号公報に開示されているように、G
aP半導体基板上にAlxGa(1-x)P（０≦ｘ≦１）からなるp
n接合領域を設け、そのpn接合領域に順方向電圧を印加
し、ｎ領域からｐ領域に注入された電子を外部に取り出
すものである。
は、特公昭54−30274号公報に開示されているように、G
aP半導体基板上にAlxGa(1-x)P（０≦ｘ≦１）からなるp
n接合領域を設け、そのpn接合領域に順方向電圧を印加
し、ｎ領域からｐ領域に注入された電子を外部に取り出
すものである。
ところが、かかる装置にあっては先に述べた米国特許の
場合に比べてキャリア量を大きくすることができるとい
う利点を有する反面、ホットエレクトロンを形成する領
域がないため、真空中への電子の放出効率が低く、且つ
GaP基板には結晶欠陥が多く良好なpn接合領域が形成で
きないという欠点がみられる。
場合に比べてキャリア量を大きくすることができるとい
う利点を有する反面、ホットエレクトロンを形成する領
域がないため、真空中への電子の放出効率が低く、且つ
GaP基板には結晶欠陥が多く良好なpn接合領域が形成で
きないという欠点がみられる。
また、上述した２つの従来技術より先に知られている米
国特許3,119,947号には、Si半導体基板上にnpn領域を形
成し、両者のｎ型領域間に電圧を印加させて電子を放出
させる装置が提案されている。かかるnpn型の装置によ
れば、第１の従来技術として述べた装置（pn接合を利用
した装置）の放出効率が10-6程度であるのに対し、放出
効率を10-4程度まで向上させることが考えられる。
国特許3,119,947号には、Si半導体基板上にnpn領域を形
成し、両者のｎ型領域間に電圧を印加させて電子を放出
させる装置が提案されている。かかるnpn型の装置によ
れば、第１の従来技術として述べた装置（pn接合を利用
した装置）の放出効率が10-6程度であるのに対し、放出
効率を10-4程度まで向上させることが考えられる。
しかしながら、上記ｐ型領域と電子放出面側のｎ型領域
は100Åと薄く、かつ、均一に設ける必要があるため、
その作製が難しく現実的でないという問題点をもってい
た。
は100Åと薄く、かつ、均一に設ける必要があるため、
その作製が難しく現実的でないという問題点をもってい
た。
［発明が解決しようとする問題点］ よって本発明の目的は、上述の点に鑑み、簡易な構成に
より製作工程を容易にすると共に、電子放出効率を十分
に高めた固体電子ビーム発生装置を提供することにあ
る。
より製作工程を容易にすると共に、電子放出効率を十分
に高めた固体電子ビーム発生装置を提供することにあ
る。
［問題点を解決するための手段］ かかる目的を達成するために、本発明では、第１のバン
ドギャップを有するエミッタ領域と、前記第１のバンド
ギャップより狭い第２のバンドギャップを有するベース
領域と、電子放出面を有するコレクタ領域とにより成る
ヘテロバイポーラ半導体を、Si基板上に設けたGaAsエピ
タキシャル膜の上に形成する際に、所定材料の混晶比が
厚さ方向に徐々に変化している傾斜層を前記エミッタ領
域と前記ベース領域との間に挿入し、前記エミッタ領域
から前記ベース領域に対して電子を注入すると共に、前
記ベース領域および前記コレクタ領域間に逆バイアス電
圧を印加して当該電子を前記電子放出面から放出するも
のである。
ドギャップを有するエミッタ領域と、前記第１のバンド
ギャップより狭い第２のバンドギャップを有するベース
領域と、電子放出面を有するコレクタ領域とにより成る
ヘテロバイポーラ半導体を、Si基板上に設けたGaAsエピ
タキシャル膜の上に形成する際に、所定材料の混晶比が
厚さ方向に徐々に変化している傾斜層を前記エミッタ領
域と前記ベース領域との間に挿入し、前記エミッタ領域
から前記ベース領域に対して電子を注入すると共に、前
記ベース領域および前記コレクタ領域間に逆バイアス電
圧を印加して当該電子を前記電子放出面から放出するも
のである。
［作 用］ Si基板上にAlGaAs系膜を成長させることにより、広いバ
ンドギャップを有するエミッタ領域から傾斜層を介して
狭いバンドギャップを有するベース領域に電子を注入
し、さらにコレクタ領域に生じている電界で加速して十
分大なる運動エネルギーを電子に与え、その電子をコレ
クタ領域の端面から放出させる。Si基板は熱抵抗が小さ
いため、電流密度の高い電子ビーム発生装置が実現でき
る。また、Siの集積回路と電子ビーム発生装置との結合
も容易になる。
ンドギャップを有するエミッタ領域から傾斜層を介して
狭いバンドギャップを有するベース領域に電子を注入
し、さらにコレクタ領域に生じている電界で加速して十
分大なる運動エネルギーを電子に与え、その電子をコレ
クタ領域の端面から放出させる。Si基板は熱抵抗が小さ
いため、電流密度の高い電子ビーム発生装置が実現でき
る。また、Siの集積回路と電子ビーム発生装置との結合
も容易になる。
［実施例］ 以下、実施例に基づいて本発明を詳細に説明する。
第１図は、本発明の一実施例を示す断面構成図である。
本実施例では、Si基板１上に、MOCVD（Metalorganic Ch
emical Vapour Depositon）法を用いて、AlP層２および
AlGaP層３を成長させ、続いてGaPとGaAsPの超格子層4,G
aAsPとGaAsの超格子層５を設け、その上にGaAs層６を成
長させる。更に、GaAs層６の上にn+型GaAs層7,N型AlxGa
(1-x)As層８（０＜ｘ≦１）を成長させる。このＮ型Alx
Ga(1-x)As層８の電子ビーム発生部以外は、酸素をイオ
ン注入装置で打ち込み、不活性層９を形成する。
emical Vapour Depositon）法を用いて、AlP層２および
AlGaP層３を成長させ、続いてGaPとGaAsPの超格子層4,G
aAsPとGaAsの超格子層５を設け、その上にGaAs層６を成
長させる。更に、GaAs層６の上にn+型GaAs層7,N型AlxGa
(1-x)As層８（０＜ｘ≦１）を成長させる。このＮ型Alx
Ga(1-x)As層８の電子ビーム発生部以外は、酸素をイオ
ン注入装置で打ち込み、不活性層９を形成する。
Ｎ型AlxGa(1-x)As層８の上には、Alの混晶比ｘを徐々に
少なくしていきGaAsまで連続的に変化させた傾斜（grad
ed）層20を形成する。更に、この傾斜層20の上には、ｐ
型GaAs層10およびｎ型GaAs層11を設ける。また、このｎ
型GaAs層11の表面には仕事関数低下材（例えば、酸化セ
シウム（Cs−Ｏ））12を拡散もしくは付着する。
少なくしていきGaAsまで連続的に変化させた傾斜（grad
ed）層20を形成する。更に、この傾斜層20の上には、ｐ
型GaAs層10およびｎ型GaAs層11を設ける。また、このｎ
型GaAs層11の表面には仕事関数低下材（例えば、酸化セ
シウム（Cs−Ｏ））12を拡散もしくは付着する。
上述した構成を更に詳述にすると次のとおりである。
８はエミッタとして作用するＮ型AlxGa(1-x)As層であ
る。ここで、ｘはAlの混晶比を表し、０＜ｘ≦１の値を
有する。また、大文字の“N"は、バンドギャップが広い
Ｎ型領域であることを表す。９は、このＮ型AlxGa(1-x)
As層に酸素を注入して形成した不活性層である。
る。ここで、ｘはAlの混晶比を表し、０＜ｘ≦１の値を
有する。また、大文字の“N"は、バンドギャップが広い
Ｎ型領域であることを表す。９は、このＮ型AlxGa(1-x)
As層に酸素を注入して形成した不活性層である。
10は、ベースとして作用するｐ型GaAs層である。ここ
で、小文字の“p"は、バンドギャップが狭いｐ型領域で
あることを表す。なお、ｐ型GaAs層の代わりに、Alを加
えてｐ型AlzGa(1-z)As層（０≦ｚ＜ｘ）とすることによ
り、バンドギャップの大きさを制御することも可能であ
る。
で、小文字の“p"は、バンドギャップが狭いｐ型領域で
あることを表す。なお、ｐ型GaAs層の代わりに、Alを加
えてｐ型AlzGa(1-z)As層（０≦ｚ＜ｘ）とすることによ
り、バンドギャップの大きさを制御することも可能であ
る。
11は、コレクタとして作用するｎ型GaAs層である。ここ
で、小文字の“n"は、先に述べた“p"と同じく、バンド
ギャップが狭いｎ型領域であることを表す。なお、ｎ型
GaAs層の替わりに、ｎ型AltGa(1-t)As層（０≦ｔ≦１）
を用いることも可能である。
で、小文字の“n"は、先に述べた“p"と同じく、バンド
ギャップが狭いｎ型領域であることを表す。なお、ｎ型
GaAs層の替わりに、ｎ型AltGa(1-t)As層（０≦ｔ≦１）
を用いることも可能である。
また、12はコレクタ層11の表面に付着もしくは拡散させ
たCs−Ｏ層であり、電子放出面として作用する。このCs
−Ｏ層の替わりに、Cs等のアルカリ金属と、Cu,Ag,Au,S
b,Bi,Se,As,P,Te,Si,Oの中の少なくともひとつを含む材
料を付着もしくは拡散させることも可能である。
たCs−Ｏ層であり、電子放出面として作用する。このCs
−Ｏ層の替わりに、Cs等のアルカリ金属と、Cu,Ag,Au,S
b,Bi,Se,As,P,Te,Si,Oの中の少なくともひとつを含む材
料を付着もしくは拡散させることも可能である。
13はエミッタ用電極、14はベース用電極、15はコレクタ
用電極である。
用電極である。
ｎ型,N型半導体用電極としては、Au−Ge,Au−Ge−Ni等
を、ｐ型半導体用電極としてはAu−Sn,Ag−Zn,Au−Be,A
u−Zn等を使用すれば良い。第１図においてｐ型GaAsの
電極は直接ｐ型GaAs表面に形成されているが、電極形成
部の下にBeイオンをドープし、p+型領域を形成した後に
電極を形成してもよい。あるいは、ｐ型GaAs表面にp+型
GaAs層を成長させ、その上に電極を形成しても良い。
を、ｐ型半導体用電極としてはAu−Sn,Ag−Zn,Au−Be,A
u−Zn等を使用すれば良い。第１図においてｐ型GaAsの
電極は直接ｐ型GaAs表面に形成されているが、電極形成
部の下にBeイオンをドープし、p+型領域を形成した後に
電極を形成してもよい。あるいは、ｐ型GaAs表面にp+型
GaAs層を成長させ、その上に電極を形成しても良い。
以上のように、本発明の第１実施例では、Si基板上にGa
As−AlxGa(1-x)As系によるNpn形のエピタキシャル層を
成長させてある。
As−AlxGa(1-x)As系によるNpn形のエピタキシャル層を
成長させてある。
次に、第２図に示すエネルギーバンド図を用いて、本実
施例の動作原理を説明する。
施例の動作原理を説明する。
第２図において、実線は熱平衡時のエネルギーレベル
［eV］、点線はバイアス印加時のエネルギーレベル［e
V］を示す。エミッタ層８には、ベースへのキャリア注
入効率を上げるために、広いバンドギャップ材であるAl
xGa(1-x)Asを用いる。本実施例において、Alの混晶比ｘ
は、良質なヘテロ接合が得られるようにすると共に、Ｌ
−バンドおよびＸ−バンドの影響も考慮してＸ＝0.3に
設定したが、この値に限定されるものではない。
［eV］、点線はバイアス印加時のエネルギーレベル［e
V］を示す。エミッタ層８には、ベースへのキャリア注
入効率を上げるために、広いバンドギャップ材であるAl
xGa(1-x)Asを用いる。本実施例において、Alの混晶比ｘ
は、良質なヘテロ接合が得られるようにすると共に、Ｌ
−バンドおよびＸ−バンドの影響も考慮してＸ＝0.3に
設定したが、この値に限定されるものではない。
さらに、エミッタ層８のドープ量は高ドープ（５×1017
〜１×1019cm-3）として、多くのキャリアがベース層10
に注入されるようにしてある。このような程度のドープ
量になると、縮退状態となり、フェルミ準位が伝導帯の
上に位置する。
〜１×1019cm-3）として、多くのキャリアがベース層10
に注入されるようにしてある。このような程度のドープ
量になると、縮退状態となり、フェルミ準位が伝導帯の
上に位置する。
エミッタ層８とベース層10の間には、傾斜層４が挿入さ
れているので、Alの混晶比ｘが徐々に減少し、ベース層
10との境界ではｘ＝０となる。このような傾斜層20を挿
入することにより、エミッタ層８とベース層10とのヘテ
ロ界面には、第２図に示す如く、スパイク等が発生しな
い。このように、スパイクなどの障壁が生じないため、
ベース層10へ数多くのキャリアが注入され、注入効率が
向上する。
れているので、Alの混晶比ｘが徐々に減少し、ベース層
10との境界ではｘ＝０となる。このような傾斜層20を挿
入することにより、エミッタ層８とベース層10とのヘテ
ロ界面には、第２図に示す如く、スパイク等が発生しな
い。このように、スパイクなどの障壁が生じないため、
ベース層10へ数多くのキャリアが注入され、注入効率が
向上する。
ベース層10としては、狭いバンドギャップ材であるｐ型
GaAs層を用いる。このベース層10へのドープ量は低抵抗
化のため５×1018cm-3とし、且つ、ベース領域での散乱
を少なくするためにベース層の膜厚を300Åにする。
GaAs層を用いる。このベース層10へのドープ量は低抵抗
化のため５×1018cm-3とし、且つ、ベース領域での散乱
を少なくするためにベース層の膜厚を300Åにする。
ｐ型GaAsベース層10の上にはｎ型GaAsコレクタ層11を成
長させる。このｎ型GaAsコレクタ層11の表面にはCs−O1
2が拡散（もしくは付着）されているため、コレクタ層
表面の仕事関数は、1.4eV程度と低くなっている。先に
述べたとおり、この表面層としては、｛Cs等のアルカリ
金属＋（Sb,Bi,Se,As,P,Te,Cu,Ag,Au,Si,O）｝等を含む
材料も使用することができる。
長させる。このｎ型GaAsコレクタ層11の表面にはCs−O1
2が拡散（もしくは付着）されているため、コレクタ層
表面の仕事関数は、1.4eV程度と低くなっている。先に
述べたとおり、この表面層としては、｛Cs等のアルカリ
金属＋（Sb,Bi,Se,As,P,Te,Cu,Ag,Au,Si,O）｝等を含む
材料も使用することができる。
コレクタ層11へのドープ量はコレクタ用電極15との接触
がオーミックとなり、かつ低抵抗になるように高ドープ
（１×1018/cm-3）とする。本実施例ではコレクタ層11
の膜厚を1000Åとしたが、何らこの値に限定されるもの
ではない。すなわち、コレクタ用電極15とのオーミック
接触が良好に行われれば、コレクタ層11の膜厚はさらに
薄いものが望ましい。これら各層は、MBE装置もしくはM
OCVD装置等を用いて成長させることにより、良質で且つ
均一な膜が形成される。
がオーミックとなり、かつ低抵抗になるように高ドープ
（１×1018/cm-3）とする。本実施例ではコレクタ層11
の膜厚を1000Åとしたが、何らこの値に限定されるもの
ではない。すなわち、コレクタ用電極15とのオーミック
接触が良好に行われれば、コレクタ層11の膜厚はさらに
薄いものが望ましい。これら各層は、MBE装置もしくはM
OCVD装置等を用いて成長させることにより、良質で且つ
均一な膜が形成される。
次にバイアス印加時の説明を行う（第２図の破線参
照）。エミッタベース間には順方向バイアス電圧を印加
し、ベースコレクタ間には逆方向バイアス電圧し、さら
に外部加速用電極（図示せず）にはコレクタに対して正
のバイアスを印加すると、エミッタからベースへ注入さ
れたキャリア（電子）は、ベースコレクタ間の電界によ
り加速され、Cs−Ｏ等が拡散もしくは付着された表面か
ら放出される。放出もしくは付着された電子は、図示し
ない外部加速用電極により形成された外部電界により、
さらに運動エネルギーを得る。
照）。エミッタベース間には順方向バイアス電圧を印加
し、ベースコレクタ間には逆方向バイアス電圧し、さら
に外部加速用電極（図示せず）にはコレクタに対して正
のバイアスを印加すると、エミッタからベースへ注入さ
れたキャリア（電子）は、ベースコレクタ間の電界によ
り加速され、Cs−Ｏ等が拡散もしくは付着された表面か
ら放出される。放出もしくは付着された電子は、図示し
ない外部加速用電極により形成された外部電界により、
さらに運動エネルギーを得る。
本実施例においては、エミッタ層とベース層の間に傾斜
層が設けられているため、両層の間にはスパイク等の障
壁が生じない。したがって、エミッタ層からベース層へ
のキャリア注入量は大きくなり、ベースコレクタ間の逆
バイアスにより加速されるキャリア数も増大し、電子の
放出効率は向上する。
層が設けられているため、両層の間にはスパイク等の障
壁が生じない。したがって、エミッタ層からベース層へ
のキャリア注入量は大きくなり、ベースコレクタ間の逆
バイアスにより加速されるキャリア数も増大し、電子の
放出効率は向上する。
第３図は、Si基板を用いた第２実施例を示す断面構成図
である。この第２実施例は、第１図に示した第１実施例
と同様の素子をイオン注入技術より作製したものであ
る。
である。この第２実施例は、第１図に示した第１実施例
と同様の素子をイオン注入技術より作製したものであ
る。
第３図において、30はSi基板、32はAlP層、34はAlGaP
層、36はGaPとGaAsPの超格子層、38はGaAsP層とGaAsの
超格子層、40はGaAs層である。これら各層の層構成は、
第１図に示した第１実施例の層構成と同様である。
層、36はGaPとGaAsPの超格子層、38はGaAsP層とGaAsの
超格子層、40はGaAs層である。これら各層の層構成は、
第１図に示した第１実施例の層構成と同様である。
また、42はエミッタ用電極44とのオーミック接触を得る
ためのn+型GaAs層、46はＮ型AlxGa(1-x)As（０＜ｘ≦
１）エミッタ層、48はエミッタ層46から離れるに従って
Alの混晶比を徐々に減少させた傾斜層、50はｐ型GaAsベ
ース層、52はｎ型GaAsコレクタ層、54はコレクタ用電極
56とのオーミック接触を得るためのn+型GaAs層、58は仕
事関数を低下させるためにCs−Ｏ等を拡散（もしくは付
着）処理した層である。66はベース用電極、62は外部加
速用電極である。
ためのn+型GaAs層、46はＮ型AlxGa(1-x)As（０＜ｘ≦
１）エミッタ層、48はエミッタ層46から離れるに従って
Alの混晶比を徐々に減少させた傾斜層、50はｐ型GaAsベ
ース層、52はｎ型GaAsコレクタ層、54はコレクタ用電極
56とのオーミック接触を得るためのn+型GaAs層、58は仕
事関数を低下させるためにCs−Ｏ等を拡散（もしくは付
着）処理した層である。66はベース用電極、62は外部加
速用電極である。
n+型GaAs層54を形成した後、ｐ型GaAs（ベース）電極形
成部にBeをイオン注入したp+型領域64,ベースエミッタ
間の絶縁および素子間分離のためにＢをイオン注入した
領域68を形成する。さらに、SiO2保護層60を形成し、コ
レクタ用電極56およびベース用電極66を作製する。エミ
ッタ用電極44については、n+型GaAs層42に到達するまで
穴を掘り、そこにAu−Ge/Au等の電極を形成する。
成部にBeをイオン注入したp+型領域64,ベースエミッタ
間の絶縁および素子間分離のためにＢをイオン注入した
領域68を形成する。さらに、SiO2保護層60を形成し、コ
レクタ用電極56およびベース用電極66を作製する。エミ
ッタ用電極44については、n+型GaAs層42に到達するまで
穴を掘り、そこにAu−Ge/Au等の電極を形成する。
最後にCs−Ｏの拡散（もしくは付着）を行って層58を形
成し、本実施例の作製を完了する。かかる第２実施例
は、先に述べた第１実施例と異なり、ｐ型GaAsベース層
10（第１図参照）までのエッチングなど難しいプロセス
が不要となるばかりでなく、素子表面が平坦になる等の
利点を有する。
成し、本実施例の作製を完了する。かかる第２実施例
は、先に述べた第１実施例と異なり、ｐ型GaAsベース層
10（第１図参照）までのエッチングなど難しいプロセス
が不要となるばかりでなく、素子表面が平坦になる等の
利点を有する。
第２実施例の動作原理等は第１実施例と同様であるの
で、説明は省略する。
で、説明は省略する。
このように、プレーナ型のデバイス構成とすることによ
り、複数のデバイスを同一平面上に配列する所謂マルチ
化に際しても、適切に対応することができる。
り、複数のデバイスを同一平面上に配列する所謂マルチ
化に際しても、適切に対応することができる。
なお、これまで述べてきた第１実施例および第２実施例
では超格子層を用いたバッファ層を利用するものについ
て説明したが、Si基板上に低温成長させた超薄膜バッフ
ァ層を利用するもの（GaAs/GaAsバッファ層（＜200Å）
/Si系）であっても良い。
では超格子層を用いたバッファ層を利用するものについ
て説明したが、Si基板上に低温成長させた超薄膜バッフ
ァ層を利用するもの（GaAs/GaAsバッファ層（＜200Å）
/Si系）であっても良い。
［発明の効果］ 以上詳述したとおり、本発明によれば、次に列挙する効
果を得ることができる。
果を得ることができる。
エミッタ・ベース間のバンドギャップが異なる構成
（Npn構成）とし、且つエミッタ・ベース間に傾斜層を
介挿させてあるので、エミッタからベースに注入される
キャリア量が増大する。
（Npn構成）とし、且つエミッタ・ベース間に傾斜層を
介挿させてあるので、エミッタからベースに注入される
キャリア量が増大する。
さらに、ベースに注入されるキャリアは電界により加速
されるので、運動エネルギーを増大させることができ
る。
されるので、運動エネルギーを増大させることができ
る。
その結果、電子放出効率が格段に向上する。
MBE装置やMOCVD装置などを用いて、エミッタ領域お
よびベース領域を数10Å程度のエピタキシャル膜とする
ことができるので、良質かつ均一な層構成を容易になす
ことができる。
よびベース領域を数10Å程度のエピタキシャル膜とする
ことができるので、良質かつ均一な層構成を容易になす
ことができる。
また、各層の膜厚を薄くできることから、駆動電圧を小
さくすることができる。
さくすることができる。
基板として熱抵抗と小さいSiを用いることができる
ので、発熱の問題が少なくてすむ。
ので、発熱の問題が少なくてすむ。
Si基板を用いて電子ビーム発生装置（デバイス）を
製作することができるので、同一基板上に複数の電子ビ
ーム発生装置を配列したり、他の機能を有するデバイス
と結合することが容易に行われる。その結果として、半
導体素子の集積度を上げることが可能となる。
製作することができるので、同一基板上に複数の電子ビ
ーム発生装置を配列したり、他の機能を有するデバイス
と結合することが容易に行われる。その結果として、半
導体素子の集積度を上げることが可能となる。
また、本発明の実施例によれば、上記発明の効果に加え
て、次の効果を得ることができる。
て、次の効果を得ることができる。
イオン注入技術を用いて本発明を実施した場合には、
エッチングなどのプロセスが不要になる、素子の表面
が平坦になる、同一基板上にその他のデバイスを形成
して、集積度を上げることができる。
エッチングなどのプロセスが不要になる、素子の表面
が平坦になる、同一基板上にその他のデバイスを形成
して、集積度を上げることができる。
第１図は、本発明の第１実施例を示す断面構成図、 第２図は第１実施例のエネルギ状態を示すエネルギーバ
ンド図、 第３図は本発明の第２実施例を示す断面構成図である。 １……Si基板、 ２……AlP層、 ３……AlGaP層、 ４……GaP/GaAsP超格子、 ５……GaAsP/GaAs超格子、 ６……GaAs層、 ７……n+型GaAs層、 ８……Ｎ型AlxGa(1-x)As層（エミッタ）、 ９……Ｎ型AlxGa(1-x)As酸素注入不活性層、 10……ｐ型GaAs層（ベース）、 11……ｎ型GaAs（コレクタ）、 12……Cs−Ｏ拡散層、 20……傾斜層。
ンド図、 第３図は本発明の第２実施例を示す断面構成図である。 １……Si基板、 ２……AlP層、 ３……AlGaP層、 ４……GaP/GaAsP超格子、 ５……GaAsP/GaAs超格子、 ６……GaAs層、 ７……n+型GaAs層、 ８……Ｎ型AlxGa(1-x)As層（エミッタ）、 ９……Ｎ型AlxGa(1-x)As酸素注入不活性層、 10……ｐ型GaAs層（ベース）、 11……ｎ型GaAs（コレクタ）、 12……Cs−Ｏ拡散層、 20……傾斜層。
Claims (5)
- 【請求項１】第１のバンドギャップを有するエミッタ領
域と、前記第１のバンドギャップより狭い第２のバンド
ギャップを有するベース領域と、電子放出面を有するコ
レクタ領域とにより成るヘテロバイポーラ半導体を、Si
基板上に設けたGaAsエピタキシャル膜の上に形成する際
に、所定材料の混晶比が厚さ方向に徐々に変化している
傾斜層を前記エミッタ領域と前記ベース領域との間に挿
入し、 前記エミッタ領域から前記ベース領域に対して電子を注
入すると共に、前記ベース領域および前記コレクタ領域
間に逆バイアス電圧を印加して当該電子を前記電子放出
面から放出するようにしたことを特徴とする固体電子ビ
ーム発生装置。 - 【請求項２】Si基板上に第１のバンドギャップを有する
Ｎ型AlxGa(1-x)As層（ここで、０＜ｘ≦１）を形成して
前記エミッタ領域とし、 第２のバンドギャップを有するｐ型AlzGa(1-z)As層（こ
こで、０≦ｚ＜ｘ）を形成して前記ベース領域とし、 ｎ型AltGa(1-t)As層（ここで、０≦ｔ≦１）を前記コレ
クタ領域としたことを特徴とする特許請求の範囲第１項
記載の固体電子ビーム発生装置。 - 【請求項３】前記コレクタ領域の電子放出面にアルカリ
金属成分を有する材料を拡散もしくは付着させたことを
特徴とする特許請求の範囲第１項記載の固体電子ビーム
発生装置。 - 【請求項４】前記傾斜層として、AlxGa(1-x)As層の混晶
比ｘを徐々に変化させた層を用いることを特徴とする特
許請求の範囲第２項記載の固体電子ビーム発生装置。 - 【請求項５】前記Ｎ型AlxGa(1-x)As層の所定領域に酸素
を注入して不活性領域を形成したことを特徴とする特許
請求の範囲第２項記載の固体電子ビーム発生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18939886A JPH07111866B2 (ja) | 1986-08-12 | 1986-08-12 | 固体電子ビ−ム発生装置 |
| DE3751781T DE3751781T2 (de) | 1986-08-12 | 1987-08-12 | Festkörper-Elektronenstrahlerzeuger |
| EP87111709A EP0257460B1 (en) | 1986-08-12 | 1987-08-12 | Solid-state electron beam generator |
| US07/563,852 US5031015A (en) | 1986-08-12 | 1990-08-07 | Solid-state heterojunction electron beam generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18939886A JPH07111866B2 (ja) | 1986-08-12 | 1986-08-12 | 固体電子ビ−ム発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345736A JPS6345736A (ja) | 1988-02-26 |
| JPH07111866B2 true JPH07111866B2 (ja) | 1995-11-29 |
Family
ID=16240625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18939886A Expired - Fee Related JPH07111866B2 (ja) | 1986-08-12 | 1986-08-12 | 固体電子ビ−ム発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111866B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2978291B1 (fr) * | 2011-07-22 | 2014-02-21 | Thales Sa | Dispositif semi-conducteur d'emission d'electrons dans le vide |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5430274B2 (ja) | 2009-07-31 | 2014-02-26 | 矢崎総業株式会社 | 連鎖端子 |
-
1986
- 1986-08-12 JP JP18939886A patent/JPH07111866B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5430274B2 (ja) | 2009-07-31 | 2014-02-26 | 矢崎総業株式会社 | 連鎖端子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6345736A (ja) | 1988-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4380774A (en) | High-performance bipolar microwave transistor | |
| US7135721B2 (en) | Heterojunction bipolar transistor having reduced driving voltage requirements | |
| JP2788243B2 (ja) | 半導体電子放出素子及び半導体電子放出装置 | |
| US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| EP0168325A2 (en) | Ion implantation to increase emitter energy gap in bipolar transistors | |
| US3646411A (en) | Surface barrier junction diode | |
| US4983534A (en) | Semiconductor device and method of manufacturing the same | |
| US5031015A (en) | Solid-state heterojunction electron beam generator | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JP2734875B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH07111866B2 (ja) | 固体電子ビ−ム発生装置 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| US4922314A (en) | Hot charge-carrier transistors | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH07111867B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH07111864B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH07111865B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH0821313B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH07111863B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH07111862B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH0395824A (ja) | 半導体電子放出素子 | |
| JP2774155B2 (ja) | 電子放出素子 | |
| KR800001124B1 (ko) | 반도체 장치 | |
| JPH0821312B2 (ja) | 固体電子ビ−ム発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |