JPH07120766B2 - 光電変換装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換装置の製造方法に係り、特に少なくと
も光電変換部と、この光電変換部の出力を蓄積する電荷
蓄積部と、この電荷蓄積部に接続されたスイッチ部と
が、絶縁層とこの絶縁層上に設けられた光導電性半導体
層とを有する光電変換装置の製造方法に関する。

［従来技術］ 従来、ファクシミリ，イメージスキャナ等の読み取り系
としては、縮小光学系とCCD型センサを用いた読み取り
系が用いられていたが、近年、水素化アモルファスシリ
コン（以下、ａ−Si:Hと記す）に代表される光導電性半
導体材料の開発により、光電変換部及び信号処理部を長
尺な基板に形成し、原稿と等倍の光学系で読み取るいわ
ゆる密着型ラインセンサの開発がめざましい。

特に前記ａ−Si:Hは光電変換材料としてだけでなく、電
界効果型トランジスタの半導体材料としても用いること
ができるので、前記光電変換部の光導電性半導体層と信
号処理部の半導体層とを同時に形成することができる利
点を有している。

第16図は従来のラインセンサの一構成例の部分縦断面図
である。

同図に示すように、基板１上には配線部2,光電変換部3,
電荷蓄積部4,スイッチ部５が設けられている。基板１上
には配線部２の下層電極配線6,電荷蓄積部４の下層電極
配線7,スイッチ部５のゲート電極をなす下層電極配線８
が形成されており、さらにこれらの下層電極配線6,7,8
上には、絶縁層９が形成されている。スイッチ部５の絶
縁層９には半導体層（ここでは、ａ−Si:H）11が形成さ
れ、また光電変換部３の基板１上には光導電材料からな
る光導電性半導体層（ここでは、ａ−Si:H）10が形成さ
れる。なお、ここでは前記半導体層11と前記光導電性半
導体層10とは同時に形成される。

下層電極配線６と上層電極配線12には絶縁層を介してマ
トリクス配線部が形成される。光導電性半導体層10と半
導体層11とは上層電極配線13によって接続されている。
上層電極配線13は電荷蓄積部４の絶縁層９上を通って接
続され、上層電極配線13と絶縁層９と下層電極配線７と
は蓄積コンデンサを形成する。上層電極配線13の半導体
層11の一端と接続される部分はドレイン電極となり、半
導体層11の他端と接続される上層電極配線14はソース電
極となる。

以上が同一基板上に光電変換部と信号処理部とを形成し
た場合の構成であるが、同図に示すように光電変換部３
とスイッチ部５のみに半導体層が形成されており、前記
絶縁層９と前記絶縁層９上に形成された光導電性半導体
層10及び半導体層11とはともにグロー放電法等の製造方
法によって形成され、上層電極配線，下層電極配線のパ
ターンニングと同様にフォトリソグラフィによりパター
ンニングされる。

［発明が解決しようとする問題点］ しかしながら、上記従来のラインセンサにおいては、半
導体層と絶縁層のフォトエッチング工程に際し、半導体
層と絶縁層とのエッチングの選択性が非常に悪く、半導
体層のエッチングを行うと、絶縁層もエッチングされて
しまい、絶縁不良，ピンホール等が発生し、歩留りを著
しく低下させていた。

上記問題点を解決するためには、光電変換部，電荷蓄積
部，スイッチ部，配線部等をそれぞれ全く別の成膜，素
子化プロセス工程で形成すれば良いが、ラインセンサの
製造工程が複雑となって、工数が増え、同一基板上に一
体化して形成する利点が生かせず、コストが上昇してし
まう問題点があった。

本発明の目的は工程が簡易で、歩留りが高く、低コスト
な光電変換装置を製造する方法を提供することにある。

［問題点を解決するための手段］ 上記の問題点は、同一基板上に光電変換部と信号蓄積部
と信号転送用のトランジスタ部とを有する素子が複数設
けられた光電変換装置の製造方法において、 前記基板上に前記信号蓄積部の下部電極と前記トランジ
スタ部のゲート電極とを形成する工程と、前記下部電極
と前記ゲート電極とを覆う絶縁膜を形成する工程と、前
記絶縁膜上に半導体膜を形成する工程と、前記半導体膜
上にオーミックコンタクト用の膜を形成する工程と、前
記オーミックコンタクト用の膜上に前記光電変換部の受
光部を形成する為の電極と前記信号蓄積部の上部電極と
前記トランジスタ部のソース・ドレイン電極とを形成す
る工程と、を含み、 前記オーミックコンタクト用の膜と前記半導体膜と前記
絶縁膜とを同一工程でパターニングして前記各素子に分
離することを特徴とする本発明の光電変換装置の製造方
法によって解決される。

また、上記の問題点は、同一基板上に光電変換部と信号
蓄積部と信号転送用のトランジスタ部とを有する素子が
複数設けられた光電変換装置の製造方法において、 前記基板上に前記光電変換部の一対の電極と前記信号蓄
積部の下部電極と前記トランジスタ部のソース・ドレイ
ン電極とを形成する工程と、前記一対の電極と前記下部
電極と前記ソース・ドレイン電極との上にオーミックコ
ンタクト用の膜を形成する工程と、前記オーミックコン
タクト用の膜上に半導体膜を形成する工程と、前記半導
体膜上に絶縁膜を形成する工程と、前記絶縁膜上に前記
信号蓄積部の上部電極と前記トランジスタ部のゲート電
極とを形成する工程と、を含み、 前記絶縁膜と前記半導体膜と前記オーミックコンタクト
用の膜とを同一工程でパターニングして前記各素子に分
離することを特徴とする本発明の光電変換装置の製造方
法によって解決される。

［作用］ 本発明の光電変換装置の製造方法によれば、同一基板上
に光電変換部と信号蓄積部と信号転送用のトランジスタ
部とを有する素子が複数設けられた光電変換装置の製造
方法において、絶縁膜と半導体膜とオーミックコンタク
ト用の膜とをこの順で、又はその逆の順で積層した後
に、これらの膜を同一工程でパターニングして各素子に
分離するので、絶縁層と半導体層とのエッチング選択性
の問題はなくなり、エッチング工程等の製造工程上にお
ける絶縁層の劣化を防ぎ、信頼性を向上させることがで
きる。また光電変換装置の各構成部において、前記絶縁
層と前記光導電性半導体層とを同時に形成することがで
きるので、製造工程を簡略化することができ、小型な光
電変換装置を提供することができる。

また、本発明において光電変換装置に複数層の積層構造
を有する配線部を設ける場合には、絶縁層とこの絶縁層
上に設けられた光導電性半導体層とを積層形成した後
に、この絶縁層と光導電性半導体層とをパターニングし
て層間絶縁層を形成することにより、光電変換部，電荷
蓄積部，スイッチ部と同一工程で層間絶縁層を形成し、
且つエッチングすることができる。

［実施例］ 以下、本発明を図面を用いて詳細に説明する。なお、本
発明により作製された光電変換装置の一実施例として、
ラインセンサについて説明する。以下の説明において、
第16図に示したラインセンサと同一部材については同一
番号を付する。

第１図は本発明によるラインセンサの一実施例の部分縦
断面図である。

第１図において、基板１上には配線部２の下層電極配線
6,電荷蓄積部４の下層電極配線7,スイッチ部５のゲート
電極たる下層電極配線８が形成されており、これらの下
層電極配線6,7,8上及びこれらの間の基板１上には絶縁
層９が形成されている。この絶縁層９上には光導電性半
導体層10が形成されており、配線部２上の絶縁層９と光
導電性半導体層10との一部は接続の為に開孔されてい
る。光導電性半導体層10上には上層電極配線12,12′,1
3,14が形成されており、上層電極配線12′と上層電極配
線13との間の開孔部が光電変換部３の光電変換領域とな
る。上層電極配線13,光導電性半導体層10,絶縁層9,下層
電極配線７は蓄積コンデンサを形成し、上層電極配線13
のスイッチ部５側の一端はドレイン電極となる。上層電
極配線14のスイッチ部５側の一端はソース電極となる。
なお不図示であるが、光導電性半導体層10と上層電極配
線12,12′,13,14との間にはドーピング層が設けられて
おり、オーミック接触が行われる。本実施例において
は、配線部2,光電変換部3,電荷蓄積部4,スイッチ部５の
それぞれに絶縁層9,光導電性半導体層10が設けられてお
り、同一工程で形成される。配線部２においては、下層
電極配線６と上層電極配線12との間に絶縁層９の他に光
導電性半導体層10を設けることとなるが、下層電極配線
６と上層電極配線12との間は絶縁性が保たれていればよ
く、光導電性半導体層10の存在は影響を与えない。

光電変換部３においては、光導電性半導体層10を絶縁層
９を介して基板１上に設けることとなり、光導電性半導
体10と絶縁層９の界面におけるエネルギー準位の変化と
して表われるが、光導電物性の基本性能をそこなうよう
な変化は生じない。この場合、光電変換部３の基板１と
絶縁層９との間に電極を設けて、光導電性半導体層10の
界面のエネルギー準位を制御して最適化を図ることも可
能である。

電荷蓄積部４においては、絶縁層９上に設けられた光導
電性半導体層10は、電荷の蓄積容量に影響を与えること
となる。この影響は容量のバイアス依存性であり、絶縁
層界面における半導体層のバンドベンディングにより静
電容量が変化するものである。しかしながら、本実施例
に用いられる電荷の充放電動作においては、このバイア
ス依存性は絶縁層９側の電極を負にバイアスすることに
よりほとんど無視することができる。

なお、光導電性半導体層10の膜厚は良好な光電変換部３
の光電変換特性とスイッチ部５のスイッチング特性とが
得られる値に設定される。

次に上記ラインセンサのスイッチ部がマトリクススイッ
チアレイによって構成された場合について説明する。

第２図はマトリクススイッチアレイを有するラインセン
サの等価回路を示す。

同図において、S1,S2,・・・,SN（以下、ＳY1と記す）
は光電変換部３を示す光センサである。C1,C2,・・・,C
N（以下、ＣY1と記す）は電荷蓄積部４を示す蓄積コン
デンサであり、光センサＳY1の光電流を蓄積する。ST1,
ST2,・・・,STN（以下、ST Y1と記す）は蓄積コンデン
サＣY1の電荷を負荷コンデンサＣX1に転送する為の転送
用スイッチ、SR1,SR2,・・・,SR N（以下、SR Y1と記
す）は蓄積コンデンサＣY1の電荷をリセットする放電用
スイッチである。本例においては、スイッチ部５は転送
用スイッチST Y1と放電用スイッチSR Y1とからなる。

これらの光センサＳY1、蓄積コンデンサＣY1、転送用ス
イッチST Y1及び放電用スイッチSR Y1はそれぞれ一列ア
レイ状に配置され、Ｎ×Ｍにブロック分けされる。アレ
イ状に設けられた転送用スイッチST Y1,放電用スイッチ
SR Y1のゲート電極はマトリクスに形成された配線部２
に接続される。転送用スイッチST Y1のゲート電極は他
のブロックの同順位の転送用スイッチのゲート電極とそ
れぞれ共通に接続され、放電用スイッチSR Y1のゲート
電極は各ブロック内の次の順位の転送用スイッチのゲー
ト電極に循環して接続される。

マトリクスに形成された配線部２の共通線（ゲート駆動
線G1,G2,・・・,GN）はゲート駆動部21によりドライブ
される。一方信号出力は引出し線23（信号出力線D1,D2,
・・・,DM）から信号処理部22に接続される。

第３図は上記ラインセンサの動作を示すタイミングチヤ
ート図である。

ゲート駆動線（G1,G2,・・・,GN）にはゲート駆動部21
から順次選択パルス（ＶG1,VG2,VG3，・・・,VGN）が印
加される。まず、ゲート駆動線G1が選択されると、転送
用スイッチST1がON状態となり、蓄積コンデンサC1に蓄
積された電荷が負荷コンデンサＣX1に転送される。次に
ゲート駆動線G2が選択されると、転送用スイッチST2がO
N状態となり、蓄積コンデンサC2に蓄積された電荷が負
荷コンデンサＣX1に転送され、同時に放電用スイッチSR
1により蓄積コンデサC1の電荷がリセットされる。以下
同様にして、G3,G4,・・・,GNについても選択されて読
み取り動作が行われる。なお図中、ＶC1,VC2，・・・,V
CNは蓄積コンデンサＣY1の電位の変化を示す。これらの
動作は各フロックごとに行われ、各ブロックの信号出力
ＶX1,VX2，・・・,VXMは信号処理部22の入力D1,D2,・・
・,DMに送られ、シリアル信号に変換されて出力され
る。

第４図は上記ラインセンサの斜視図を示す。

第４図において、１は基板であり、この基板１上にはマ
トリクスに形成された配線部２、光電変換部３、光電変
換部３の出力電荷を蓄積する電荷蓄積部４、電荷蓄積部
４の電荷を信号処理IC24に転送するアレイ状に設けられ
た転送用スイッチ5a、電荷蓄積部４にリセットをかける
アレイ状に設けられた放電用スイッチ5bが形成されてい
る。転送用スイッチ5a,放電用スイッチ5bはＮ×Ｍにブ
ロック分けされており、転送用スイッチ5aのドレイン電
極はそれぞれに対応する電荷蓄積部４に接続され、ソー
ス電極は各ブロック毎に一本にまとめられ、不図示の負
荷コンデンサと信号処理IC24に接続される。一方各ブロ
ックのゲート電極は各ブロック内の同じ順位のゲート電
極線が共通につながるように、マトリクスに形成された
配線部２に接続される。この配線部２の共通電極はゲー
トドライブIC25に接続される。信号処理IC24はスイッチ
アレイ，シフトレジスタ，バッファアンプ等で構成さ
れ、引出し線23に転送された信号の読み出し、リセット
を行う。またこの信号処理IC24は引出し線23の配線長を
最小とするように、基板１の中央付近に配置している。
なお、この引出し線23の線間にはグランドの電位を持つ
不図示のシールドパターンが配置されている。

第５図は上記ラインセンサの部分平面図を示す。

同図において、２はマトリクスに形成された配線部、３
は光電変換部、４は電荷蓄積部、5aは転送用スイッチ、
5bは電荷蓄積部４の電荷をリセットする放電用スイッ
チ、23は転送用スイッチの信号出力を信号処理ICに接続
する引出し線、26は転送用スイッチ5aによって転送され
る電荷を蓄積し、読み出すための負荷コンデンサであ
る。

本実施例では光電変換部3,転送用スイッチ5a及び放電用
スイッチ5bを構成する光導電性半導体層としてａ−Si:H
膜が用いられ、絶縁層としてグロー放電による窒化シリ
コン膜（SiNH）が用いられている。

なお、第５図においては、煩雑さを避けるために、上下
二層の電極配線のみ示し、上記光導電性半導体層及び絶
縁層は図示していない。また上記光導電性半導体層及び
絶縁層は光電変換部3,電荷蓄積部4,転送用スイッチ5a及
び放電用スイッチ5bに形成されているほか、上層電極配
線と基板との間にも形成されている。さらに上層電極配
線と光導電性半導体層との界面にはn⁺にドープされたａ
−SiH層が形成され、オーミック接合がとられている。

また、本実施例のラインセンサの配線パターンにおいて
は、各光電変換部から出力される信号経路はすべて他の
配線と交差しないように配線されており、各信号成分間
のクロストーク並びにゲート電極配線からの誘導ノイズ
等の発生を防いでいる。

第15図に第４図に示した引出し線23の部分平面図を示
す。

同図において、隣接する各ブロックの引出し線23の間に
グランドパターン28を配置している。このグランドパタ
ーン28により、隣接する引出し線間の容量結合によるク
ロストークを回避することができる。引出し線23とグラ
ンドパターン28の間に生ずる線間容量は負荷コンデンサ
の一部として動作する。各ブロックの引出し線の配線長
の長さの違いによる容量の違いは、負荷コンデンサ26の
面積を調整することにより、各ブロックの負荷コンデン
サの実効容量を一定にしている。29は引出し線23と接続
される引出し端子である。

本実施例の回路構成では、マトリクス配線をスイッチ部
のゲート電極側で行い、各ブロック内の転送用スイッチ
のソース電極は一本にまとめられているが、本発明の実
施態様はこの回路構成に限られず、ソース電極側でマト
リクス配線を行った構成等の種々の回路構成に応用する
ことができる。

第６図は第５図の部分縦断面図であり、第６図（ａ）は
Ａ−Ａ′断面図，第６図（ｂ）はＢ−Ｂ′断面図，第６
図（ｃ）はＣ−Ｃ′断面図である。

第６図（ａ）は光電変換部３の縦断面図を示し、８′は
転送用スイッチ5aのゲート電極に接続される下層電極配
線、９は絶縁層、10は光導電性半導体層、12,13は上層
電極配線である。入射した光はａ−Si:Hたる光導電性半
導体層10の導電率を変化させ、くし状に対向する上層電
極配線12,13間に流れる電流を変化させる。

第６図（ｂ）は電荷蓄積部４の縦断面図を示し、電荷蓄
積部４は下層電極配線７と，この下層電極配線７上に形
成された絶縁層９と光導電性半導体層10との誘電体と，
光導電性半導体層10上に形成された上層電極配線13とか
ら構成される。この電荷蓄積部４の構造はいわゆるMIS
コンデンサ（Metal−Insulater−Semiconductor）と同
じ構造である。バイアス条件は正負いずれでも、用いる
ことができるが、下層電極配線７を常に負にバイアスす
る状態で用いることにより、安定な容量と周波数特性を
得ることができる。

第６図（ｃ）は転送用スイッチ5a及び放電用スイッチ5b
の縦断面図を示し、転送用スイッチ5aは、ゲート電極た
る下層電極配線８と、ゲート絶縁層をなす絶縁層９と、
光導電性半導体層10と、ソース電極たる上層電極配線14
と、ドレイン電極たる上層電極配線13とから構成され
る。放電用スイッチ5bのゲート絶縁層及び光導電性半導
体層は前記絶縁層９及び光導電性半導体層10と同一層で
あり、ソース電極は前記上層電極配線13、ゲート電極は
下層電極配線８、ドレイン電極は上層電極配線14であ
る。転送用スイッチ5a及び放電用スイッチ5bは薄膜電界
効果トランジスタ（TFT）を構成する。

前述したように、上層電極配線13,14,と光導電性半導体
層10との界面には、ａ−Si:Hのn⁺層が介在し、オーミッ
ク接触を形成している。

なお、通常TFTの上部はパッシベーション膜（SiNH、SiO
₂、シリコン系，有機系樹脂等）が形成されるが、第６
図（ｃ）においては図示していない。

以上のように本発明によるラインセンサは、光電変換
部，蓄積電荷部，転送用スイッチ，放電用スイッチ，マ
トリクスに形成された配線部の各構成部のすべてが光導
電性半導体層と絶縁層の積層構造を有するので、各部を
同一プロセスにより同時形成することができる。

次に本発明によるラインサンサの製造方法について説明
する。

まず、第１実施例として、第１図に示したラインセンサ
の製造方法について説明する。

第７図（ａ）〜（ｅ）は本実施例のラインセンサの各製
造工程を示す部分縦断面図である。

まず、第７図（ａ）に示すように、基板１たる洗浄した
平面性の良いガラス基板上に真空堆積法により、Al/Cr
を0.1μｍ厚に堆積する。フォトリソグラフィによりレ
ジストパターンを形成しウェットエッチングを行い、マ
トリクスに形成された配線部2,電荷蓄積部4,スイッチ部
５たる転送スイッチ部に下層電極配線6,7,8を形成す
る。

次に、第７図（ｂ）に示すように、ガラス基板上にプラ
ズマCVD法を用いSiH₄ガス及びNH₃ガスまたはN₂ガスを原
料としてRFグロー放電により、窒化シリコンからなる絶
縁層９を0.3μｍ厚に堆積する。続けてSiH₄ガスを原料
として同様に非晶質シリコンイントリンシック層である
光導電性半導体層10を0.1〜１μｍ厚に堆積する。続い
てSiH₄ガス,PH₃ガスを原料として同様にオーミックコン
タクト層であるn⁺層15を0.1μｍ堆積する。

次に、第７図（ｃ）に示すように、フォトリソグラフィ
により、レジスタパターンを形成し、CF₄ガスを用いた
ドライエッチングを行い、部分的にn⁺層，光導電性半導
体層，絶縁層を取り除いてコンタクトホール16を形成す
る。この際、n⁺層，光導電性半導体層，絶縁層の選択エ
ッチングは必要ない。

次に、第７図（ｄ）に示すように、真空堆積法によりAl
/Crを1.0〜1.5μｍ厚に堆積する。その後、フォトリソ
グラフィによりレジストパターンを形成し、ウェットエ
ッチングを行い、部分的にAl/Cr及びn⁺層を取り除いて
上層電極配線12,12′,13,14を形成する。この際マトリ
クスに形成された配線部２の下層電極配線６と上層電極
配線12はコンタクトホール16を通して、電気的導通を得
ている。また光電変換部３のギャップ及びスイッチ部５
たる転送トランジスタ部のチャネルが形成される。

次に、第７図（ｅ）に示すように、フォトリソグラフィ
により、レジストパターンを形成し、CF₄ガスを用いた
ドライエッチングを行い、部分的にn⁺層，光導電性半導
体層，絶縁層を取り除いて、今まで光導電性半導体層を
介して電気的に接続していた各素子を独立分離させ、必
要な電極配線のみで電気的接続を行う。

次に、窒化シリコン又は有機樹脂等によりパッシベーシ
ョン膜（不図示）を形成してラインセンサが作製され
る。

次に本発明の第２実施例について説明する。

第８図は本発明によるラインセンサの第２実施例を示す
部分平面図である。第10図はその部分縦断面図である。

本実施例のラインセンサは、基板１側から光を照射し、
光電変換部３に接触させた原稿の反射光を直接光電変換
部３が読み取る、いわゆるレンズレスタイプの光電変換
装置である。

光電変換部３には基板側より入射される照明光を遮光す
る遮光層17が設けられる。さらに原稿を照らすための照
明窓27が設けられる。

第９図は第８図の部分縦断面図であり、第９図（ａ）は
Ｄ−Ｄ′断面図，第９図（ｂ）はＥ−Ｅ′断面図であ
る。

第９図（ａ）に示すように、照明窓27は上層電極配線12
の中の一部が開口されて形成されている。この照明窓27
は下層電極配線によって形成されてもよい。

第９図（ｂ）に示すように、遮光層17は下層電極配線に
よって形成される。この遮光層17は通常負のバイアス電
圧が印加され、暗電流が十分小さくなるように制御され
る。

本第２実施例のラインセンサも、第７図（ａ）〜（ｅ）
で示した前記第１実施例のラインセンサの製造方法によ
り作製される。但し第10図中の遮光層17を設けるため
に、第７図（ａ）で示した下層電極6,7,8を形成する
際、遮光層17も同時に、同一材料，同一加工方法により
形成する。

次に、本発明の第３実施例として、第１実施例の下層電
極と上層電極のパターン形状を入れ代えた構成例につい
て説明する。第１実施例における転送トランジスタがい
わゆる下ゲートスタガー型薄膜トランジスタであり、本
実施例はいわゆる上ゲートスタガー型薄膜トランジスタ
である。

第11図（ａ）〜（ｅ）は本実施例のラインセンサの各製
造工程を示す部分縦断面図である。初めに、本実施例の
断面構成について、第11図（ｅ）を用いて説明を行う。

第11図（ｅ）において、基板１上には配線部２の下層電
極配線6,電荷蓄積部４の下層電極配線7,スイッチ部５の
下層電極配線８が形成されており、これらの下層電極配
線6,7,8上にはオーミックコンタクト層たるn⁺層15が形
成されている。このn⁺層15上及び光電変換部３とスイッ
チ部５の各下層電極間には光導電性半導体層10が形成さ
れており、さらに絶縁層９と上層電極配線12,13,14が積
層形成されている。スイッチ部５において、上層電極配
線14はゲート電極となり、下層電極配線８はソース電極
となり、下層電極配線７の一端はドレイン電極となる。

今、光電変換部３に光が照射されると、光導電効果によ
り、光電変換部３から下層電極配線７を通じて電荷蓄積
部４に電流が流れ、電荷が蓄積される。電荷蓄積部４は
第１実施例と同様に下層電極配線7,n⁺層15,光導電性半
導体層10,絶縁層9,上層電極13から形成される。蓄積さ
れた電荷はマトリクスに形成された配線部２から順次送
られる信号によって、スイッチ部５たる転送トランジス
タ部の上層電極14、すなわちゲート電極のオン・オフに
より、光導電性半導体層10及び下層電極８を通じて、順
次読み出しのために転送される。

以下、上記ラインセンサの製造方法について説明する。

まず、第11図（ａ）に示すように、洗浄した平面性のよ
いガラス基板上に真空堆積法により、Al/Crを0.1μｍ厚
に堆積する。さらに、パラズマCVD法を用い、SiH₄ガス
及びPH₃ガスを原料として、RFグロー放電によりオーミ
ックコンタクト層であるn⁺層15を0.1μｍ堆積する。そ
の後、フォトリソグラフィによりレジストパターンを形
成し、ウエットエッチングを行い、マトリクスに形成さ
れる配線部2,電荷蓄積部4,スイッチ部たる転送スイッチ
部における下層電極配線6,7,8及びn⁺層15を形成する。

次に、第11図（ｂ）に示すように、ガラス基板上に、プ
ラズマCVD法を用いSiH₄ガスを原料としてRFグロー放電
により非晶質シリコンイントリンシック層である光導電
性半導体層10を0.1〜１μｍ厚に堆積する。続いてSiH₄
ガス及びNH₃ガス又はN₂ガスを原料として同様に窒化シ
リコンからなる絶縁層９を0.3厚に堆積する。

次に、第11図（ｃ）に示すように、フォトリソグラフィ
によりレジストパターンを形成し、CF₄ガスを用いたド
ライエッチングを行い、部分的に絶縁層，光導電性半導
体層,n⁺層を取り除いて、コンタクトホール16を形成す
る。この際、絶縁層，光導電性半導体層,n⁺層の選択エ
ッチングは必要ない。

次に、第11図（ｄ）に示すように、真空堆積法によりAl
/Crを1.0〜2.0μｍ厚に堆積する。その後、フォトリソ
グラフィによりレジストパターンを形成し、ウエットエ
ッチングを行い部分的にAl/Crを取り除いて上層電極12,
13,14を形成する。この際、マトリクスに形成された配
線部２の下層電極配線６と上層電極配線12はコンタクト
ホール16を通じて電気的導通を得ている。スイッチ部５
たる転送トランジスタ部では、上層電極配線14がゲート
電極となる。

次に、第11図（ｅ）に示すように、フォトリソグラフィ
によりレジストパターンを形成し、CF₄ガスを用いたド
ライエッチングを行い、部分的に絶縁層，光導電性半導
体層,n⁺層を取り除き、今まで光導電性半導体層を介し
て電気的に接続していた各素子を独立させ、必要な電極
配線のみで電気的接続を行う。以上の製造工程により、
ラインセンサが作製される。

アレイ状に設けれたラインセンサの光電変換部，電荷蓄
積部，スイッチ部の電気的特性分布は電気的駆動を行う
上で一様であることが望ましく、絶縁層，光導電性半導
体層の膜厚分布が前記特性分布に大きく関係することか
ら、膜厚分布は一様であることが望まれる。

本実施例においては、絶縁層，光導電性半導体層の膜厚
は膜の堆積時に決定され（第11図（ｂ））、その後の作
製工程（第11図（ｃ），（ｄ），（ｅ））においては膜
厚が変化することはない。従って膜厚分布の良好な堆積
条件が求められれば、電気的特性分布の均一性が向上
し、均一性の優れたラインセンサを容易に作製すること
ができる。

次に本発明の第４実施例について説明する。

第12図は第４実施例のラインセンサの構成を示す部分縦
断面図である。

本実施例は第３実施例の光電変換部３の上層部に遮光層
12′を設けた構成とし、基板素子作製表面側より光を入
射し、基板裏面側に接触させた原稿からの反射光を直接
光電変換部で読み取る構成のいわゆるレンズレスタイプ
のラインセンサである。照明光は基板素子作製表面側よ
り原稿を照明する。この際遮光層12′は光電変換部３の
光導電性半導体層へ照明光が入射するのを防ぎ、ノイズ
電流の発生を防ぐ。

第４実施例のラインセンサを作製する製造工程は前述し
た第３実施例と同一工程である。ただし、遮光層12′を
設けるために、第11図（ｄ）で示した上層電極配線12,1
3,14を形成する際に、遮光層12′も同時に、同一材料，
同一加工方法により形成する。

遮光層12′は第12図に示されるように、光電変換部の上
部に設けられ、バイアス電圧（通常、負電圧）が印加さ
れると、暗電流を十分小さくする制御が可能となる効果
も有する。なお、遮光層12′は光電変換部２の上層部に
設けずに、本ラインセンサが固定されるユニット筺体部
に設けて、光電変換部に照射光が入らないようにしても
よい。ただしこの場合は、ユニット筺体部の遮光層と本
ラインセンサとの位置合わせが必要である。

一般に、レンズレスタイプのラインセンサは、原稿を光
電変換部３の近傍に配置する必要があり、本実施例にお
いては、原稿を基板１の裏面に配置している。基板１と
しては、一般にガラス基板が用いられるが、ガラス基板
は光学的特性，対摩耗性に優れ、光電変換部２と原稿と
の位置関係を固定するスペーサと用いることができる。
すなわち、本実施例においては、基板の厚み，照明光の
入射角等を適当に設計することにより、特別な部材を必
要とすることなく、レンズレスタイプのラインセンサを
作製することができる。さらに本実施例においては、光
電変換部が基板上に設けられているために、原稿面と基
板面との界面及び基板面と光電変換部との界面のわずか
二つの平滑な界面しか原稿の反射光が通過しないので、
光学的な設計が非常に容易となる。

以上説明した実施例の他に、本発明においては、光電変
換部及びスイッチ部の特性にとって重要な光導電性半導
体層を製造時のダメージ，汚染等から保護する構成の素
子構造も可能である。

以下、第５実施例及び第６実施例を用いてその構成及び
製造工程について説明する。

第５実施例は第１実施例のn⁺層の代りに窒化シリコンか
らなる絶縁層を成膜し、その後、この窒化シリコンを開
口し、この開口部を通して光導電性半導体層と上部電極
配線との電気的導通を得る構成となっている。

第13図（ａ）〜（ｅ）は上記ラインセンサの製造工程を
示す部分縦断面図である。

まず、第13図（ａ）に示すように、洗浄した平面性のよ
いガラス基板上に真空堆積法により、Al/Crを0.1μｍ厚
に堆積する。フォトリソグラフィによりレジストパター
ンを形成し、ウエットエッチングを行い、マトリクスを
形成した配線部2,電荷蓄積部4,スイッチ部５たる転送ス
イッチ部における下層電極配線6,7,8を形成する。

次に、第13図（ｂ）に示すように、ガラス基板上に、プ
ラズマCVD法を用い、SiH₄ガス及びNH₃ガス又はN₂ガスを
原料としてRFグロー放電により、窒化シリコンからなる
絶縁層9aを0.3μｍ厚に堆積する。続けて、SiH₄ガスを
原料として、同様に非晶質シリコンイントリンシック層
である光導電性半導体層10を0.1〜１μｍ厚に堆積す
る。続いてSiH₄ガス及びNH₃ガス又はN₂ガスを原料とし
て、窒化シリコンからなる絶縁層9bを0.3厚に堆積す
る。

次に、第13図（ｃ）に示すように、フォトリソグラフィ
によりレジストパターンを形成し、CF₄ガスを用いたド
ライエッチングを行い、窒化シリコン9bに開口部を設け
る。次にSiH₄及びPH₃ガスを原料として、オーミックコ
ンタクト層であるn⁺層15を0.1μｍ堆積する。

次に、第13図（ｄ）に示すように、フォトリソグラフィ
によりレジストパターンを形成し、CF₄ガスを用いたド
ライエッチングを行い、部分的にn⁺層，絶縁層，光導電
性半導体層を取り除いて、コンタクトホール16を形成す
る。この際、n⁺層，絶縁層，光導電性半導体層の選択エ
ッチングは必要ない。次に、真空堆積法によりAl/Crを
1.0〜1.5μｍ厚に堆積する。その後、フォトリソグラフ
ィによりレジストパターンを形成し、ウエットエッチン
グを行い、部分的にAl/Cr及びn⁺層を取り除いて上層電
極配線12,13,14を形成する。この際、マトリクスに形成
した配線部２の下層電極配線６と上層電極配線12はコン
タクトホール16を通じて電気的導通を得ている。また光
電変換部３のギャップ及びスイッチ部５たる転送トラン
ジスタ部のチャネルが形成される。

次に、第13図（ｅ）に示すように、フォトリソグラフィ
によりレジストパターンを形成し、CF₄ガスを用いたド
ライエッチングを行い、部分的にn⁺層，光導電性半導体
層，絶縁層を取り除き、その時まで光導電性半導体層を
介して電気的に接続していた各素子を独立させ、必要な
電極配線のみで電気的接続を行う。

次に、窒化シリコン又は有機樹脂等によりパッシベーシ
ョン膜（不図示）を形成して、ラインセンサが作製され
る。

アレイ状に設けられたラインセンサの光電変換部，スイ
ッチ部の電気的特性分布は一様であることが望ましく、
本実施例の場合、特性分布は成膜時の膜厚分布だけを制
御すればよい。すなわち、本実施例においては、光電変
換部，スイッチ部において重要なギャップ部，チャネル
部は成膜工程で形成された絶縁層で保護されており、そ
の後の工程での影響を受けない構成となっている。また
連続して成膜するため、半導体層と絶縁層との界面を不
純物等による汚染から防ぐことが可能である。さらに光
導電性半導体層がすでに絶縁層で覆われているために、
最終的なパッシベーション膜の材料を広い範囲から選ぶ
ことができるという利点も有している。

次に第６実施例について説明する。

第６実施例は前述した第５実施例の光電変換部３の下層
部に遮光層17を設けた構成であり、基板側より光を入射
し、光電変換部の表面に接触させた原稿からの反射光
を、直接光電変換部が読み取る構成のいわゆるレンズレ
スタイプのラインセンサである。

第14図は第６実施例の一構成例の部分縦断面図である。

第14図に示すように、照明光は基板側より原稿に入射す
る。

本第６実施例を作製する製造工程は前述した第５実施例
と同一である。ただし、遮光層17は、第13図（ａ）で示
した下層電極配線6,7,8を形成する際に、同時に同一材
料，同一加工方法により形成される。

本実施例及び第２実施例，第４実施例においては光電変
換部への入射光が上から入ってくる構成を取り、そのた
め特に光電変換部のギャップ部の光導電性半導体層にお
ける上部側界面状態が光電変換特性に影響を及ぼすこと
になる。本実施例においては、ギャップ部の界面は連続
成膜で形成され、且つそれ以後の工程では、絶縁層で保
護されているために、例えばエッチング工程を使ってギ
ャップ部を形成する場合と比べて、不純物による汚染の
影響を受けにくく、安定した特性を得ることができる。
また前述した第５実施例と同様にして、光導電性半導体
層がすでに絶縁層で覆われているために最終的なパッシ
ベーション膜の材料を広い範囲から選ぶことができると
いう利点も有している。

［発明の効果］ 以上詳細に説明したように、本発明による光電変換装置
の製造方法によれば、同一基板上に光電変換部と信号蓄
積部と信号転送用のトランジスタ部とを有する素子が複
数設けられた光電変換装置の製造方法において、絶縁膜
と半導体膜とオーミックコンタクト用の膜とをこの順
で、又はその逆の順で積層した後に、これらの膜を同一
工程でパターニングして各素子に分離することにより、
エッチング工程等の製造工程上における絶縁層の劣化を
防ぎ、電荷蓄積部及び上下配線交差部等におけるショー
ト欠陥，容量のバラツキ、電極配線交差部の絶縁劣化等
を著しく減少させることができるので、信頼性を向上さ
せることができる。

また光電変換装置の各構成部を同時に形成することがで
きるので、成膜，素子化プロセス等の製造工程を簡略化
することができ、さらに各構成部の基本構成が同一であ
るので、集積化に適しており、小型な光電変換装置を提
供することができる。これらの結果として、コストダウ
ンが可能となり、設定自由度高い光電変換装置を提供す
ることができる。

本発明において、光電変換装置に複数層の積層構造を有
する配線部を設ける場合には、絶縁層とこの絶縁層上に
設けられた光導電性半導体層とを積層形成した後に、こ
の絶縁層と光導電性半導体とをパターニングして層間絶
縁層として用いることにより、光電変換部と電荷蓄積部
とスイッチ部とを形成する工程と同一工程で層間絶縁層
を形成することができる。

【図面の簡単な説明】

第１図は本発明によるラインセンサの一実施例の部分縦
断面図である。 第２図はマトリクススイッチアレイを有するラインセン
サの等価回路を示す。 第３図は上記ラインセンサの動作を示すタイミングチヤ
ート図である。 第４図は上記ラインセンサの斜視図を示す。 第５図は上記ラインセンサの部分平面図を示す。 第６図は第５図の部分縦断面図である。 第７図は上記ラインセンサの各製造工程を示す部分縦断
面図である。 第８図は本発明によるラインセンサの第２実施例を示す
部分平面図である。 第９図は第８図の部分縦断面図である。 第10図は第８図に示した部分平面図の部分縦断面図であ
る。 第11図（ａ）〜（ｅ）は上記ラインセンサの各製造工程
を示す部分縦断面図である。 第12図はラインセンサの構成を示す部分縦断面図であ
る。 第13図（ａ）〜（ｅ）は上記ラインセンサの製造工程を
示す部分縦断面図である。 第14図は第６実施例の一構成例の部分縦断面図である。 第15図に第４図に示した引出し線23の部分平面図を示
す。 第16図は従来のラインセンサの一構成例の部分縦断面図
である。 １……基板 ２……配線部 ３……光電変換部 ４……電荷蓄積部 ５……スイッチ部 6,7,8……下層電極配線 ９……絶縁層 10……光導電性半導体層 12,12′,13,14……上層電極配線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 北原 信子 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 鈴木 秀之 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (56)参考文献 特開 昭56−138968（ＪＰ，Ａ) 特開 昭57−30882（ＪＰ，Ａ) 特開 昭60−91666（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】同一基板上に光電変換部と信号蓄積部と信
   号転送用のトランジスタ部とを有する素子が複数設けら
   れた光電変換装置の製造方法において、 前記基板上に前記信号蓄積部の下部電極と前記トランジ
   スタ部のゲート電極とを形成する工程と、 前記下部電極と前記ゲート電極とを覆う絶縁膜を形成す
   る工程と、 前記絶縁膜上に半導体膜を形成する工程と、 前記半導体膜上にオーミックコンタクト用の膜を形成す
   る工程と、 前記オーミックコンタクト用の膜上に前記光電変換部の
   受光部を形成する為の電極と前記信号蓄積部の上部電極
   と前記トランジスタ部のソース・ドレイン電極とを形成
   する工程と、 を含み、 前記オーミックコンタクト用の膜と前記半導体膜と前記
   絶縁膜とを同一工程でパターニングして前記各素子に分
   離することを特徴とする光電変換装置の製造方法。
2. 【請求項２】同一基板上に光電変換部と信号蓄積部と信
   号転送用のトランジスタ部とを有する素子が複数設けら
   れた光電変換装置の製造方法において、 前記基板上に前記光電変換部の一対の電極と前記信号蓄
   積部の下部電極と前記トランジスタ部のソース・ドレイ
   ン電極とを形成する工程と、 前記一対の電極と前記下部電極と前記ソース・ドレイン
   電極との上にオーミックコンタクト用の膜を形成する工
   程と、 前記オーミックコンタクト用の膜上に半導体膜を形成す
   る工程と、 前記半導体膜上に絶縁膜を形成する工程と、 前記絶縁膜上に前記信号蓄積部の上部電極と前記トラン
   ジスタ部のゲート電極とを形成する工程と、 を含み、 前記絶縁膜と前記半導体膜と前記オーミックコンタクト
   用の膜とを同一工程でパターニングして前記各素子に分
   離することを特徴とする光電変換装置の製造方法。