JPH0712082B2 - 選択ド−プ・ヘテロ構造 - Google Patents
選択ド−プ・ヘテロ構造Info
- Publication number
- JPH0712082B2 JPH0712082B2 JP62205133A JP20513387A JPH0712082B2 JP H0712082 B2 JPH0712082 B2 JP H0712082B2 JP 62205133 A JP62205133 A JP 62205133A JP 20513387 A JP20513387 A JP 20513387A JP H0712082 B2 JPH0712082 B2 JP H0712082B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- substrate
- wafer
- heterostructure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 シリコン（Si）基板上に化合物半導体結晶層を積層して
得られる選択ドープ・ヘテロ構造の改良に関し、 高電子移動度トランジスタ（high electron mobility t
ransistor:HEMT）などには不可欠な選択ドープ・ヘテロ
構造をSi基板上に形成することを可能にし、しかも、そ
のウエハには反りが発生しないようにすることを目的と
し、 Si基板の上に順に形成されたBXGa1-XP（０≦ｘ＜0.02
2）バッファ層及びGaAsXP1-X（0.7＜ｘ＜１）キャリヤ
走行層及び一導電型BXGa1-X（０≦ｘ＜0.022）キャリヤ
供給層を備えてなるよう構成する。
得られる選択ドープ・ヘテロ構造の改良に関し、 高電子移動度トランジスタ（high electron mobility t
ransistor:HEMT）などには不可欠な選択ドープ・ヘテロ
構造をSi基板上に形成することを可能にし、しかも、そ
のウエハには反りが発生しないようにすることを目的と
し、 Si基板の上に順に形成されたBXGa1-XP（０≦ｘ＜0.02
2）バッファ層及びGaAsXP1-X（0.7＜ｘ＜１）キャリヤ
走行層及び一導電型BXGa1-X（０≦ｘ＜0.022）キャリヤ
供給層を備えてなるよう構成する。
本発明は、Si基板上に化合物半導体結晶層を積層して得
られる選択ドープ・ヘテロ構造の改良に関する。
られる選択ドープ・ヘテロ構造の改良に関する。
近年、Si基板上に化合物半導体結晶層を成長させる試み
が盛んである。
が盛んである。
その理由は、第一に化合物半導体装置を作り込めるウエ
ハの大面積化、同じくその軽量化、同じくその低価格化
に有効であることなどに依る。
ハの大面積化、同じくその軽量化、同じくその低価格化
に有効であることなどに依る。
前記のウエハを作成する際、具体的には、Si基板上にGa
As層を形成することが多い。これはGaAsが化合物半導体
装置に多用されていることが理由になっている。
As層を形成することが多い。これはGaAsが化合物半導体
装置に多用されていることが理由になっている。
然しながら、GaAsはSiに比較して格子定数が４〔％〕も
大きいこと、また、Siは元素結晶であるのに対してGaAs
はイオン結晶であることなどが原因となって、前記のよ
うな成長を行って良質のGaAs層を得ることは甚だ困難で
ある。
大きいこと、また、Siは元素結晶であるのに対してGaAs
はイオン結晶であることなどが原因となって、前記のよ
うな成長を行って良質のGaAs層を得ることは甚だ困難で
ある。
このような問題を解消しようとして種々の技術が提案さ
れていて、その何れに於いても、基本となっているの
は、Si基板とGaAs層との間にアモルファス層を介在させ
ることである。このような技術を採用することで、結晶
を成長させることはできるものの、前記したような格子
定数の相違に起因する影響が残り、ウエハが反ってしま
い、半導体装置を製造する際の露光プロセスで形成する
パターンが精密なものにならない旨の問題を生ずる。
れていて、その何れに於いても、基本となっているの
は、Si基板とGaAs層との間にアモルファス層を介在させ
ることである。このような技術を採用することで、結晶
を成長させることはできるものの、前記したような格子
定数の相違に起因する影響が残り、ウエハが反ってしま
い、半導体装置を製造する際の露光プロセスで形成する
パターンが精密なものにならない旨の問題を生ずる。
本発明は、高電子移動度トランジスタ（high electron
mobility transistor:HEMT）などには不可欠な選択ドー
プ・ヘテロ構造をSi基板上に形成することを可能にし、
しかも、そのウエハには反りが発生しないようにする。
mobility transistor:HEMT）などには不可欠な選択ドー
プ・ヘテロ構造をSi基板上に形成することを可能にし、
しかも、そのウエハには反りが発生しないようにする。
本発明者の数多くの実験から、Si基板上に化合物半導体
結晶層を成長させる場合、矢張り、格子定数の差が少な
いIII-V族化合物半導体を用いることが、ウエハの反り
を少なくする因子になると判断され、しかも、GaPを用
いると好い結果を得られることが判った。
結晶層を成長させる場合、矢張り、格子定数の差が少な
いIII-V族化合物半導体を用いることが、ウエハの反り
を少なくする因子になると判断され、しかも、GaPを用
いると好い結果を得られることが判った。
GaPはSiとの格子定数の差が３×10-3と少ない方であ
り、厚さ約１〔μｍ〕程度に成長させてもウエハに反り
は発生しなかった。
り、厚さ約１〔μｍ〕程度に成長させてもウエハに反り
は発生しなかった。
従って、このGaP層をSi基板上に形成してバッファ層と
することが大変好ましいと考えられる。
することが大変好ましいと考えられる。
さて、選択ドープ・ヘテロ構造に於いて最も重要である
キャリヤ走行層では、該キャリヤの移動度が高くなけれ
ばならず、しかも、前記したようにバッファ層としてGa
Pを用いるのであれば、それとの間の格子定数差は小さ
い方が良い。
キャリヤ走行層では、該キャリヤの移動度が高くなけれ
ばならず、しかも、前記したようにバッファ層としてGa
Pを用いるのであれば、それとの間の格子定数差は小さ
い方が良い。
本発明者は、GaAsXP1-Xが、0.7＜ｘ＜１の範囲では直接
遷移であり、また、その範囲ではキャリヤ移動度がGaAs
と変わりないことに着目し、Si基板上にGaPバッファ層
を介してGaAsXP1-X（0.7＜ｘ＜１）キャリヤ走行層を、
また、その上にGaPキャリヤ供給層をぞれぞれ成長させ
たところ、良好な選択ドープ・ヘテロ構造が得られた。
また、そのウエハを用いて作製されたHEMTはGaAs基板を
用いたAlGaAs/GaAs系のものに劣らない特性を示した。
遷移であり、また、その範囲ではキャリヤ移動度がGaAs
と変わりないことに着目し、Si基板上にGaPバッファ層
を介してGaAsXP1-X（0.7＜ｘ＜１）キャリヤ走行層を、
また、その上にGaPキャリヤ供給層をぞれぞれ成長させ
たところ、良好な選択ドープ・ヘテロ構造が得られた。
また、そのウエハを用いて作製されたHEMTはGaAs基板を
用いたAlGaAs/GaAs系のものに劣らない特性を示した。
また、前記バッファ層として用いたGaPに僅少の硼素
（Ｂ）を添加してBXGa1-XPとし、０＜ｘ＜0.022、好ま
しくは0.022とすることで、Siに略完全に格子整合させ
ることが可能である。
（Ｂ）を添加してBXGa1-XPとし、０＜ｘ＜0.022、好ま
しくは0.022とすることで、Siに略完全に格子整合させ
ることが可能である。
このようなことから、本発明に依る選択ドープ・ヘテロ
構造に於いては、Si基板の上に順に形成されたBXGa1-XP
（０≦ｘ＜0.022）バッファ層及びGaAsXP1-X（0.7＜ｘ
＜１）キャリァ走行層及び一導電型BXGa1-XPキャリヤ供
給層を備えている。
構造に於いては、Si基板の上に順に形成されたBXGa1-XP
（０≦ｘ＜0.022）バッファ層及びGaAsXP1-X（0.7＜ｘ
＜１）キャリァ走行層及び一導電型BXGa1-XPキャリヤ供
給層を備えている。
前記手段を採ることに依って、Si基板上に選択ドープ・
ヘテロ構造を形成したものでありながら、ウエハには反
りが全く発生せず、従って、そのウエハを用いて半導体
装置を作製した場合には精密なパターンが容易に得ら
れ、そして、HEMTを作製した場合には、GaAs基板上に形
成されたAlGaAs/GaAs系を用いた場合と遜色ない特性が
得られる。
ヘテロ構造を形成したものでありながら、ウエハには反
りが全く発生せず、従って、そのウエハを用いて半導体
装置を作製した場合には精密なパターンが容易に得ら
れ、そして、HEMTを作製した場合には、GaAs基板上に形
成されたAlGaAs/GaAs系を用いた場合と遜色ない特性が
得られる。
Si基板上にBXGa1-XP/GaP系の選択ドープ・ヘテロ構造を
形成する場合について例示する。
形成する場合について例示する。
（１）Si基板を温度800〔℃〕〜900〔℃〕で熱処理する
ことで表面のアモルファス化を行う。
ことで表面のアモルファス化を行う。
（２）有機金属化学気相堆積（metalorganic chemical
vapor deposition:MOCVD）法を適用することに依り、厚
さ例えば5000〔Å〕程度のBXGa1-XPバッファ層を成長さ
せる。尚、ここではｘ＝0.022とした。
vapor deposition:MOCVD）法を適用することに依り、厚
さ例えば5000〔Å〕程度のBXGa1-XPバッファ層を成長さ
せる。尚、ここではｘ＝0.022とした。
この場合、ソース・ガスとしては、B2H6とトリメチルガ
リウム（TMG:（CH3）3Ga）とホスフィン（PH3）を用い
る。
リウム（TMG:（CH3）3Ga）とホスフィン（PH3）を用い
る。
（３）同じくMOCVD法を適用することに依り、厚さ例え
ば100〔Å〕程度のGaAsXP1-X電子走行層を成長させる。
尚、この場合、ｘ＝0.7とした。
ば100〔Å〕程度のGaAsXP1-X電子走行層を成長させる。
尚、この場合、ｘ＝0.7とした。
この場合、ソース・ガスとしては、TMGとPH3とアルシン
（AsH3）を用いる。
（AsH3）を用いる。
（４）同じくMOCVD法を適用することに依り、厚さ例え
ば400〔Å〕程度のｎ型BXGa1-XP電子供給層を成長させ
る。尚、この場合も、ｘ＝0.022とした。
ば400〔Å〕程度のｎ型BXGa1-XP電子供給層を成長させ
る。尚、この場合も、ｘ＝0.022とした。
この場合、ソース・ガスとしては、前記バッファ層を形
成した場合のそれに加えてドーパントの為のモノシラン
（SiH4）を用い、不純物濃度は1.4×1018〔m-3〕とす
る。
成した場合のそれに加えてドーパントの為のモノシラン
（SiH4）を用い、不純物濃度は1.4×1018〔m-3〕とす
る。
尚、前記何れの工程に於いても、キャリヤ・ガスとして
は水素（H2）を用いた。
は水素（H2）を用いた。
このようにして得られたウエハには、全く反りが発生し
なかった。
なかった。
図は前記のようにして製造したウエハに於けるエネルギ
・バンド・ダイヤグラムを表している。
・バンド・ダイヤグラムを表している。
図に於いて、ECは伝導帯の底、EVは価電子帯の頂、EFは
フェルミ・レベル、１はｎ型BXGa1-XP電子供給層、２は
GaAsXP1-X電子走行層、３はBXGa1-XPバッファ層、４はS
i基板をそれぞれ示している。
フェルミ・レベル、１はｎ型BXGa1-XP電子供給層、２は
GaAsXP1-X電子走行層、３はBXGa1-XPバッファ層、４はS
i基板をそれぞれ示している。
本発明に依る選択ドープ・ヘテロ構造に於いては、Si基
板の上に順に形成されたBXGa1-XPバッファ層及びGaAsXP
1-Xキャリヤ走行層及び一導電型BXGa1-XPキャリヤ供給
層を備えている。
板の上に順に形成されたBXGa1-XPバッファ層及びGaAsXP
1-Xキャリヤ走行層及び一導電型BXGa1-XPキャリヤ供給
層を備えている。
前記手段を採ることに依って、Si基板上に選択ドープ・
テヘロ構造を形成したものでありながら、ウエハには反
りが全く発生せず、従って、そのウエハを用いて半導体
装置を作製した場合には精密なパターンが容易に得ら
れ、そして、HEMTを作製した場合には、GaAs基板上に形
成されたAlGaAs/GaAs系を用いた場合と遜色ない特性が
得られる。
テヘロ構造を形成したものでありながら、ウエハには反
りが全く発生せず、従って、そのウエハを用いて半導体
装置を作製した場合には精密なパターンが容易に得ら
れ、そして、HEMTを作製した場合には、GaAs基板上に形
成されたAlGaAs/GaAs系を用いた場合と遜色ない特性が
得られる。
図は本発明一実施例のエネルギ・バンド・ダイヤグラム
を表している。 図に於いて、ECは伝導帯の底、EVは価電子帯の頂、EFは
フェルミ・レベル、１はｎ型BXGa1-XP電子供給層、２は
GaAsXP1-X電子走行層、３はBXGa1-XPバッファ層、４はS
i基板をそれぞれ示している。
を表している。 図に於いて、ECは伝導帯の底、EVは価電子帯の頂、EFは
フェルミ・レベル、１はｎ型BXGa1-XP電子供給層、２は
GaAsXP1-X電子走行層、３はBXGa1-XPバッファ層、４はS
i基板をそれぞれ示している。
Claims (1)
- 【請求項１】Si基板上に順に形成された BXCa1-XP（０≦ｘ＜0.022）バッファ層 及び GaAsXP1-X（0.7＜ｘ＜１）キャリヤ走行層 及び 一導電型BXGa1-XP（０≦ｘ＜0.022）キャリヤ供給層 を備えてなることを特徴とする選択ドープ・ヘテロ構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205133A JPH0712082B2 (ja) | 1987-08-20 | 1987-08-20 | 選択ド−プ・ヘテロ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205133A JPH0712082B2 (ja) | 1987-08-20 | 1987-08-20 | 選択ド−プ・ヘテロ構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6449275A JPS6449275A (en) | 1989-02-23 |
| JPH0712082B2 true JPH0712082B2 (ja) | 1995-02-08 |
Family
ID=16501975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62205133A Expired - Lifetime JPH0712082B2 (ja) | 1987-08-20 | 1987-08-20 | 選択ド−プ・ヘテロ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712082B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101374529B (zh) | 2006-01-17 | 2012-08-08 | 三菱瓦斯化学株式会社 | 使s-腺苷-l-甲硫氨酸稳定化的方法以及稳定化后的组合物 |
| CN111146320A (zh) * | 2018-11-02 | 2020-05-12 | 华为技术有限公司 | 硅基衬底、衬底基板及其制造方法、光电器件 |
-
1987
- 1987-08-20 JP JP62205133A patent/JPH0712082B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6449275A (en) | 1989-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760663B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US8395187B2 (en) | Compound semiconductor epitaxial substrate and manufacturing method thereof | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| JPH0712082B2 (ja) | 選択ド−プ・ヘテロ構造 | |
| KR950014278B1 (ko) | 고속 반도체장치 및 그 제조 방법 | |
| JP3254823B2 (ja) | 半導体エピタキシャル基板およびその製造方法 | |
| JP3421234B2 (ja) | 半導体装置およびその製造方法 | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
| JP2651751B2 (ja) | 化合物半導体の結晶成長方法 | |
| JP3120436B2 (ja) | 半導体装置用のエピタキシャル結晶の製造方法 | |
| JPS61189619A (ja) | 化合物半導体装置 | |
| JP3131929B2 (ja) | 炭素添加化合物半導体結晶成長方法 | |
| JPH08264456A (ja) | 化合物半導体の結晶成長方法 | |
| JP2650770B2 (ja) | 縦型超格子素子の製造方法 | |
| Horikoshi et al. | Application of migration-enhanced epitaxy to novel semiconductor structures | |
| JP2000124444A (ja) | 半導体装置及びエピタキシャルウェハ | |
| JP3319052B2 (ja) | 有機金属気相成長方法 | |
| JP2003234357A (ja) | 電界効果トランジスタ | |
| JPH01105527A (ja) | 半導体装置 |